

문제 1

74164 시프트 레지스터를 이용해서, 최근 9개의 입력이 모두 1이면 출력 0을 내는 시스템을 설계하라.

풀이

74164는 8비트 시프트 레지스터라서 과거 8개의 입력을 저장할 수 있다.

현재 입력을 X 라고 하면 최근 9개 입력은

$$X, Q_A, Q_B, Q_C, Q_D, Q_E, Q_F, Q_G, Q_H$$

이다.

최근 9개가 모두 1인 경우는

$$X = 1, Q_A = 1, Q_B = 1, \dots, Q_H = 1$$

이때 출력이 0이어야 한다.

따라서 먼저 “최근 9개가 모두 1인가?”를 검사하면

$$Y = XQ_AQ_BQ_CQ_DQ_EQ_FQ_GQ_H$$

이다.

그런데 문제는 이때 출력이 0이어야 하므로,


$$\overline{Z} = Y$$

따라서 최종 출력식은

$$\boxed{Z = \overline{XQ_AQ_BQ_CQ_DQ_EQ_FQ_GQ_H}}$$

즉 9입력 NAND 게이트를 사용하면 된다.

회로 구성



최종 답

$$Z = \overline{XQ_AQ_BQ_CQ_DQ_EQ_FQ_GQ_H}$$

최근 9개의 입력이 모두 1이면 NAND 입력이 전부 1이므로

$$Z = 0$$

그 외에는 하나라도 0이 있으므로

$$Z = 1$$

문제 2

입력이 정확히 7클럭 동안 0이면 출력이 1이 되는 시스템을 설계하라.
조합논리 블록 이외에도 다음 소자를 사용할 수 있다.

- a. 하나의 4비트 카운터
- b. 하나의 8비트 시프트 레지스터

문제 설명

입력 X가 연속으로 0이 들어오는 시간을 세야 한다.

출력 Z = 1이 되는 조건은

$$X = 0$$

이 정확히 7클럭 연속으로 들어왔을 때이다.

즉 입력 패턴으로 보면

$$10000000$$

처럼, 0이 7번 연속 들어오기 직전에는 1이 있어야 “정확히 7클럭”이라고 볼 수 있다.

a. 4비트 카운터 사용

설계 아이디어

- 입력 $X = 0$ 이면 카운터를 1씩 증가
- 입력 $X = 1$ 이면 연속된 0이 끊겼으므로 카운터를 0으로 리셋
- 카운터 값이 7이 되면 출력 1

$$7_{10} = 0111_2$$

카운터 출력을

$$Q_3 Q_2 Q_1 Q_0$$

라고 하면, 7일 때는

$$Q_3 Q_2 Q_1 Q_0 = 0111$$



따라서 출력식은

$$Z = \bar{Q}_3 Q_2 Q_1 Q_0$$

회로 동작

$X=0 \rightarrow$ Count up

$X=1 \rightarrow$ Reset



$$Z = Q_3' Q_2 Q_1 Q_0$$

b. 8비트 시프트 레지스터 사용

설계 아이디어

8비트 시프트 레지스터는 최근 8개의 입력을 저장한다.

입력이 정확히 7클럭 동안 0이었다는 것은 최근 8비트가

10000000

이라는 뜻이다.

즉,

- 가장 오래된 비트는 1
- 그 뒤 최근 7개 비트는 모두 0

이어야 한다.

시프트 레지스터 출력을

$Q_7 Q_6 Q_5 Q_4 Q_3 Q_2 Q_1 Q_0$

라고 하면 조건은

$$Q_6 = Q_5 = Q_4 = \overset{Q_7 = 1}{Q_3} = Q_2 = Q_1 = Q_0 = 0$$

따라서 출력식은

$$Z = Q_7 \bar{Q}_6 \bar{Q}_5 \bar{Q}_4 \bar{Q}_3 \bar{Q}_2 \bar{Q}_1 \bar{Q}_0$$

회로 동작

입력 X $\longrightarrow$ 8-bit Shift Register

최근 8비트:

Q7 Q6 Q5 Q4 Q3 Q2 Q1 Q0

조건:

1 0 0 0 0 0 0 0

출력:

$$Z = 1$$

그 외에는

$$Z = 0$$

최종 답

$$a. Z = \bar{Q}_3 Q_2 Q_1 Q_0$$

$$b. Z = Q_7 \bar{Q}_6 \bar{Q}_5 \bar{Q}_4 \bar{Q}_3 \bar{Q}_2 \bar{Q}_1 \bar{Q}_0$$

문제 3

최근 3개의 입력 중 적어도 2개가 1이면 출력이 1이 되는 순차회로를 설계하라.

단, D 플립플롭을 사용하여 최근 2개의 입력을 저장하고 조합논리회로를 설계하라.

문제 설명

현재 입력을 X ,

한 클럭 전 입력을 Q_1 ,

두 클럭 전 입력을 Q_0

라고 하자.

최근 3개의 입력은

$$(X, Q_1, Q_0)$$

이다.

출력 Z 는 이 세 비트 중 1이 2개 이상일 때 1이 된다.

진리표

$X \ Q_1 \ Q_0 \ Z$

0 0 0 0

0 0 1 0

0 1 0 0

0 1 1 1

1 0 0 0

1 0 1 1

1 1 0 1

1 1 1 1

카르노맵 정리

1이 되는 항은

011, 101, 110, 111

이다.

따라서

$$Z = XQ_1 + XQ_0 + Q_1Q_0$$

최종 출력식

$$Z = XQ_1 + XQ_0 + Q_1Q_0$$


이 식이 바로

"3개 중 2개 이상이 1"

을 판별하는 Majority Logic이다.

회로 구성

최근 입력 저장용 DFF 2개 사용



출력 논리

$$A = X \cdot Q_1$$

$$B = X \cdot Q_0$$

$$C = Q_1 \cdot Q_0$$

$$Z = A + B + C$$

