



Mô phỏng điện trở trị số lớn sử dụng cặp vi sai CMOS hoạt động ở vùng dưới ngưỡng

MỤC TIÊU DỰ ÁN & TỔNG QUAN


Mục tiêu: Thiết kế và mô phỏng một mạch CMOS có chức năng tương đương một điện trở có giá trị lớn



Ứng dụng: Tiết kiệm diện tích thiết kế chip (VLSI) so với việc sử dụng điện trở polysilicon truyền thống



Phương pháp: Sử dụng cặp vi sai với các MOSFET được kết nối dạng diode, hoạt động ở chế độ dẫn dưới ngưỡng (subthreshold)



I- CƠ SỞ LÝ THUYẾT



1. Giới thiệu về mos hoạt động trong vùng dưới ngưỡng

Phương trình dòng qua nmos khi hoạt động ở vùng dưới ngưỡng như sau:


$$I_D = \frac{W}{L} I_0 \exp\left(\frac{q(V_{GS} - V_{th})}{mkT}\right) \cdot \left(1 - \exp\left(-\frac{qV_{DS}}{kT}\right)\right)$$

$$I_0 = \mu C_{ox}(m - 1) \cdot \left(\frac{kT}{q}\right)^2$$

Khảo sát cấu hình dưới đây khi mos hoạt động trong vùng dưới ngưỡng:



Có thể thấy dI/dV trong khoảng này rất nhỏ $\Rightarrow$ có thể tận dụng mos hoạt động trong vùng này để làm 1 điện trở rất lớn



Nếu sử dụng cấu trúc này vào làm điện trở luôn thì có rất nhiều vấn đề. Phương trình dòng phụ thuộc vào 2 hàm e mũ V_{ds} và V_{gs} , để giảm ảnh hưởng của V_{ds} đến dòng để mạch tuyến tính với ΔV hơn thì $V_{ds} > 0.1V$
=> ΔV phải hoạt động quanh điểm bias $> 0.1V$
=> mạch rất hạn chế trong việc ứng dụng. Ngoài ra nó còn rất nhạy cảm với sai số công nghệ và điểm bias cho ΔV , chỉ cần sai lệch 1 tí cũng làm điện trở giả thay đổi 1 khoảng lớn.

Nhóm em hướng tới cấu trúc sau để thay thế cho điện trở:




Fig. 1 Differential circuit equivalent of a resistor with terminals 1 and 2.

Mạch này không còn đặt ΔV trực tiếp lên V_{gs} của mos nữa
=> V_{gs} bias không phụ thuộc vào ΔV bias
=> mạch có thể hoạt động quanh điểm $\Delta V=0$, điện trở tương đương của mạch cũng có thể điều chỉnh bằng nguồn dòng đuôi I_b .

2. Chứng minh toán học điện trở tương đương của mạch:

Hai MOS M1 và M2 hoạt động ở chế độ dẫn dưới ngưỡng (với $V_{ds} > 0.1$)

Phương trình dòng điện qua MOS:

$$I_D = \frac{I_b}{2} = \frac{W}{L} I_0 \exp\left(\frac{q(V_{GS} - V_{th})}{mkT}\right).$$

Khi có 1 chênh lệch điện áp ΔV giữa 2 đầu 1 và 2, dòng qua mos M1 có phương trình là:


$$\begin{aligned} \frac{I_b}{2} + \Delta I &= \frac{W}{L} I_0 \exp\left(\frac{q(V_{GS} - V_{th} + \Delta V/2)}{mkT}\right) \\ &= \frac{I_b}{2} \exp\left(\frac{q\Delta V}{2mkT}\right). \end{aligned}$$

Với $\frac{q\Delta V}{2mkT} \ll 1$ thì phương trình trên được xấp xỉ lại thành:


$$\frac{I_b}{2} + \Delta I = \frac{I_b}{2} \left(1 + \frac{q\Delta V}{2mkT}\right)$$

Rút gọn phương trình trên ta được :


$$R = \frac{\Delta V}{\Delta I} = \frac{4mkT}{qI_b}.$$



3. Cấu hình mạch thực tế & Vấn đề dòng Offset



Trong thực tế, luôn tồn tại dòng chảy vào cổng 1 và chảy ra cổng 2 ngay cả khi $\Delta V = 0$



Dòng offset này gồm 2 thành phần :

Dòng đồng pha (I_{cm}): Do tỉ số dòng của gương dòng điện $M5$ và $M3, M4$ không đúng bằng 2:1.


Dòng vi sai (I_{diff}): Do sự không đối xứng trong mạch (sai số công nghệ)

Bảo toàn dòng KCL:

$$\begin{aligned}\Delta I_{10} &= I_{DIFF} + I_{CM}, \\ \Delta I_{20} &= I_{DIFF} - I_{CM}.\end{aligned}$$


II- MÔ PHỎNG ĐẶC TUYẾN CỦA MẠCH

Thông số thiết lập: Tất cả MOS có tỉ lệ W/L 20 $\mu\text{m}/4\mu\text{m}$, $V_{dd}=3\text{V}$, $V_{cm}=1.5\text{V}$, $I_b=1\text{nA}$.



Kết quả mô phỏng – Đặc tuyến V-I

ΔV chạy từ -40mV đến 40mV , thu được đồ thị I_1 và I_2 theo ΔV như sau:




Đánh giá: Đồ thị khá tuyến tính, mạch hoạt động tốt như một điện trở trong dải này.

Vấn đề: Đồ thị không đi qua gốc tọa độ $(0,0)$ và dòng chảy vào I_1 khác I_2 chảy ra. Nguyên nhân chính là do dòng offset.


Kết quả mô phỏng – Khảo sát dải áp đồng pha (V_{cm})

Khảo sát vùng V_{cm} mà cho dòng offset có thể chấp nhận được
Đặt $\Delta V=0$ và thay đổi V_{cm} rồi đo các dòng I_{cm} , I_{diff} .




Kết luận mô phỏng: Khoảng điện áp V_{cm} từ 1V đến 2.9V cho dòng offset đủ nhỏ để mạch có thể hoạt động ổn định như một điện trở.

Khảo sát sự phụ thuộc của điện trở theo dòng Ib nhóm em thu được kết quả sau



Tiến hành đo đạc thực tế khi có sai số công nghệ, đo 20 lần tại nhiệt độ phòng thì thu được biểu đồ tần suất giá trị trở kháng của mạch



Đường màu đỏ là điện trở thực tế đo được
Đường màu xanh là điện trở tính toán theo công thức :



$$R = \frac{\Delta V}{\Delta I} = \frac{4mkT}{qI_b}$$

Có thể thấy thực tế đo được khá sát với tính toán

Process sensitivity là 2.4%, như vậy ảnh hưởng của sai số công nghệ khá nhỏ.


III-Ứng dụng vào mạch dao động dịch pha CR

Nhóm em thiết kế 1 opamp 2 tầng sử dụng cấu trúc sau;




Opamp có các thông số như sau:
Gain tại tần số thấp= 100dB
GBW= 22.43MHz
Phase Margin= 70 độ

Ứng dụng điện trở giả và opamp vừa thiết kế vào mạch dao động dịch pha CR



Khi mô phỏng với $I_b=1nA$, $C=10pF$ nhóm em thu được dao động như sau:



Mạch dao động tại tần số

$$f = \frac{\sqrt{6}}{2\pi CR}$$

Biên độ đỉnh đỉnh của sóng là 270mV

Chu kỳ sóng là $T=4.42ms \Rightarrow f = 226.25 \text{ Hz}$

$\Rightarrow R=172.3 \text{ mega } \Omega$

Trong khi R khi tính toán lí thuyết là 134 M Ω

Nguyên nhân là do khi điện áp giữa 2 đầu điện trở quá lớn thì mạch ra khỏi vùng tuyến tính, điện trở trung bình thực tế trong mạch dao động sẽ lớn hơn.

IV– Bù nhiệt

Vấn đề :

Ta có điện trở của mạch :

$$R = \frac{\Delta V}{\Delta I} = \frac{4mkT}{qI_b}$$



=> I_b cố định thì R sẽ phụ thuộc tuyến tính vào nhiệt độ T

Giải pháp:

Thiết kế một nguồn dòng phân cực có khả năng thay đổi tỷ lệ thuận theo nhiệt độ tuyệt đối (PTAT – Proportional To Absolute Temperature).


$$I_{ptat} = \alpha T$$

*Linear I_{ptat} -to-Temperature Relationship



Xây dựng mạch PTAT


Mạch sau tự tham chiếu cho nhau mà không phụ thuộc vào điện áp nguồn, tức là dòng I_{REF} được suy ra từ I_{out} và I_{out} được suy ra từ I_{REF}



Dòng I_{out} sẽ phụ có công thức sau mà không phụ thuộc vào điện áp nguồn nuôi:

$$I_{out} = \frac{2}{\mu_n C_{ox} (W/L)_N} \cdot \frac{1}{R_S^2} \left(1 - \frac{1}{\sqrt{K}} \right)^2$$

Mạch còn 1 vấn đề là khi dòng bằng 0 thì mạch sẽ không hoạt động dù có thay đổi nguồn cấp



Do đó cần dùng thêm M_5 làm mạch khởi động, đưa mạch về trạng thái mong muốn.

Áp dụng kĩ thuật vừa rồi cho các mos hoạt động ở vùng dưới ngưỡng và thay điện trở bằng tụ chuyển mạch em thu được kết quả sau

Trong vùng subthreshold , MOS có :

$$I_D = \frac{I_b}{2} = \frac{W}{L} I_0 \exp\left(\frac{q(V_{GS} - V_{th})}{mkT}\right) \quad \Leftrightarrow \quad V_{GS} = \frac{mkT}{q} \ln\left(\frac{I_D}{I_0} \frac{L}{W}\right) + V_{th}$$


$$\Rightarrow \quad V_{GS6} = \frac{mkT}{q} \ln\left(\frac{I_D}{I_0} \frac{L}{W}\right) + V_{th6} \quad \text{và} \quad V_{GS7} = \frac{mkT}{q} \ln\left(\frac{I_D}{I_0} \frac{L}{WK}\right) + V_{th7}$$

Thế vào phương trình ta có :

$$I_{PTAT} R_S = V_{GS6} - V_{GS7} = \frac{mkT}{q} \ln\left(\frac{I_D}{I_0} \cdot \frac{L}{W}\right) + V_{th6} - \frac{mkT}{q} \ln\left(\frac{I_D}{I_0} \cdot \frac{L}{WK}\right) - V_{th7} = \frac{mkT}{q} \ln K,$$


Khi đó ta có dòng không phụ thuộc vào điện áp nguồn nuôi và thay đổi tuyến tính theo nhiệt độ :

$$I_{PTAT} = \frac{mkTC_s f}{q} \ln K.$$




Kết quả mô phỏng sự phụ thuộc của điện trở vào nhiệt độ

Khi chưa sử dụng kĩ thuật bù nhiệt:



Sau khi áp dụng bù nhiệt



Có thể thấy bù nhiệt giúp giảm đáng kể sự phụ thuộc của điện trở giả vào nhiệt độ giúp cho mạch hoạt động ổn định hơn