



第四章 半导体存储器

主要内容




- ❖ 存储器概述
- ❖ 半导体读写存储器
- ❖ 只读存储器
- ❖ 主存储器的组成与寻址
- ❖ 高速缓冲存储器
- **❖ 8086/8088**的主存储器

§ **4.1**概述



微型计算机的外部结构框图



存增系统的分级结构示意图

§ 4.1概述

一、存储器的分类

1. 按存储器介质分

只要有两个稳态分别表示0/1

- ① 电路
- ② 磁
- ③ 其他

2. 按和CPU的联系分


① 内存: 直接挂在CPU总线或计算机系统总线上, CPU用访问存储器的指令进行读 / 写。 速度快、量小、一般用半导体存储器。


② 外存:经过I/O接口挂在计算机系统总线上, CPU用I/O指令进行读写。

速度慢、量大、如磁 / 光盘。

CPU通过内存缓冲区来和外存交换数据。


二、半导体存储器分类





三、主存储器的技术指标

存储容量,存取时间,存储周期



※ 存储容量

一个存储器芯片中可以存储的二进制位数的总数,称为存储器的存储容量

存储容量常用位(b) 表示,如64Kb,512Kb,10Mb

 $1Kb=2^{10}b$ $1Gb=2^{30}b$

 $1Mb=2^{20}b$ $1Tb=2^{40}b$

存储容量反映了存储器的空间大小



存储器芯片的数据线有1位、4位、8位。

芯片内部是将4位组合为一个单元;8位组合为一个单元。

存储单元


存储单元

1个单元1位

1个单元4位 1个单元8位

存储器芯片的容量=单元数×数据线位数(每个单元位数)

例如1K×4b,8K×8b



※ 存取时间


又称存储器访问时间,是指CPU给出有效的存储器地址(物理地址)到存储器输出有效数据所需要的时间。

※ 存储周期

连续启动两次独立的存储器操作所需间隔的最小时间。 通常略大于存取时间,其时间单位为ns。

存取时间和存储周期反映了存储器的速度指标

4. 2 随机读写存储器



双极型

半导体存储器

半导体 读写 存储器

MOS

半导体存储器


静态MOS存储器(SRAM)

动态MOS存储器(DRAM)

非易失MOS存储器(NVRAM)

优点: 存取速度快,可靠性高,价格低

缺点: 断电时, 读写存储器不能保存信息



六管基本存储电路-存储位(元)

基本结构及组成 四部分 $\mathbf{A_0}$ 三态双向缓冲器 $\mathbf{D_0}$ 存储矩阵 $\mathbf{A_1}$ 地 \mathbf{D}_1 址 译 码 器 $\mathbf{D}_{\mathbf{W-1}}$ \mathbf{A}_{P-1} **OE** R/WCE







1.存储矩阵

存储体: 寄存二进制信息的基本存储电路的集合体

存储矩阵:存储体中的基本存储电路单元配置成一定的阵列,并进行编址,因此存储体又称为存储矩阵。

存储阵列的排列方法

N×1结构

位结构,用于动态存储器 和大容量静态RAM

N×4结构

字结构,用于容量较小的 静态RAM


N×8结构



2. 地址译码器

地址译码器接收来自**CPU**的地址信号,并产生地址译码信号(行列译码线)。


以便选中存储矩阵中某一个或某几个基本存储电路单元(存储位),使其在控制逻辑的控制下进行读写操作。





3.存储器控制逻辑

存储器控制逻辑接收来自CPU或外部电路的控制信号,如读RD,写WR等信号。经过组合变换后,对存储矩阵、地址译码器以及三态双向缓冲器进行控制。



存储器控制逻辑——常用控制引线端

芯片选择引线端 \overline{CS} 或芯片开放引线端 \overline{CE}

输出禁止引线端 \overline{OD} 输出开放引线端 \overline{OE}

读写控制引线端 R/\overline{W} 写开放引线端 \overline{WE}

选中要访问的存储器芯片, 使芯片从备用一工作状态

控制输入输出三态缓冲器

控制被选中芯片是进行读 操作还是写操作


 $\overline{\text{CE}}, \overline{\textit{CS}}, \overline{\text{OD}}$

低电平有效



4. 三态双向缓冲器

半导体RAM的数据输入/输出控制电路多为三态双向缓冲器结构,使系统中多个存储器芯片的数据输入/输出端能方便地挂接到系统数据总线上。



写入操作

芯片开放信号**CE** 及写开放信号**WE**有效 地址线选中某个存储 单元。


读出操作

芯片开放信号CE及输出开放信号OE有效写开放信号WE无效或R/W为读态地址线选中某个存储单元。


典型的SRAM芯片6116、6264、62256等。


	_			٦ .	
A_7	_	1	24	_	V_{cc}
A_6	_	2	23	\vdash	A_8
A_5	-	3	22	_	A_9
A_4	4	4	21	_	WE
A_3	_	5	20	\vdash	OE
A_2	_	6	19	\vdash	A_{10}
A_1	\dashv	7	18	_	CS
A_0	_	8	17		D_7
D_0	\dashv	9	16		D_6
D_1	\dashv	10	15	_	D_5
D_2	_	11	14	\vdash	D_4
GND	_	12	13	\vdash	D_3
	L				

6116芯片引脚



芯片6264引脚





2114引脚排列及逻辑符号

二、典型存储器芯片举例




1、Intel 6116 静态 RAM


2K×8位 静态RAM, 2048存储单元。11根地址线。8位数据线, 具有三态控制, 所有的输入输出端均与TTL电路兼容。

7根用于行地址译码,译码出27=128

4根用于列地址译码(2⁴),译码后每条列线控制8位(2³); 2⁴ 2³ 形成128×128存储阵列,即16384个存储体(位)。



A ₀ ~A ₁₀	11 根地址线	D ₀ ~D ₇ 8根数	据输入/输出
WE	写允许	OE	输出开放
CS	片选	V _{CC} , GND	电源,地






Intel 6116 读写操作

写操作:WE,CS,OE低电平有效,输入三态门导通,数据信息由外部数据总线写入存储器对应位

读操作: CS, OE低电平有效, WE为高电平,输出三态门打开,由存储器读出的数据送至外部数据总线


高阻: CS高电平无效, WE, OE为任何状态, 存储器既不读出也不写入, 处于和外部数据总线断开状态。





☞ SRAM的特点 读写速度快 所用管子数目多,单个器件容量小 T1、T2总有一个处于导通状态,功耗较大





- •用电容C存储信息。有电荷是1,没有电荷时是0。
- 电容存在漏电,存储的信息会丢失。
- 为了保持存储数据的正确,必须定期的对存储单元(电容)进行充电以恢复原来的电荷,这一过程称为刷新。





图 单管动态存储电路




- •读:行选线有效,T1导通,刷新放大器读取C的电压值,转换为对应的O或1,重写到C。列选线有效,信息输出到数据线。
- •写:行选线有效,**T1**导通,列选线有效,外部信息通过刷新放大器和**T1**送到**C**。
- 刷新: 行选线有效, **T1**导通, 电容**C**上的信息送到 刷新放大器, 刷新放大器对电容立即进行重写。列 选线为**0**,数据不会送到外部数据总线上。



定时刷新可以由专门的控制逻辑产生刷新地址,逐行循环进行,刷新对于CPU是透明的。

从上一次对整个存储器刷新结束到下一次对整个存储器全部刷新一遍,所用的时间间隔称为刷新周期(或再生周期),一般为**2ms**。



2. 动态RAM实例

图 2164引脚



2、Intel 2164A动态RAM

2164A的容量为64K×1位,有65536个存储单元,每个单元存储1位。用8片2164A可构成64k×8位的存储器。

寻址65536个单元, 65536 = 216, 需16根地址线。

2164A内部将16根地址线分为行、列地址线,各8根,且分时工作,外部引出8根地址线。

Intel 2164A 引脚说明

A0~A7	地址输入	
CAS	列地址选通	
D _{IN}	数据输入	
D _{OUT}	数据输出	

WE	写开放	
RAS	行地址选通	
V_{DD}	+5V	
V _{SS}	地	

Intel 2164A

数据的读出和写入是分开的,分别是D_{IN}和D_{OUT}

WE信号控制读写。


WE信号为高,读出;

WE信号为低,写入;

无片选信号,由CAS和RAS作片选信号。



Intel 2164A结构框图



行地址选通信号CAS有效, 把输入的8位 地址送至行地 址锁存器;

列<u>地</u>址选通信号RAS有效,把输入的8位地址送至列地址线至列地址锁存器





图 2164内部结构示意图



☞ DRAM的特点 所用管子少,芯片位密度高 功耗小 需要刷新 存取速度慢


DRAM主要用来做内存



3. 高集成度DRAM和内存条

随着芯片技术发展,存储器容量不断提高。

内存条:由若干存储器芯片组装在线路板上。用户将内存条插到计算机的内存插槽上即可使用。。



☞DRAM的种类

FPM DRAM

存取时间80~100ns

EDO DRAM

存取时间50~70ns

SDRAM


存取时间6~10ns


☞DRAM内存条的种类

SIMM——Single Inline Memory Module

单列直插式内存模块

72线: 32位数据、12位行列公用地址、RAS#、CAS#等在Pentium微型机中必须成对使用FPM/EDO






DIMM——Dual Inline Memory Module

双列直插式内存模块

168线: 64位数据、14位行列公用地址、RAS#、CAS#等

可单数使用

FPM/EDO/SDRAM





、双口RAM

由于CPU和主存储器在速度上不匹配,而且在一个CPU周期中可能需要用几个存储器字,这便限制了高速计算,为了使CPU不至因为等待存储器读写操作的完成而无事可做,可以采取一些加速CPU和存储器之间有效传输的特殊措施

双端口存储器

指同一个存储器具有两组相互独立的读写控制线路,并行操作,是一种高速工作的存储器。

读写控制-

无冲突读写控制

有冲突的读写控制

第三节 只读存储器




只读存储器ROM,也称固定存储器或永久存储器。

工作状态下,其中信息是固定。在断电时,信息不会消失。

ROM中信息的写入通常是在脱机情况或生产过程用人工方式或电气方式写入的。对ROM进行信息写入过程称为对ROM进行编程。

◎ 只读存储器ROM的分类




掩膜(MASK) ROM

在生产过程中通过控制基本存储电路的状态,直接将信息存储到IC芯片,出厂时信息固定的。

价格便宜,结构简单,集成度高,容易接口。

主要用作微型机标准程序存储器,也可用于存储数学用表

◎ 只读存储器ROM的分类



现场编程ROM

OTP ROM。产品出厂时,没有存储任何信息,使用时由用户根据需要自行写入信息。一旦写入,不可更改。

基本存储电路有熔丝型和PN结击穿型


速度高, 功耗大, 用作高速计算机的微程序存储器

◎ 只读存储器ROM的分类



可改写的PROM

简称**EPROM**,用户既可以采用某种方法自行将信息写入到**ROM**,也可采用某种方法擦去信息,然后重新写入**ROM**。






紫外线擦洗的EPROM(UVEPROM)

电擦洗的EPROM(E2PROM)

作为标准程序或专用 程序存储器

可作为非易失性**RAM** 使用



新一代可编程只读存储器FLASH


闪速存储器:闪存,本质属于E²PROM。

特点:单电压芯片。可写入,也可擦除;掉电信息不丢失、单一供电、高密度存储信息、读取速度快。

主要用途:保存系统引导程序、系统参数、便携存储设备。

Flash ROM 逐渐取代 E2PROM

二、掩模 ROM电路




图

掩棋



二、掩模 ROM电路



4×4位MOS ROM, A0A1译码后输出四根选择线,分别选中四个单元,每个单元输出4位。

A0A1=00,第0行是1,选中单元0。相应MOS导通,对应位线=0,没有MOS的位线输出1。单元0输出0110.





表4-1 掩膜ROM的内容

单元位	D ₃	D ₂	D ₁	D ₀
0	0	1	1	0
1	0	1	0	1
2	1	0	1	0
3	0	0	0	0



MOS管或单向导 通选择开关阵列; N×4或N×8结构


三态门或开 路门结构






三紫外线擦除可编程ROM(EPROM)

RPROM可以通过编程器写入数据,并可长久保持。 需要修改数据时,可以通过擦除器(紫外线照射) 将数据擦除,各单元内容恢复为FFH,再重写数据。 可反复使用,有几千次寿命。



常用UVEPROM

型号	容量结构	读出时间	工艺	电源	管脚数
2708	1K×8bit	350~450ns	NMOS	+5V	24
2716	2K×8bit	300~450ns	NMOS	+5V	24
2732A	4K×8bit	200~450ns	NMOS	+5V	24
2764	8K×8bit	200~450ns	NMOS	+5V	28
27128	16K×8bit	250~450ns	NMOS	+5V	28



Intel 2716-EPROM存储器

存储容量是16K位,即2K×8位。

基本存储电路分为: 由8个16×128矩阵组成。


行地址译码: A4~A10

列地址译码: $A0\sim A3$

电源电压为单一+5V。编程电压 V_{PP} 在编程时为25V,其余时间保持为+5V。



2716的引脚排列



A0~A10: 地址线引脚

DO0~DO7: 数据线引脚


OE: 输出允许引脚

CE/PGM: 片选/编程引脚

Vpp: 编程电源

VDD: 电源

Vss: 地



Intel 2764-EPROM存储器(略)

存储容量是64K位,即8K×8位。

地址线: 13根, A0~A12

数据线: **D0~D7**

电源电压Vcc为单一+5V。编程电压 V_{PP} 在编程时为12.5V,其余时间保持为+5V。

片选端 \overline{CE} 。输出允许 \overline{OE} 。

编程控制端PGM



	CE	OE	PGM	VPP	VCC	功能
读	0	0	1	5V	5V	数据输出
输出禁止	0	1	1	5V	5V	高阻
备用	1	X	X	5V	5V	高阻
编程	0	1	0, 45ms	12.5V	5V	数据输入
校验	0	0	1	12.5V	5V	数据输出
编程禁止	1	X	X	12.5V	5V	高阻
标识符						

第四节 主存储器的组成与寻址



一、存储器芯片的扩充及各芯片寻址范围

1、位并联法——位数扩展

适用于主存储器的字数(即存储单元数)与存储器芯片的字数(即存储单元数)相同,但位数不够的情况,即N<8,由M×N芯片→M×8主存储器。

① 所需芯片数为 8/N, 其中N是芯片每一存储单元的位数

扩充方法

②扩展方法: 把所有芯片的地址线、片选线、读/写控制线各自并接在一起与 CPU的地址线连接; 数据线分别与CPU 的数据线连接。




例:用 $16K\times1\rightarrow16K\times8$ 的存储器

各芯片地址范围相同,均为: 0000H—3FFFH


 $A_{13} A_{12} A_{11}$ $A_1 A_0$

0000,000,0000,0000

设CPU地址线为16根



CS接A14,寻址范围是多少?




2、字扩展法——单元数量扩展

存储器和存储芯片的位数相同,单元数量不够,在单元数量上进行扩充。


如: 16K×8 位存储器芯片→ 64K×8 主存储器

扩充方法

- ① 需4片16K×8芯片
- ② 片内地址线、数据线、 读/ 写控制线各自并联在一起
- ③ 片选信号线单独连接译码器的 输出,以区分各片地址



芯片 名	各芯片地址范围	围 片选	片内地址 十六进制表示
		$A_{15}A_{14}$	$A_{13}A_{1}A_{0}$
第一片.	最低地址	00	00,0000,0000 0000H
	最高地址	00	11,1111,1111,1111 3FFFH
第二片	最低地址	01	00,0000,0000,0000 4000H
	最高地址	01	11,1111,1111,1111 7FFFH
第三片	最低地址	10	00,0000,0000,0000 8000H
	最高地址	10	11,1111,1111,1111 BFFFH
第四片	最低地址	11	00,0000,0000,0000 C000H
	最高地址	11	11,1111,1111 FFFFH



3、字位扩展法

在字数(单元数量)上和位数上均进行扩展

如:存储容量为M×N位的存储器,若用L×K位的

存储器芯片组成。共需 T 个存储器芯片。

例:用2K×4位存储器芯片组成8K×8位的存储器

共需
$$\frac{8}{2} \times \frac{8}{4} = 8$$
 片

扩展方法:

先在位数上扩展,采用位并联法,每两片为一组,即一页;

两片2K×4——2K×8

然后在字数上扩展,采用字扩展法,共四组,一组是 2K×8。

四组2K×8——8K×8



8K容量,地址线共13根,分成四组


一片存储芯片容量为2k×4位,片内地址线需11根。

A10~A0;

总存储容量8K,由地址线高位A12、A11译码输出4根线(片选),分别选中不同的组。

每个芯片有4位,两片组成8位,一页;

每根片选线同时接在两片芯片的片选端。






二、半导体存储器与CPU的连接


当采用多个半导体存储器芯片来组成一个主存储器时,需使用一定的控制电路。控制电路主要包括读写控制信号的产生和译码器产生片选信号,它们介于CPU和存储器之间,成为CPU和存储器之间的接口电路。

常用的片选控制译码方法有线选法、译码法(部分译码法、全译码法)等。

- ✓线选法
- ✓部分译码法
- ✓全译码法

二、半导体存储器与CPU的连接





二、半导体存储器与CPU的连接


1)线选法


用低位地址线进行片内的存储单元寻址(字选),

用高位地址线直接作各芯片的片选线CS。

可以减少或不用译码器等部件

例如,用4K×8位的存储器组成16K×8位的存储器,采用线选方案的连接方法如图所示。







地址范围: 设CPU地址线为16,

第3组


	$\mathbf{A_0}$	A ₁	\mathbf{A}_{10} .	\mathbf{A}_{11}	\mathbf{A}_{12}	\mathbf{A}_{13}	\mathbf{A}_{14}	\mathbf{A}_{15}	
E000H	0	0	0	0	0	1	1	1	最低地址
EFFFH	1	1	1	1	0	1	1	1	最高地址
				2组	第2				
D000H	0	0	0	0	1	. 0	1	1	最低地址
DFFFH	1	1	1	1	1	0	1	. 1	品高州



第1组



用线选方案构成的存储器,地址不连续,编程较困难。只适用于较小的存储器系统




2) 采用译码器连接方案

采用低位地址线对每片内的存储单元进行寻址,

用高位地址线经译码器译码输出作每个芯片的片选线。

地址连续, 在各种存储器系统中被广泛采用

译码器 — 例如74LS138



P213 图4.29 74LS138引脚和逻辑框图

真值表, P213, 表4.7


如 CBA = 011 时, \overline{Y}_3 = 0, 其它都为 1。

■ 例:

■ 某微机系统地址总线为16位,实际存储器容量为16KB,ROM区和RAM区各占8KB。其中,ROM采用2KB的EPROM,RAM采用1KB的RAM,试设计译码电路。

■ 设计的一般步骤:

■ ① 该系统的寻址空间最大为64KB,假定实际存储器占用最低16KB的存储空间,即地址为0000H~3FFFH。其中0000H~1FFFH为EPR0M区,2000H~3FFFH为RAM区。




ROM:

0000H~07FFH,0800H~0FFFH,1000H~17FFH,17FF~1FFFH

RAM:

2000H~23FFH,2400H~27FFFH,....3C00H~3FFFH

A₉~A₀=0000000000~1111111111(低位地址线: 片内地址) A₁₂A₁₁A₁₀=000~111(次高地址线: 片选译码) A₁₅A₁₄A₁₃=001(最高地址线: 决定存储器在系统内存中的地址范围)



片选控制译码电路图

例:已知某CPU字长8位,地址线为16位,若使用8K×4位存储器芯片组成该CPU所允许的最大内存空间

问: 1) 共需多少片8K×4位存储器芯片?

2) 需片内地址线多少根? 片选地址线多少根?