第5章 集成触发器

触发器概述

- 5.1 基本触发器
- 5.2 钟控触发器
- 5.3 主从触发器
- 5.4 边沿触发器

触发器 (Flip-Flop)

➤触发器是边沿敏感的存储单元,数据存储的动作有某一信号的上升或者下降沿进行同步的。

锁存器 (Latch)

◆锁存器是电平触发的存储单元,数据存储的动作取决于输入时钟(或者使能)信号的电平值,仅当锁存器处于使能状态时,输出才会随着数据输入发生变化。

触发器 V.S 锁存器

- ➤ 触发器:需要时钟信号配合,一般为时钟边沿跳变时数据被存储。
- ➤ 锁存器: 电平敏感,此时的时钟CP应理解成使能信号更为合理,当使能有效时数据被存储。
- ▶ 从寄存数据的角度来看,寄存器和锁存器的功能是相同的。
- ➤ 依据控制方式以及控制信号和数据之间的时间关系 决定应用场合:若数据有效一定滞后于控制信号有 效,则只能使用锁存器;若数据提前于控制信号而 到达并且要求同步操作,则可用寄存器来存放数据。

触发器 V.S 锁存器

```
◆触发器VHDL描述:
process(clk, d)
  begin
    wait until clk'event and clk='1';
    q<=d;
end process;
 ▶锁存器VHDL描述:
process(en, d)
  begin
    if en='1' then
    q<=d;
  end if;
end process;
```

在FPGA设计中建议如果不是必须那么应该尽量使用触发器而不是锁存器。

触发器概述

触发器的功能

触发器是数字时序逻辑电路的基本单元电路。它是由门 电路构成的,且具有记忆功能,能够存储1位二值信号。

触发器的特点

具有两个能自行保持的稳定状态——0状态和1状态。 用来表示二进制的0和1。

触发器的现态和次态

触发器接收输入信号之前的状态叫做现态,用Qn表示。 触发器接收输入信号之后的状态叫做次态,用Qn+1表示。

触发器概述

触发器的分类

- ▶按组成结构,触发器可分为基本触发器、 钟控触发器、主从触发器和边沿触发器
- ▶按逻辑功能,触发器可分为RS触发器、 D触发器、T触发器、JK触发器
- ▶按触发方式,触发器可分为电平触发器、脉冲触发器、边沿触发器。


5.1 基本触发器

形象地说,触发器FF(Flip-Flop)具有 "一触即发"的功能。它有两个稳定 的状态,在输入信号作用下,它可以从 一个状态转换成另一个状态, 或保持原 有状态不变; 可以被设置成这两个状态 中的任意一个状态, 当输入信号消失后, 所设置的状态又能够保持不变, 即具有 记忆(存储)功能

5.1.1 基本触发器电路组成和工作原理

基本触发器电路组成

在一个由与非(或非)门构成电路的输出端与输入端之间引入反馈,产生一种新的电路



基本触发器有两个输入端 S_D 、 \overline{R}_D 和两个输出端Q、Q。当Q=0,Q=1时称为触发器的0态;当Q=0,Q=1时称为触发器的1态

$$\overline{S}_{D}$$
— Directly Set $Q^{n+1} = \overline{S}_{D}\overline{Q}^{n}$ $\overline{Q}^{n+1} = \overline{R}_{D}Q^{n}$ $\overline{Q}^{n+1} = \overline{R}_{D}Q^{n}$ $\overline{Q}^{n+1} = \overline{R}_{D}Q^{n}$ $\overline{SD}=1$ \overline{A} : $Q^{n}=0$ $Q^{n+1}=0$ \overline{N} \overline{N}

RD=0

5.1.1 基本触发器电路组成和工作原理


基本触发器工作原理($\overline{S_D}=0,\overline{R_D}=0$ 时)

当 $\overline{S}_D=0$, $\overline{R}_D=0$ 时,则不论触发器原来处于什么状态都有Q=Q=1,在这种状态下触发器工作是不正常的

如果在 $\overline{S_D}=0$, $\overline{R_D}=0$ 之后同时发生由0到1的变化,则两个与非门的输出都要由1向0转换,这就出现了所谓竞争现象

5.1.1 基本触发器电路组成和工作原理

关于竞争现象的说明



电路的竞争现象使得最终稳定状态不能确定

状态转移真值表

基本触发器状态转移表

$\overline{R}_{\mathrm{D}}$	$\overline{S_{\mathrm{D}}}$	Q ⁿ	Q^{n+1}
0	1	0	0
0	1	1	0
1	0	0	1
1	0	1	1
1	1	0	0
1	1	1	1
0	0	0	不允二
0	0	1	不确定

现态Qⁿ 输入作用之前触 发器的原稳定状态 次态Qⁿ⁺¹ 输入作用之后 触发器的新稳定状态

简化状态转移表




$\overline{R}_{\mathrm{D}}$	$\overline{S}_{ m D}$	Q^{n+1}
0	1	0
1	0	1
1	1	Q ⁿ
0	0	不确定

特征方程 (状态方程)

基本触发器状态转移表

$\overline{R}_{\mathrm{D}}$	$\overline{S}_{\mathrm{D}}$	Qn	Q^{n+1}	
0	1	0	0	
0	1	1	0	
1	0	0	1	
1	0	1	1	
1	1	0	0	
1	1	1	1	
0	0	0	不協会	
0	0	1	不确定	




$$\left\{ \underbrace{\frac{Q}{S}_D^{n+1} = S_D + \overline{R}_D Q^n}_{D+\overline{R}_D = 1} \right\}$$

状态转移图和激励表


状态转移图和激励表 分别以表格和图形的 形式描述状态转移对 输入激励信号的要求


基本触发器激励表


状态转移		激励输入	
$Q^n \rightarrow Q^{n+1}$		$\overline{R}_{ m D}$	$\overline{S_{ m D}}$
0	0	×	1
0	1	1	0
1	0	0	1
1	1	1	X




工作波形










5.2 钟控触发器

在数字系统中,常常要求若干个触发器的 状态在统一的时刻同步发生转移,为此需要 引入一个控制信号去协调各个触发器的动作, 这个信号就是钟控脉冲信号(也称时钟脉冲 (CP)。在时钟脉冲(CP)的控制下,触发器根据 当时的输入激励条件发生相应的状态转移。 在电路中,时钟脉冲CP是通过加在基本触发 器之前的触发导引电路来实现控制的。钟控 触发器也称为同步触发器。

5.2.1 钟控RS触发器(同步RS触发器)

在基本RS触发器的输入端之前上加入触发导引电路构成了钟控RS触发器

当
$$CP$$
=0时, \overline{S}_D =1, R_D =1触发器状态保持当 CP =1时, \overline{S}_D = \overline{S} , R_D = R 触发器状态转移



$$\overline{S}_{D} + \overline{R}_{D} = \overline{S} + \overline{R} = 1$$

即*SR*=0

输入S、R仍然在约束

5.2.1 钟控RS触发器


根据基本触发器的状态方程可以得到钟控RS触发

器的状态方程

$$\begin{cases} Q^{n+1} = S + \overline{R}Q^n \\ S \cdot R = 0 \end{cases}$$

状态转移表

R	S	Q^{n+1}
1	0	0
0	1	1 同S
0	0	Q ⁿ
1	1	不确定




激励表

状态转移		激励	输入	_
	\rightarrow Q^{n+1}	R	S	_
0	0	X	0	_
0	1	0	1	
1	0	1	0	
1	1	0	×	5-19

5.2.1 钟控RS触发器


工作波形 (时序图)



5.2.2 钟控D触发器

在基本R-S触发器的输入端之前上加入另一种触发导引电路构成了钟控D触发器

当
$$CP$$
=0时, \overline{S}_D =1, R_D =1触发器状态保持当 CP =1时, \overline{S}_D = \overline{D} , R_D = D 触发器状态转移 \overline{S}_D + \overline{R}_D = \overline{D} + D =1



输入无约束

5.2.2 钟控D触发器

根据基本触发器的状态方程可以得到钟控

 $\overline{S_D} = \overline{D}$

 $\overline{R_D} = D$

D触发器的状态方程


$$Q^{n+1} = S_D + \overline{R}_D Q^n = D$$

状态转移表

D	Q^{n+1}
0	0 同 D
1	1

激励表


状态	转移	激励输入
$Q^n \rightarrow Q^{n+1}$		D
0	0	0
0	1	1
1	0	0
1	1	1
		<u> </u>



5.2.3 钟控JK触发器

在钟控RS触发器的输出端与输入端之间加入两条反馈电路,构成钟控JK触发器

当CP=0时, $S_D=1$, $R_D=1$ 触发器状态保持当CP=1时, $S_D=J$ Q^n 触发器状态转移



 $\overline{S}_{D}+\overline{R}_{D}=J\overline{Q}^{n}+\overline{K}\overline{Q}^{n}=1$ 输入J、K无约束

5.2.3 钟控JK触发器


根据基本触发器的状态方程可以得到钟控JK触发

器的状态方程

$$Q^{n+1} = S_{\underline{D}} + \overline{R}_{\underline{D}}Q^{n}$$
$$= J\overline{Q}^{n} + \overline{K}Q^{n}$$

状态转移表

\overline{J}	K	Q^{n+1}
0	0	Q ⁿ
0	1	0
1	0	月 1
1	1	$\overline{\mathbb{Q}^{\mathrm{n}}}$




激励表

状态转移		激励输入	
Q ⁿ -	\rightarrow Q^{n+1}	J	K
0	0	0	X
0	1	1	X
1	0	×	1
1	1	×	0

5.2.4 钟控T触发器

将钟控JK触发器两个输入端J和K相连并改作T,作为输入端,便构成了钟控T触发器

当
$$CP$$
=0时, \overline{S}_D =1, \overline{R}_D =1触发器状态保持当 CP =1时, J = T 能发器状态转移



输入T无约束

5.2.4 钟控T触发器

根据钟控JK触发器的状态方程可以得到钟控T触发器的状态方程


$$Q^{n+1} = T \overline{Q^n} + \overline{T} Q^n$$

状态转移表

T	Q^{n+1}	
0	Qn	Q随T翻转
1	$\overline{\mathbb{Q}}^{n}$	QPU I my 47


激励表

状态	忘转移	激励输入
$Q^n \rightarrow Q^{n+1}$		T
0	0	0
0	1	1
1	0	1
1	1	0



T'触发器

若令钟控JK触发器的J=K=1,钟控T触发器的T=1,则可得到一种有特殊功能的触发器,其状态方程是 $Q^{n+1}=Q^n$



在一个时钟周期中当CP=0时,触发器状态保持;当CP=1时,触发器的状态转移;这就是说在时钟脉冲的作用下每当CP=1时,触发器的状态都将转移(翻转)一次。称为T'触发器,也称为翻转触发器或计数触发器

5.2.5 电平触发方式的工作特性

当*CP*=0时触发器不接收输入激励信号,状态保持不变;当*CP*=1时触发器接收输入激励信号,状态发生转移,称这种钟控方式为电位触发方式

电位触发方式的特点是:在约定钟控电平(CP=1或 CP=0)期间,触发器才接收输入激励信号,输入激励信号电平的变化都会引起触发器状态的改变。而在非约定钟控电平期间,触发导引电路被封锁,不论输入激励信号如何变化,输入激励信号都不被接收、都不影响触发器的状态

对时钟脉冲 CP=1的持续时间 t_{CPH} 有要求: $t_{CPH} > t_{pd}$ (稳定翻转延时)


5.3 主从触发器

电平触发方式的钟控触发器,可能会产生多次翻转现象,究其产生的原因,是因为电平触发方式使其在约定电平期间对输入激励信号敏感。这在实际电路中是不利的。

采用具有存储功能的触发导引电路,能够避免产生多次翻转现象,这就是主从触发器。


5.3.1 主从触发器基本原理

两个钟控RS触发器一主一从,直尾相接(两个触发器的时钟脉冲分别是CP和CP)构成主从 \overline{RS} 触发器



5.3.1 主从触发器基本原理

主从JK触发器



R、S在哪儿?

5.3.2 主从JK触发器主触发器的一次翻转现象


一次翻转现象的结果是导致主触发器的状态转移与状态方程 $Q_{\pm}^{n+1} = JQ^n + \overline{K}Q^n$ 所描述的转移结果不一致,并最终导致在相应的时钟下降沿作用时整个主从触发器的状态转移与状态方程描述的转移结果不一致,出现严重的逻辑错误。这就是说,一次翻转现象降低了主从JK触发器的抗干扰能力,限制了它的应用

为避免一次翻转现象导致这种差异的发生,应当要求时钟脉冲CP=1的持续时间不能太长,且在CP=1期间J、K不能发生多次变化

5.3.3 主从触JK发器集成单元

11.6	TTTHE IN H	in 그1. 소요 그나	
	JK触发器	这一开台57二十	•
	儿队州宋 八八 石	ホテンハ HP ノメ	•

输入					输出	
$\overline{R}_{ m D}$	$\overline{S_{\mathrm{D}}}$	CP	J	K	Q	\overline{Q}
0	1	×	X	X	0	1
1	0	×	X	X	1	0
1	1		0	0	Q^n	$\overline{\mathcal{Q}^n}$
1	1		0	1	0	1
1	1		1	0	1	0
1	1		1	1	\overline{Q}^n	Q^n



5.3.4 集成主从触JK发器的脉冲工作特性

设与非门的延迟时间为 t_{pd} ,与或非门的延迟时间为 $1.4\ t_{pd}$,晶体管的延迟时间为 $0.5\ t_{pd}$

☆*CP*正向跳变起至*CP*=1

要求CP跳变前J、K已经稳定并在CP=1期内不变; 从CP跳变至最后稳定,需经历两级与或非门的延迟时间共 $2.8~t_{pd}$,所以 t_{CPH} > $2.8~t_{pd}$ $^{\diamond}$ $^{\diamond$

从触发器接收主触发器的状态需经历 T_1 (或 T_2)及两级与非门的延迟时间共 $2.5\ t_{pd}$,所以 $t_{CPL}>2.5\ t_{pd}$ 从触发器状态变化发生仅在CP负向跳变时,

$$Q^{n+1} = [J\overline{Q^n} + \overline{K}Q^n] CP \downarrow$$

☆ CP的最高频率 $f_{CPmax} \le \frac{1}{t_{CPH} + t_{CPL}} = \frac{1}{5.3t_{pd}}$


5.4 边沿触发器

主从触发虽然可以克服电位触发方式的多次 翻转现象, 但主从触发器却有一次翻转特性, 这降低了它的抗干扰能力。边沿触发器仅在时 钟脉冲的上升沿(或下降沿)才响应输入激励 信号, 既能克服电位触发方式的多次翻转现象, 又可避免主从触发方式的一次翻转现象, 其状 态仅仅在规定的时钟边沿时刻才发生变化,因 此大大地提高了抗干扰能力


边沿触发器是电气性能最好,应用最多,最实用的触发器

5.4.1 维持一阻塞触发器

维持阻塞RS触发器




维持阻塞D触发器



维持阻塞D触发器

边沿D触发器功能表

	箱	输出			
$\overline{R}_{ m D}$	$\overline{S_{ m D}}$	CP	D	Q	\overline{Q}
0	1	X	X	0	1
1	0	X	×	1	0
1	1	\uparrow	0	0	1
1	1	\uparrow	1	1	0



状态方程
$$Q^{n+1}=[D]$$
 $CP\uparrow$

维持阻塞型D触发器的脉冲工作特性

☆*CP*=0期间, $a=\overline{D}$,b=D为触发器即将发生的状态转移做准备,a,b稳定需要一段建立时

问: $t_{\text{CPL}} \geq t_{\text{set}} = 2t_{\text{pd}}$


☆*CP*」时刻,要达到维持阻塞作用,输入信号D应当保持一段时间不能发生变化 t_h =1 t_{pd}

 $\triangle CP$ 」 起直至触发器完成状态转移需经历基本触发器输入信号的建立和状态翻转时间 $3t_{pd}$ 在此期间内CP不能发生变化, $t_{CPH} \ge 3t_{pd}$


☆CP 的最高频率

$$f_{\text{CPmax}} \le \frac{1}{t_{\text{CPL}} + t_{\text{CPH}}} = \frac{1}{5t_{\text{pd}}}$$

维持阻塞D触发器的工作波形




维持阻塞型JK触发器



$$D = (J + Q^{n})\overline{KQ^{n}} = J \overline{Q^{n}} + \overline{KQ^{n}}$$

$$Q^{n+1}=[J \overline{Q^n}+\overline{K} Q^n] CP\uparrow$$

5.4.2 下降沿触发的边沿触发器



5.4.2 下降沿触发的边沿触发器

下降沿触发边沿触发器的脉冲工作特性

设与或非门构成的基本触发器的翻转延迟 时间是 $2t_{pd}$,门G、H的平均延迟时间大于 $2t_{pd}$ 在CP信号下降沿到达之前,必需稳定建立 G和H,所以CP=1的持续时间应当大于 $2t_{pd}$, 而且要求在这段时间内J、K要保持稳定,不 能发生变化


在CP信号下降沿到达之后,为了保证触发 器可靠地翻转CP=0的持续期也应当大于 $2t_{pd}$ 可以确定触发器的时钟脉冲的最高频率 $f_{\text{CPmax}} \leq \frac{1}{t_{\text{CPL}} + t_{\text{CPH}}} = \frac{1}{4t_{\text{pd}}}$

$$f_{\text{CPmax}} \le \frac{1}{t_{\text{CPL}} + t_{\text{CPH}}} = \frac{1}{4t_{\text{pd}}}$$

5.4.2 下降沿触发的边沿触发器

下降沿触发JK触发器功能表

	箱	输出				
$\overline{R}_{ m D}$	$\overline{S_{\mathrm{D}}}$	CP	J	K	Q	\overline{Q}
0	1	×	X	X	0	1
1	0	×	X	X	1	0
1	1	\downarrow	0	0	Q^n	\overline{Q}^n
1	1	\downarrow	0	1	0	1
1	1	\downarrow	1	0	1	0
1	1	\downarrow	1	1	\overline{Q}^n	Q^n



状态方程

$$Q^{n+1} = [J\overline{Q}^n + \overline{K}Q^n] CP \downarrow$$

5.4.2 下降沿触发的边沿触发器 CP $\overline{R}_{\mathrm{D}}$ $\overline{S_{\mathrm{D}}}$

触发器工作波形画法小结


☆根据触发器的时钟类型确定触发器应当在什么时刻发生状态转换,且触发器的状态转换只可能 发生在这些时刻

☆根据触发器电路的逻辑功能确定触发器在状态 发生转换时,应该按什么规律转换,进而画出触 发器的输出波形


☆充分注意到异步置0端、异步置1端的异步作用, 它们对输出控制的优先级别最高

☆对于主从JK触发器只有首先确定主触发器的输出后,才能正确画出整个主从触发器的输出波形

触发器类型转换




触发器类型转换



$$Q^{n+1} = [JQ^{n} + KQ^{n}] \quad CP \downarrow$$


$$= [DQ^{n} + DQ^{n}] \quad CP \downarrow$$

$$= [D] \quad CP \downarrow$$




$$Q^{n+1} = [J\overline{Q}^{n} + \overline{K}Q^{n}] \quad CP \downarrow$$

$$= [Q^{n}] \quad CP \downarrow$$



$$Q^{n+1} = [J\overline{Q}^{n} + \overline{K}Q^{n}] \quad CP \downarrow$$

$$= [T\overline{Q}^{n} + \overline{T}Q^{n}] \quad CP \downarrow$$




$$Q^{n+1} = [J\overline{Q}^{n} + \overline{K}Q^{n}] \quad CP \downarrow$$


$$= [Q^{n}] \quad CP \downarrow$$

触发器典型应用

电位型只能当作寄存器



正边沿D触发器可以用作移位寄存器




СР	Q_0	Q_1	Q_2
0	0	0	0
1	1	0	0
2	1	1	0
3	0	1	1

右移移位寄存器

锁存器不能作 为移位寄存器

正边沿D触发器可以用作计数器



 $Q_0Q_1Q_2$

同步六进制计数器

$$000 \rightarrow 100 \rightarrow 110 \rightarrow 111 \rightarrow 011 \rightarrow 001$$

T触发器应用

