# 数字电路与系统设计B

## 第1章 数码与数制

#### ≤基本要求:

- 1. 数制、码制的基本概念;
- 2. 常用数制(二、八、十、十六进制)及相互转换方法;
- 3. 常用二进制码(自然二进制码、格雷循环码、奇偶校验码)和二-十进制BCD码(8421BCD、5421BCD)的表述以及相互转换;
  - 4.8421BCD的加减法运算。
  - **※常见题型:**数制的转换、码制的转换、运算

重点习题: 1.6, 1.7, 1.9, 1.11, 1.14

## 第1章 典型习题

1.6 将下列个数分别转换成十进制数:

1.7 将下列各数分别转换为二进制数:

$$(210)_8$$
,  $(136)_{10}$ ,  $(88)_{16}$ 

解: 
$$(210)_8 = (010\ 001\ 000)_2 = (10001000)_2$$
  
 $(136)_{10} = (10001000)_2$   
 $(88)_{16} = (1000\ 1000)_2 = (10001000)_2$ 

## 1.14 試用8421BCD码完成十进制数的运算:

例3: 
$$(1000)_{8421BCD} + (1001)_{8421BCD} = (?)_{8421BCD}$$

1 0001 个位产生进位

+ 0110 加6修正

0001 0111

$$(1000)_{8421BCD} + (1001)_{8421BCD} = (0001\ 0111)_{8421BCD}$$

## 第2章 知识要点

## 2. 逻辑代数理论及电路实现

∞涉及题型:填空题、计算题。

#### ≪基本要求:

- 1. 逻辑代数的基本概念、基本公式、基本规则;
- 2. 逻辑函数的描述方式(最小项、真值表、表达式、卡诺图、电路图)及其相互转换方法;
  - 3. 逻辑函数的反函数和对偶函数的求解;
  - 4. 逻辑函数最简与或式的公式/卡诺图化简;
  - 5. 非完全描述逻辑函数的概念、运算规则及化简;

#### ≪常见题型:

- 1. 完全/非完全描述逻辑(公式法/4变量以下K图)化简;
- 2. 逻辑函数的反函数和对偶函数的求解;

重点习题: 2.4, 2.5, 2.9, 2.11-2.13

## 第2章 典型习题

2.4试直接写出下列各式的反演式和对偶式。

$$(3) F(A, B, C) = \overline{\overline{A}} \, \overline{\overline{B}} + \overline{C} \quad \overline{\overline{\overline{A}}} \, \overline{\overline{B}} \, \overline{\overline{C}}$$

$$\overline{F}(A, B, C) = \overline{(A + B)} \, \overline{\overline{C}} + \overline{\overline{A} + \overline{B}} + \overline{C}$$

$$F'(A, B, C) = \overline{(\overline{A} + \overline{B})} \, \overline{C} + \overline{\overline{A} + \overline{B}} + \overline{C}$$

2.9试写出下列各函数表达式F的F和F′的最小项表 达式。

$$(1)F = ABCD + ACD + B\overline{C}\overline{D}$$

$$(2)F = A\overline{B} + \overline{A}B + BC$$

$$F = \sum m_j, \overline{F} = \sum m_k$$

 $(k为0 \sim (2^n-1)$ 中除了j以外的所有正整数

$$\overline{F} = \sum m_j F' = \sum m_k$$

$$\left(k = \left(2^n - 1\right) - j\right)$$



解:(1)
$$F(A,B,C,D) = ABCD + ACD + B\overline{C}D$$
  


$$= \sum m(4,11,12,15)$$
 $\overline{F}(A,B,C,D) = \sum m(0,1,2,3,5,6,7,8,9,10,13,14)$ 
 $F'(A,B,C,D) = \sum m(1,2,5,6,7,8,9,10,12,13,14,15)$   
(2) $F(A,B,C) = A\overline{B} + \overline{A}B + BC$   

$$= \sum m(2,3,4,5,7)$$
 $\overline{F}(A,B,C) = \sum m(0,1,6)$   
 $F'(A,B,C) = \sum m(1,6,7)$ 



#### 2.13 用卡诺图法把下列函数 化简为最简与或式。

$$F(A,B,C,D) = \sum m(0,1,4,7,9,10,13) + \sum \Phi(2,5,8,12,15)$$



$$F(A,B,C) = \overline{C} + BD + \overline{B}\overline{D}$$



## 第3章 组合逻辑电路

## 复习重点:

- ✓ 掌握SSI组合电路的分析方法与双轨输入条件下的设计方法;
- ✓ 掌握MSI组合电路编码器、译码器、数据选择器等的功能;
- ✓ 掌握用MSI组合电路编码器、译码器、数据选择器、数据比较器等结合门电路实现组合逻辑设计的方法;分析MSI实现的组合电路的逻辑功能;
- ✓ 掌握组合电路中的竞争冒险现象,竞争和冒险的概念;1型冒险和0型冒险;逻辑冒险和功能冒险;
- 重点习题: 3.2, 3.9, 3.10, 3.12, 3.13, 3.14
- 涉及题型:填空,计算(设计和分析)题。

#### 电路分析










电路图 🔁 表达式 🔁 真值表 🔁 功能描述

电路设计

## 典型例题:

3.9 人的血型有A、B、AB、O四种。输血时输血者的血型与 受血者的血型必须符合下图中箭头指示的授受关系。试设计 一个逻辑电路,判断输血者与受血者的血型是否符合规定。



解:输入变量:献血者血型和受血者血型。

输出变量: 配对结果

## 血型共4种:

- ◆ 可用2个变量的4种编码 (00, 01, 10, 11) 进 行区分
- ◆ 用MN代表献血者血型,XY代表受血者血型,F 代表配对结果
- **◆ 输入变量: M、N、X、Y**


输出变量: F


解:人的血型由A、B、AB、O四种刚好可以用两个逻辑变量表示,在这里我们不妨设00代表血型A、01代表血型B、10代表血型AB、11代表血型O。以MN代表输血者血型,XY代表受血者血型,F代表配对结果,作以下编码:

血型	献血者血型	受血者血型	
	MN	ΧY	
Α	0 0	0 0	
В	0 1	0 1	
AB	1 0	1 0	
0	1 1	1 1	

## 列真值表:

M	N	X	Y	F
0	0	0	0	1
0	0	0	1	0
0	0	1	0	1
0	0	1	1	0
0	1	0	0	0
0	1	0	1	1
0	1	1	0	1
0	1	1	1	0
1	0	0	0	0
1	0	0	1	0
1	0	1	0	1
1	0	1	1	0
1	1	0	0	1
1	1	0	1	1
1	1	1	0	1
1	1	1	1	1







 $F=MN+X\overline{Y}+N\overline{X}Y+\overline{M}\overline{N}\overline{Y}$ 

3.10 电话室对 3 种电话编码控制,按紧急次序排列优先权高低是火警电话、急救电话、普通电话, 分别编码为 11、10、01。试设计该编码电路(双轨输入)。


解:设火警为A,急救为B,普通为C,列真值表为:

A	В	C	$F_1$	$F_2$
0	0	0	0	0
0	0	1	0	1
0	1	0	1	0
0	1	1	1	0
1	0	0	1	1
1	0	1	1	1
1	1	0	1	1
1	1	1	1	1






$$F_2 = A + \overline{B}C$$



## 3.13 试用74151实现下列函数:

$$(1)F(A,B,C,D) = \sum m(1,2,4,7)_{\circ}$$

#### 1/8 MUX 符号和卡诺图



简化符号

#### 用数据选择器设计组合逻辑电路的步骤:

- (1) 降维; (可选)
- (2) 比较;
- (3) 画逻辑图。

$$(1)F(A,B,C,D) = \sum m(1,2,4,7)_{\circ}$$


解: (1) 函数有4个输入变量 , 而74151的地址端只有3个, 即 $A_2$  、  $A_1$  、  $A_0$  , 故须对函数的卡诺图进行降维, 即降为3维。

$$A=A_2$$
 、  $B=A_1$  、  $C=A_0$  则:

$$D_0 = D_3 = D,$$

$$D_1 = D_2 = \overline{D}, \quad D_4 = D_5 = D_6 = D_7 = 0$$

## 相应的电路图如下所示:



## 第4章 触发器

## 复习重点:

- ✓ 掌握基本SR触发器的结构、工作原理和描述触发器逻辑功能的各类方法;
- ✓ 掌握基本SR触发器的应用;
- ✓ 掌握边沿DFF/JKFF等触发器的应用;
- ✓了解各种触发器的工作原理。


重点习题: 4.5, 4.8, 4.11, 4.19


# 4.19已知电路如图P4.19, 试作出Q端的波形。设Q的初态为"0"。

$$Q^{n+1} = \left[ J\overline{Q}^{n} + \overline{K}Q^{n} \right] CP \downarrow$$

$$= \left[ \left( A \oplus \overline{Q}^{n} \right) \overline{Q}^{n} + \left( \overline{A \oplus \overline{Q}^{n}} \right) Q^{n} \right] CP \downarrow$$

$$= \left[ \overline{A} \right] CP \downarrow$$





## 第5章 时序电路

## 复习重点:

- 1、掌握时序电路的基本概念,了解一般时序电路的分析方法;
- 2、掌握寄存器和移存器电路结构的及其应用;
- 3、掌握任意进制同步计数器分析和设计方法(复0法和预置0法),掌握二/十六进制加法计数器74161,163和二/十进制加法计数器160的功能、应用和级联方法设计任意进制计数器;
- 4、了解典型MSI移存器74194的功能及其典型应用;
- 5、掌握已知码型序列码发生器的设计方法。
- 6、了解顺序脉冲发生器的构成方法。

重点习题: 5.3, 5.4, 5.8, 5.15, 5.16, 5.18, 5.28, 5.30,

## MSI同步计数器

- ❖ 74161——4位二进制加法计数器, CR: 异步清0。
- ※ 74163——4位二进制加法计数器, CR: 同步清0。
- \* 74160——十进制8421BCD加法计数器,引脚功能与74161相同,只是Qcc=1001时为1

# 级联扩展

- · 74161、74163、74160可同步级联也可异步级联, 级联后模长分别为: M=256, M=256, M=100。
- 74194级联可实现8位双向移存器

# MSI实现任意进制计数器(M<N)

- 反馈法:异步清0法和同步置数法。注意:用 $\bar{L}_D$ 端置全1(置最大数法)时,反馈状态对应编码中出现0的端口需通过非门送入反馈门。
- · 任意进制计数器的进位信号/分频输出可以很方便的从反馈门输出端( $\overline{CR}$ ,  $\overline{L_D}$ ) 直接引出。

## 总结:74161实现模长为M的任意进制计数器

- 1、异步清0法( $\overline{CR}$ ): 反馈状态= $S_M$
- 2、同步置0法( $\overline{LD}$ ): 反馈状态= $S_{M-1}$
- 3、置最小数法( $\overline{LD}$ ): 置数状态=16-M
- 4、置最大数法( $\overline{LD}$ ): 反馈状态= $S_{M-2}$

## 总结:74163实现模长为M的任意进制计数器

- 1、同步清0法( $\overline{CR}$ ): 反馈状态= $S_{M-1}$
- 2、同步置0法( $\overline{LD}$ ): 反馈状态= $S_{M-1}$
- 3、置最小数法( $\overline{LD}$ ): 置数状态=16-M
- 4、置最大数法( $\overline{LD}$ ): 反馈状态= $S_{M-2}$

## MSI实现任意进制计数器(M>N)


## 1) 整体清"0"法或整体置数法

基本思路: 先将计数器级联组成模长大于M的计数器, 计满M个状态后, 采用清"0"或置数法实现M进制计数器。注意: 异步级联不能采用置数法。

#### 2) 分解法


基本思路:将 $M=M_1 \times M_2 \times ...M_n$ ,其中 $M_1$ 、 $M_2 \times ...M_n$ 均不大于N,则用n片计数器分别组成 $M_1 \times M_2 \times ...M_n$ 进制的计数器,然后异步级联即可构成M进制计数器。

## 几种连接方式的模长:



## 74161的应用1:级联扩展


①异步级联方式:



74161的异步级联方式

特点:以低位片的进位输出信号作为高位片的时钟输入信号CP。

#### ②同步级联方式:




74161的同步级联方式


特点:以低位片的进位Q<sub>CC</sub>作为高位片的工作状态控制信号P和T。

# 序列码发生器

• 已知序列发生器: 移存型和计数型。

## 5.3分析图P5.1构成的同步计数电路,画出状态转移 图并说明能否自启动。





解: 其激励方程为:

$$J_1=1, K_1=1$$
 $J_2=Q_1^nQ_3^n, K_2=Q_1^n$ 
 $J_3=Q_2^nQ_1^n, K_3=Q_2^n$ 


## 次态方程为:

$$\begin{array}{lll} Q_{1}^{n+1} = & \overline{Q}_{1}^{n} \cdot CP \downarrow, \\ Q_{2}^{n+1} = & \overline{Q}_{1}^{n} \overline{Q}_{3}^{n} \overline{Q}_{2}^{n} + \overline{Q}_{1}^{n} Q_{2}^{n} \cdot CP \downarrow, \\ Q_{3}^{n+1} = & \overline{Q}_{1}^{n} Q_{2}^{n} \overline{Q}_{3}^{n} + \overline{Q}_{1}^{n} Q_{3}^{n} \cdot CP \downarrow, \end{array}$$

$$\begin{split} &Q_1^{n+1} {=} [ \ \overline{Q}_1^n] {\cdot} CP {\downarrow}, \\ &Q_2^{n+1} {=} [Q_1^n \ \overline{Q}_3^n \ \overline{Q}_2^n {+} \ \overline{Q}_1 Q_2^n] {\cdot} CP {\downarrow}, \\ &Q_3^{n+1} {=} [Q_1^n Q_2^n \ \overline{Q}_3^n {+} \ \overline{Q}_1^n Q_3^n] {\cdot} CP {\downarrow}, \end{split}$$


### 状态转移表

序号	$Q_3$	$Q_2$	$Q_1$
0	0	0	0
1	0	0	1
2	0	1	0
3	0	1	1
4	1	0	0
5	1	0	1
偏离	1 1	0 >	1 1 1
状态	1 1	1 > (	0 0



模长为6,能够自启动的同步计数器。

5.5 试用D触发器设计一个满足图5.3所示的状态转移图的同步计数器,要求写出设计过程。





解:状态转移图已确定,可以看出为3级触发器,5个有效循环状态,3个偏离状态为101、110、111.

## 列状态转移表及激励表


序号	$Q_3^{I}$	$^{n}Q_{2}^{n}$	Q <sub>1</sub> <sup>n</sup>	Q <sub>3</sub> <sup>n</sup> -	$Q_2^{n+1}$	$Q_1^{n+1}$	D <sub>3</sub>	$\mathbf{D}_{2}$	$\mathbf{D_1}$
0	0	0	0	0	0	1	0	0	1
1	0	0	1	0	1	0	0	1	0
2	0	1	0	0	1	1	0	1	1
3	0	1	1	1	0	0	1	0	0
4	1	0	0	0	0	0	0	0	0

序号	$Q_3^1$	Q2n	$Q_1^n$	Q <sub>3</sub> <sup>n+</sup>	$Q_2^{n+1}$	Q <sub>1</sub> <sup>n+1</sup>	D <sub>3</sub>	$\mathbf{D_2}$	D <sub>1</sub>
0	0	0	0	0	0	1	0	0	1
1	0	0	1	0	1	0	0	1	0
2	0	1	0	0	1	1	0	1	1
3	0	1	1	1	0	0	1	0	0
4	1	0	0	0	0	0	0	0	0






$$D_2 \ \equiv \ \overline{Q}_2{}^n Q_1{}^n + \ Q_2{}^n \overline{Q}_1{}^n$$



## 例:用整体同步复0法将74163实现M=28的计数器:

- 1. 两片74163级联成M=256的计数器;
- 2. 同步清零法实现M=27,反馈状态 $S_{27}=(00011011)_2$



# 第6章 PLD


## 1、知识要点

- 1、了解各种半导体存储器的工作原理;
- 2、掌握ROM的结构构成、使用方法和存储容量扩展方法;
- 3、掌握用ROM实现组合电路的方法。
- 4、掌握PLD的基本结构和基本原理;
- 5、了解PLD的描述方法和分类,了解应用可编程逻辑器件实现组合逻辑电路和时序逻辑电路的基本方法。


## 涉及题型:填空题和设计题

重点的习题: 6.3, 6.4, 6.5

# 2.实现组合逻辑函数




#### **PROM**



## 3.存储容量的扩展


1)字扩展 1024×4 ⇒ 4096×4



D[3..0]

2114芯片字扩展

## 2)位扩展 1024×4 ⇒ 1024×8



# 第7章 DAC和ADC

# 知识要点:

- 1、掌握D/A和A/D转换电路的主要技术指标;
- 2、掌握D/A和A/D转换的一般原理和过程;
- 3、了解典型D/A和A/D转换电路的工作原理及其应用。

涉及题型:填空题

重点习题: 8.3, 8.5

# 例3 倒T型网络DAC( $R_f = R$ )的 $U_{Om} = 10V$ ,试问需多少位代码,才能使分辨率R'达到2mV。

## 由题意知 $R' \le 2 \times 10^{-3}$

$$\frac{10}{2^n - 1} \le 2 \times 10^{-3}$$

$$n \ge 13$$

# 例4 已知一ADC为10位, $U_{REF}=5V$ ,则

$$R' = \frac{U_{\text{REF}}}{2^n} = \frac{5}{2^{10}} = 4.88 \text{mV} \approx 5 \text{mV}$$

# **Verilog HDL**

## 1.门原语

Verilog语言提供已经设计好的门,称为门原语(primitive,共12个),这些门可直接调用,不用再对其进行功能描述。

2.门原语调用格式

门原语名 实例名 (端口连接)


注:实例名可省略,端口连接采用输出在前,输入在后。

and (与)	or (或)	xor (异或)
nand (与非)	nor (或非)	xnor (同或)


端口连接中第一个是输出,其余是输入,输入个数不限。

not (非门) buf (缓冲器)

not (OUT1, IN);




buf b1\_2out(OUT1, OUT2, IN);




端口列表中前面是输出,最后一个是输入,输出个数不限。


bufif1 (控制端1有效缓冲器)	notif1	(控制端1有效非门)
bufif0 (控制端0有效缓冲器)	notif0	(控制端0有效非门)

## bufif1 b1 (out, in, ctrl); notif1 n1 (out, in, ctrl);






### bufif0 b0 (out, in, ctrl);



## notif0 n0 (out, in, ctrl);



端口列表中前面是输出,中间是输入,最后是使能端,输出个数不限。