# 第3章 组合逻辑电路

组合逻辑电路

数字电路

时序逻辑电路

组合逻辑电路: 任一时刻的输出取决于当时的输入。

时序逻辑电路: 任一时刻的输出不仅取决于当时的输入, 还取

决于过去的输入序列,或者过去的电路状态

本章介绍组合逻辑电路。

# 教学基本要求

- 1)掌握SSI组合电路的分析方法与双轨输入条件下的设计方法。
- 2) 了解MSI组合 z电路编码器、译码器、数据选择器、数据比较器、加法器的功能。
- 3)掌握用MSI组合电路数据选择器、数据比较器、加法器实现组合逻辑设计的方法。
- 4)了解组合电路中的竞争冒险现象,了解消除冒险的方法。

# 3.1 SSI构成的组合电路的分析和设计

分析:确定电路实现的逻辑功能。


设计: 根据逻辑功能确定实现电路。

# 一、组合电路的分析

1. 分析目的: 确定电路实现的逻辑功能

- 2. 分析步骤:
  - (1) 从输入端开始,逐级推导出函数表达式;
  - (2) 对表达式适当化简,列出真值表;
  - (3)根据真值表,确定逻辑功能。

# 例3.1.1 分析如图所示的逻辑电路的逻辑功能。



解: (1)写出逻辑表达式

$$S = \overline{A} \overline{A} \overline{B} \overline{B} \overline{A} \overline{B} = A \overline{A} \overline{B} + B \overline{A} \overline{B} = A \overline{B} + \overline{A} B$$
  
 $C = \overline{\overline{A}} \overline{B} = AB$  表 4.1.1

- (2) 列真值表
- (3) 确定逻辑功能

A、B 为一位二进制数,S为本位和,C为本位向高位的进位。

输入		输出	
$\boldsymbol{A}$	B	C	S
0	0	0	0
0	1	0	1
1	0	0	1
1	1	1	0


#### 结论:

此电路完成一位二进制数的半加运算,是一个一位半加器。


#### 半加器与全加器:

- •半加器仅考虑向高位产生的进位, 不考虑来自低位的进位。
- •全加器不仅考虑向高位产生的进位, 而且考虑来自低位的进位。

# 半加器的逻辑符号如下图所示:



#### 例3.1.2 分析如图所示的逻辑电路的逻辑功能。



解:(1)写出逻辑表达式


$$F = \overline{\overline{ACD}} \cdot \overline{\overline{BBC}} \cdot \overline{\overline{BCD}} \cdot \overline{\overline{BCD}} = \overline{\overline{ACD}} + \overline{\overline{ABC}} + \overline{\overline{BCD}} + \overline{\overline{BCD}}$$

### (2) 列真值表

输 <i>)</i>	\	输出	输入	输出	
$D_1 D_2 I$	$\mathbf{D}_3 \mathbf{D}_4$	F	$D_1 D_2 D_3 D_4$	F	
0 0	0 0	0	1 0 0 0	0	
0 0	0 1	0	1 0 0 1	0	
0 0	1 0	1	1 0 1 0	0	
0 0	1 1	1	1 0 1 1	1	
0 1	0 0	0	1 1 0 0	0	
0 1	0 1	1	1 1 0 1	1	
0 1	1 0	0	1 1 1 0	0	
0 1	1 1	1	1 1 1 1	0	

(3) 确定逻辑功能: 得到4位二进制数中的素数。

### 3.1.3 分析如图所示电路的逻辑功能。



$$F = \overline{AB} \cdot \overline{BC} \cdot \overline{AC} = AB + BC + AC$$

$$F = \overline{AB} \cdot \overline{BC} \cdot \overline{AC} = AB + BC + AC$$

A	В	C	F
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	1
1	1	1	1

#### 结论:

输入A、B、C三变量中,只要有两个或两个以上变量为1,则输出为1。 此电路为三人表决电路。

### 3.1.2 组合逻辑电路的设计

设计目的:确定满足一定逻辑功能的电路

双轨输入与单轨输入方式:

双轨输入: 信号源能提供原、反两种信号。

单轨输入: 信号源只能提供原变量而无反变量。

### 双轨输入方式下的设计步骤:

- (1)列真值表;
- (2)写最简表达式;
- (3) 画逻辑电路

### 例 3.1.4 试设计一个1位全加器电路。


解: (1) 列真值表

表 4.1.3

输	,	入	输	田
$\mathbf{A_{i}}$	$\mathbf{B_{i}}$	$C_{i-1}$	$C_{i}$	$S_{i}$
0	0	0	0	0
0	0	1	0	1
0	1	0	0	1
0	1	1	1	0

输	Ì	入	输	出
$A_i$	B <sub>i</sub>	$C_{i-1}$	$C_{i}$	$S_i$
1	0	0	0	1
1	0	1	1	0
1	1	0	1	0
1	1	1	1	1

### (2) 写最简表达式;



$$S_{i} = A_{i} \overline{B}_{i} \overline{C}_{i-1} + \overline{A}_{i} \overline{B}_{i} C_{i-1} + A_{i} B_{i} C_{i-1} + \overline{A}_{i} B_{i} \overline{C}_{i-1}$$

$$C_{i} = A_{i} B_{i} + B_{i} C_{i-1} + A_{i} C_{i-1}$$

#### 变换Si、Ci,可得:

$$\begin{split} S_i &= A_i \ B_i \ C_{i-1} + A_i \ B_i \ C_{i-1} + A_i \ B_i \ C_{i-1} + A_i \ B_i \ C_{i-1} \\ &= A_i \ (\overline{B}_i \ \overline{C}_{i-1} + B_i \ C_{i-1}) + \overline{A}_i \ (\overline{B}_i \ C_{i-1} + B_i \ \overline{C}_{i-1}) \\ &= A_i \ \overline{B}_i \ \oplus \ C_{i-1} + \overline{A}_i \ (B_i \ \oplus \ C_{i-1}) \\ &= A_i \ \Theta B_i \ \oplus \ C_{i-1} \\ &= A_i \ B_i + B_i \ C_{i-1} + A_i \ C_{i-1} \\ &= A_i \ B_i + (A_i + \overline{A}_i) \ B_i \ C_{i-1} + (B_i + \overline{B}_i) \ A_i \ C_{i-1} \\ &= A_i B_i + A_i B_i C_{i-1} + \overline{A}_i B_i C_{i-1} + \overline{A}_i \overline{B}_i C_{i-1} \\ &= A_i \ B_i + C_{i-1} \ (A_i \ \oplus \ B_i) \end{split}$$

### (3) 画逻辑电路,如下图(a) 所示。




图 3. 1. 15(a)全加器电路




图 3.1.15 (b) 全加器逻辑符号

### 例 3.1.5 试设计一个1位二进制数比较单元。

### 解: (1) 列真值表

输	λ	输		出
A	В	$\mathbf{F}_{\mathbf{A}<\mathbf{B}}$	$\mathbf{F}_{\mathbf{A}=\mathbf{B}}$	$\mathbf{F}_{\mathbf{A}>\mathbf{B}}$
0	0	0	1	0
0	1	1	0	0
1	0	0	0	1
1	1	0	1	0

#### (2)写最简表达式;


$$F_{A>B}=A\overline{B}$$

$$F_{A < B} = \overline{AB}$$

$$F_{A=B} = AB + \overline{AB}$$

$$= \overline{F_{A < B} + F_{A > B}}$$

# (3) 画逻辑电路



如何用门电路来实现所设计出的函数,是值得探讨的问题。如 果考虑实现成本,则实现函数必须使电路最简单,也就是门电路的个数和连线都最少。如果从产品的设计速度来说,就要以设计过程、方法简单为主要目标。

重点掌握用最少与非门实现电路。

补充:用最少的与非门实现函数: F = AB + BC

解:由于函数已是最简与或式,直接将F两次取反, 并使用一次摩根定律。

$$F = \overline{AB} + \overline{BC} = \overline{\overline{AB} \cdot \overline{BC}}$$

画逻辑电路图。(略)

# 补充: 用最少的与非门实现以下函数:

 $F(A,B,C,D)=\sum m(4,5,6,7,8,9,10,11,12,13)$ 

举例: 要求设计一个逻辑电路, 能够判断一位十进制数是奇数还是偶数, 当十进制数为奇数时, 电路输出为1, 当十进制数为偶数时, 电路输出为0。

CD	00	01	11 1	0
$\begin{array}{c} AB \\ 00 \end{array}$	0	1	1	0
01	0	1	1	0
11	Φ	Φ	Φ	Φ
10	0	1	Φ	Φ

$$F = D$$

ABCD	L
0000	0
0001	1
0010	0
0011	1
0100	0
0101	1
0110	0
0111	1
1000	0
1001	1
1010	×
1011	×
1100	×
1101	×
1110	×
1111	×

# 3.2 中规模集成组合逻辑电路(MSI)

# 着重掌握其逻辑功能和使用方法。

- 编码器
- 译码器
- ・数据选择器
- 数值比较器
- 全加器
- 奇偶校验器

### 一、编码器

编码:在数字技术中,通常用二进制数码0和1构成的一组有序组合(称为代码)来表示各种对象(如十进制数、字符等)。这一指定过程,称为编码。

### 1. 二进制编码器

2<sup>n</sup>个互不相同的状态 — 2<sup>n</sup>个代码 (共需n位码元)

#### 3位二进制编码器功能表

		输			入			输		出
$I_0$	$I_1$	$I_2$	$I_3$	$I_4$	$I_5$	$I_6$	$I_7$	A	В	C
1	0	0	0	0	0	0	0	0	0	0
0	1	0	0	0	0	0	0	0	0	1
0	0	1	0	0	0	0	0	0	1	0
0	0	0	1	0	0	0	0	0	1	1
0	0	0	0	1	0	0	0	1	0	0
0	0	0	0	0	1	0	0	1	0	1
0	0	0	0	0	0	1	0	1	1	0
0	0	0	0	0	0	0	1	1	1	1

$$A = I_4 + I_5 + I_6 + I_7$$

$$B = I_2 + I_3 + I_6 + I_7$$


$$C = I_1 + I_3 + I_5 + I_7$$

某一个输入端为高电平时,编码器将其编码为该线十进制下标的二 进制代码。

$$A == I_4 + I_5 + I_6 + I_7 = \overline{I_4 \cdot \overline{I_5} \cdot \overline{I_6} \cdot \overline{I_7}}$$

$$B = I_2 + I_3 + I_6 + I_7 = I_2 \cdot I_3 \cdot I_6 \cdot I_7$$

$$C = I_1 + I_3 + I_5 + I_7 = \overline{I_1} \cdot \overline{I_3} \cdot \overline{I_5} \cdot \overline{I_7}$$




#### 存在的问题:

要求输入信号互斥, 即在任一时刻仅有一根输入线提出编码请求。 否则,编码器产生逻辑错误。

#### 优先编码器:

不要求输入信号互斥,可对其中优先权最高的信号编码。



74148简化逻辑符号

74148各输入端、输出端都是低电平有效。

#### 表4.2.2 8—3线优先编码器74148功能表

使能 输入	输入	输出	输出 标志	使能 输出
EN	$\overline{\mathbf{I}}_7$ $\overline{\mathbf{I}}_6$ $\overline{\mathbf{I}}_5$ $\overline{\mathbf{I}}_4$ $\overline{\mathbf{I}}_3$ $\overline{\mathbf{I}}_2$ $\overline{\mathbf{I}}_1$ $\overline{\mathbf{I}}_0$	$\overline{Y}_2\overline{Y}_1\overline{Y}_0$	$\overline{Y}_{EX}$	$\overline{Y}_{EN}$
1	000000000	1 1 1	1	1
0	1 1 1 1 1 1 1 1	1 1 1	1	0
0	0 0 00 00 00	0 0 0	0	1
0	1 0 0000000	0 0 1	0	1
0	1 1 0 0 0 0 0 0 0	0 1 0	0	1
0	1 1 1 0 Ø Ø Ø Ø	0 1 1	0	1
0	1 1 1 1 0 Ø Ø Ø	1 0 0	0	1
0	1 1 1 1 1 0 ØØ	1 0 1	0	1
0	1 1 1 1 1 0 Ø	1 1 0	0	1
0	1 1 1 1 1 1 0	1 1 1	0	1

① 产生输入端 十进制下标的 自然二进制码 的反码

② 输入端低电平(即逻辑 "0")有效

8个输入线中按顺序, $I_7$  优先权最高, $I_0$ 优先权最低。

输出使能端和输入使能端配合使用,可以实现电路扩展。

74148的级联(不讲)

### 2. 二—十进制优先编码器74147

功能:

将  $\overline{I_1} - \overline{I_9}$  9个输入信号分别编成9个BCD码。

### 表4.2.3 二—十进制优先编码器74147功能表

输入	输出
$ \overline{I}_{1} \ \overline{I}_{2} \ \overline{I}_{3} \ \overline{I}_{4} \ \overline{I}_{5} \ \overline{I}_{6} \ \overline{I}_{7} \ \overline{I}_{8} \ \overline{I}_{9} $	$\overline{Y}_3 \overline{Y}_2 \overline{Y}_1 \overline{Y}_0$
0 1 1 1 1 1 1 1 1	1 1 1 0
Ø 0 1 1 1 1 1 1 1	1 1 0 1
Ø Ø 0 1 1 1 1 1 1	1 1 0 0
Ø Ø Ø 0 1 1 1 1 1	1 0 1 1
Ø Ø Ø Ø 0 1 1 1 1	1 0 1 0
Ø Ø Ø Ø Ø 0 1 1 1	1 0 0 1
Ø Ø Ø Ø Ø Ø 0 1 1	1 0 0 0
Ø Ø Ø Ø Ø Ø Ø 0 1	0 1 1 1
Ø Ø Ø Ø Ø Ø Ø Ø <b>0</b>	0 1 1 0
1 1 1 1 1 1 1 1	1 1 1 1

①产生输入端十进制下标的 8421BCD码的 反码

② 输入端低 电平(即逻辑 "0")有效

## 4.2.2 译码器

译码:编码的逆过程,将二进制代码或BCD码译成控制电平。


1. 二进制译码器(变量译码器)


 $2^n$ 个 n位二进制代码  $\longrightarrow$   $2^n$ 个互不相同的状态

#### 常用的有:

- 2-4线译码器
- 3-8线译码器
- 4-16线译码器

## (1) 2-4 线译码器





(b) 简化符号

表 4.2.4 2-4 线译码器的功能表

使能	榆	$\lambda$	榆			Ë
输入	4119		-1111			
<u>EN</u>	$A_1$	$A_0$	$\overline{Y}_{0}$	$\overline{Y}_1$	$\overline{Y}_2$	$\overline{Y}_3$
1	Ø	Ø	1	1	1	1
0	0	0	0	1	1	1
0	0	1	1	0	1	1
0	1	0	1	1	0	1
0	1	1	1	1	1	0

E = 0 时,器件工作,算出 输入的一组二进制代码对应的十进制数,以此数作为下标的输出端输出0。

#### 2一4线译码器的逻辑表达式

$$\overline{EN}=1$$
,  $\overline{Y}_i=1$  ( $i=0,1,2,3$ ) ; 器件不工作

$$\overline{EN}=0$$
,  $\overline{Y}_i=\overline{m}_i$  ( $i=0,1,2,3$ ); 器件工作

使能 输入	输	λ	输			田
<u>EN</u>	$A_1$	$A_0$	$\overline{Y}_0$	$\overline{Y}_1$	$\overline{Y}_2$	$\overline{Y}_3$
1	Ø	Ø	1	1	1	1
0	0	0	0	1	1	1
0	0	1	1	0	1	1
0	1	0	1	1	0	1
0	1	1	1	1	1	0

## 双2-4线译码器74139:





图 4.2.6 74139的简化逻辑符号

## (2) 3-8 线译码器



 $E_1=1$ 和 $\bar{E}_{2A}+\bar{E}_{2B}=0$ 同时满足,器件才正常工作。

表4.2.5 3-8 线译码器74138的功能表

使	<b>巨能输入</b>	输	j,	<u>入</u>			输			出		
$E_1$	$ar{E}_{ m 2A}$ + $ar{E}_{ m 2B}$	$A_2$	$\overline{A_1}$	$\overline{A_0}$	$\overline{Y_0}$	$\overline{Y_1}$	$\overline{Y_2}$	$\overline{Y}_3$	$\overline{Y}_4$	$\overline{Y}_5$	Y	$\overline{Y}_7$
Ø	1	Ø	Ø	Ø	1	1	1	1	1	1	1	1
0	Ø	Ø	Ø	Ø	1	1	1	1	1	1	1	1
1	0	0	0	0	0	1	1	1	1	1	1	1
1	0	0	0	1	1	0	1	1	1	1	1	1
1	0	0	1	0	1	1	0	1	1	1	1	1
1	0	0	1	1	1	1	1	0	1	1	1	1
1	0	1	0	0	1	1	1	1	0	1	1	1
1	0	1	0	1	1	1	1	1	1	0	1	1
1	0	1	1	0	1	1	1	1	1	1	0	1
1	0	1	1	1	1	1	1	1	1	1	1	0

## 3一8线译码器74138的逻辑表达式:

$$E_1$$
=1和 $\overline{E}_{2A}$ + $\overline{E}_{2B}$ =0不同时满足, $\overline{Y}_i$ =1( $i$ =0,1...,7) ; 器件不工作  $E_1$ =1和 $\overline{E}_{2A}$ + $\overline{E}_{2B}$ =0同时满足, $\overline{Y}_i$ = $\overline{m}_i$ ( $i$ =0,1...,7) ; 器件工作

## (3) 使能端的使用:

利用使能端不仅可以控制译码器是否工作, 且可以作为逻辑扩展和功能扩展之用。

## ·两个2-4线译码器扩展为3-8线译码器: (74139的扩展)




图 4.2.8 (a) 74139的扩展

## 两片芯片的工作状态:

$$A_2 A_1 A_0$$
  $1\overline{EN}$   $2\overline{EN}$   $I$   $I$   $0$   $\varphi$   $\varphi$   $0$   $1$  工作 禁止  $1$   $\varphi$   $\varphi$   $1$   $0$  禁止 工作

$$1\overline{EN} = A_2$$
  $2\overline{EN} = \overline{A}_2$ 

$$2\overline{EN} = \overline{A}_2$$

表 4.2.6 2-4 线译码器扩展为 3-8 线译码器的真值表

输入	使能输入	输出
$A_2 A_1 A_0$	$1\overline{EN}$ $2\overline{EN}$	$1\overline{Y}_0$ $1\overline{Y}_1$ $1\overline{Y}_2$ $1\overline{Y}_3$ $2\overline{Y}_0$ $2\overline{Y}_1$ $2\overline{Y}_2$ $2\overline{Y}_3$
0 0 0	0 1	0 1 1 1 1 1 1
0 0 1	0 1	1 0 1 1 1 1 1
0 1 0	0 1	1 1 0 1 1 1 1
0 1 1	0 1	1 1 1 0 1 1 1
1 0 0	1 0	1 1 1 1 0 1 1 1
1 0 1	1 0	1 1 1 1 1 0 1 1
1 1 0	1 0	1 1 1 1 1 0 1
1 1 1	1 0	1 1 1 1 1 1 0
$A_2 A_1 A_0$		$\overline{Y}_0$ $\overline{Y}_1$ $\overline{Y}_2$ $\overline{Y}_3$ $\overline{Y}_4$ $\overline{Y}_5$ $\overline{Y}_6$ $\overline{Y}_7$




图 3.2.9 (b) 两片3-8线译码器扩展为4-16线译码器

(4) 用译码器设计组合逻辑电路原理:译码器每个输出端分别与某一个最小项非(低电平译码)相对应。

例1 用74138实现函数 F = AB + AC。

解: 
$$F(A,B,C) = AB + AC = m_4 + m_6 + m_7$$

$$= \overline{m_4 + m_6 + m_7} = \overline{m_4 \cdot m_6 \cdot m_7}$$

$$= Y_4 \cdot Y_6 \cdot Y_7$$



解: 
$$F(A,B,C) = AB + AC = m_4 + m_6 + m_7$$

$$= m_4 + m_6 + m_7 = m_4 \cdot m_6 \cdot m_7$$

$$= Y_4 \cdot Y_6 \cdot Y_7$$




图 3.2.11 (a)



另,F(C,B,A) = AB + AC = 
$$m_1 + m_3 + m_7$$
  
=  $m_1 + m_3 + m_7$   
=  $Y_1 \cdot Y_3 \cdot Y_7$ 




图 3.2.11 (a)

图 3.2.11 (b)



例2 用74138设计一个多输出组合网络,它的输入为A、B、C三个变量,输出为下面三个函

$$\begin{cases}
\mathbf{F}_{1} = \mathbf{AC} + \mathbf{BC} \\
\mathbf{F}_{2} = \mathbf{A} + \mathbf{C} \\
\mathbf{F}_{3} = \mathbf{A} + \mathbf{B} + \mathbf{C}
\end{cases}$$

 $F_2(A,B,C) = A + C = m_0 + m_2 + m_4 + m_5 + m_6 + m_7$ 






图 3.2.12



#### 2.二—十进制译码器

8421BCD码译码器7442

余3BCD码译码器7443 余3格雷BCD码译码器7444

 $A_3 \sim A_0$ : 地址输入端;

 $Y_9 \sim Y_0$ : 输出端。

图 3.2.12 (c)



## 表 3.2.7 二—十进制译码器 7442的功能表

	输	,	λ				箱	Ì				出	
$\mathbf{A_3}$	$\mathbf{A_2}$	$\mathbf{A_1}$	$\mathbf{A_0}$	$\overline{\mathbf{Y}_0}$	$\overline{\mathbf{Y}}_{1}$	$\overline{\mathbf{Y}}_{2}$	$\overline{\mathbf{Y}}_{3}$	$\overline{\mathbf{Y}_{4}}$	$\overline{\mathbf{Y}}_{5}$	$\overline{\mathbf{Y}_{6}}$	$\overline{\mathbf{Y}}_{7}$	$\overline{\mathbf{Y}_{8}}$	$\overline{\mathbf{Y}_{9}}$
0	0	0	0	0	1	1	1	1	1	1	1	1	1
0	0	0	1	1	0	1	1	1	1	1	1	1	1
0	0	1	0	1	1	0	1	1	1	1	1	1	1
0	0	1	1	1	1	1	0	1	1	1	1	1	1
0	1	0	0	1	1	1	1	0	1	1	1	1	1
0	1	0	1	1	1	1	1	1	0	1	1	1	1
0	1	1	0	1	1	1	1	1	1	0	1	1	1
0	1	1	1	1	1	1	1	1	1	1	0	1	1
1	0	0	0	1	1	1	1	1	1	1	1	ALSOFER	1
						7							Nanjing Univ

续表

	松		<u>,                                    </u>					•			11	1	
	输		λ				输	<u> </u>			<u>H</u>	<u> </u>	
$A_3$	$\mathbf{A_2}$	$\mathbf{A}_{1}$	$\mathbf{A_0}$	$\overline{\mathbf{Y}}_{0}$	$\overline{\mathbf{Y}}_{1}$	$\overline{\mathbf{Y}}_{2}$	$\overline{\mathbf{Y}}_{3}$	$\overline{\mathbf{Y}}_{4}$	$Y_5$	$\mathbf{Y}_{6}$	$\overline{\mathbf{Y}}_{7}$	$\overline{\mathbf{Y}_{8}}$	$\overline{\mathbf{Y}_{9}}$
1	0	0	1	1	1	1	1	1	1	1	1	1	0
1	0	1	0	1	1	1	1	1	1	1	1	1	1
1	0	1	1	1	1	1	1	1	1	1	1	1	1
1	1	0	0	1	1	1	1	1	1	1	1	1	1
1	1	0	1	1	1	1	1	1	1	1	1	1	1
1	1	1	0	1	1	1	1	1	1	1	1	1	1
1	1	1	1	1	1	1	1	1	1	1	1	1	1



#### 3. 显示译码器





(1) 七段数码管



数码管

#### 数字电路与逻辑设计









图 3.2.14 C-391E



#### (2) 数字显示译码器7448



简化符号

A<sub>3</sub>~A<sub>0</sub>: 8421BCD 输入端

 $Y_a \sim Y_g$ : 七段输出端 LT: 灯光测试输入端


BI / RBO: 熄灭输入/ 串行灭零输 出端

RBI: 串行灭零输入端



#### 辅助控制端功能:

①熄灭输入BI。 如果BI=0时,数码管七段全灭。



②灯光测试输入端LT:

当BI=1, LT=0时, 数码管七段全亮, 用于测试数码管的好坏。

③灭零输入端RBI、灭零输出端RBO: 当LT=1,RBI=0时,如果译码输入为零,则零字被熄灭, 且RBO=0。当输入不为0时,该位正常显示,且 RBO=1。用于消隐无效的0。

1 a 10 9 3 4 e c 7 6

# 10 足精设计9

#### 表 3.2.7 7448功能表

十进制			<u></u> 输		入			t	—— 输		出	Į.	
数 或 <u>功 能</u>	LLT	RBI		$\mathbf{A_2}$	$\mathbf{A}_{1}$	$\mathbf{A_0}$	BI / RBO	$Y_a Y_b$		$\mathbf{Y}_{\mathbf{e}}$		-	说明
0	1	1	0	0	0	0	1	1 1	1 1	1	1	0	译
1	1	Ø	0	0	0	1	1	0 1	1 0	0	0	0	
2	1	Ø	0	0	1	0	1	1 1	0 1	1	0	1	
3	1	Ø	0	0	1	1	1	1 1	1 1	0	0	1	码
4	1	Ø	0	1	0	0	1	0 1	1 0	0	1	1	
5	1	Ø	0	1	0	1	1	1 0	1 1	0	1	1	
6	1	Ø	0	1	1	0	1	0 0	1 1	1	1	1	
7	1	Ø	0	1	1	1	1	1 1	1 0	0	0	0	显
8	1	Ø	1	0	0	0	1	1 1	1 1	1	1	1	
9	1	Ø	1	0	0	1	1	1 1	1 0	0	11.4	1,	2 100 00 00 00 00 00 00 00 00 00 00 00 00

## 续表




图 3.2.16 0~15 十六个字符显示

十进制			输	)					输			出	ļ ļ	
数 或 功 能	LT	RBI	$\mathbf{A_3}$	$\mathbf{A_2} \mathbf{A}$	$\mathbf{A}_{1} \mathbf{A}_{0}$	BI / RBO	Ya	$\mathbf{Y}_{\mathbf{b}}$	$\mathbf{Y}_{\mathbf{c}}$	$\mathbf{Y}_{\mathbf{d}}$	Y <sub>e</sub>	$\mathbf{Y_f}$	$\mathbf{Y}_{\mathbf{g}}$	说明 <del>译</del>
10	1	Ø	1	0 1	0	1	0	0	0	1	1	0	1	
11	1	Ø	1	0 1	1	1	0	0	1	1	0	0	1	码
12	1	Ø	1	1 (	0	1	0	1	0	0	0	1	1	
13	1	Ø	1	1 (	1	1	1	0	0	1	0	1	1	显
14	1	Ø	1	1 1	0	1	0	0	0	1	1	1	1	7K
15	1	Ø	1	1 1	1	1	0	0	0	0	0	0	0	
BI=0	Ø	Ø	Ø	Ø Ø	Ø	0	0	0	0	0	0	0	0	熄灭
	0	Ø	Ø	Ø Ø	Ø	1	1	1	1	1	1	1	1	测试
RBI=0	1	0	0	0	0 0	0	0	0	0	0	0	0	0	灭零




图 3.2.18 用7448驱动BS201A的连接方法



RBI=0时,灭零,且RBO=0。当输入不为0时,正常显示,且RBO=1。

灭零输入端RBI和灭零输出端RBO配合使用,实现多位十进制

数码显示系统的整数前和小数后的灭零控制。




图 3.2.19 有灭零控制的8位数码显示系统 网络中国 1.2.19 有灭零控制的8位数码显示系统



## 3.2.3 数据选择器(MUX)

数据选择器又称多路选择器(Multiplexer, 简称MUX)。每次在地址输入的控制下,从多路输入数据中选择一路输出。




图 3.2.20数据选择器和数据分配器示意图



## 1. 四选一数据选择器





图 3.2.21 (b)简化符号





$$\begin{cases}
\overline{\mathbf{EN}} = 1, \mathbf{Y} = 0; \\
\overline{\mathbf{EN}} = 0, \mathbf{Y} = \overline{\mathbf{A}}_{1} \overline{\mathbf{A}}_{0} \mathbf{D}_{0} + \overline{\mathbf{A}}_{1} \mathbf{A}_{0} \mathbf{D}_{1} + \mathbf{A}_{1} \overline{\mathbf{A}}_{0} \mathbf{D}_{2} + \mathbf{A}_{1} \mathbf{A}_{0} \mathbf{D}_{3} \\
= \sum_{i=1}^{3} m_{i} D_{i}$$

$$\overline{EN} = 1, Y = 0;$$

$$\overline{EN} = 0, Y = \overline{A}_1 \overline{A}_0 D_0 + \overline{A}_1 A_0 D_1 + A_1 \overline{A}_0 D_2 + A_1 A_0 D_3$$

$$= \sum_{i=0}^{3} m_i D_i$$

#### 表 3.2.9 四选一MUX的功能表

使能输入	输	λ	输出
EN	$\mathbf{A}_1$	$\mathbf{A_0}$	Y
1	Ø	Ø	0
0	0	0	$\mathbf{D}_0$
0	0	1	$\mathbf{D}_1$
0	1	0	$\mathbf{D_2}$
0	1	1	$\mathbf{D}_3$

#### 四选一MUX的卡诺图




图3.2.26(b)






图 3.2.22 74153的简化逻辑符号



#### 2. 八选一数据选择器




图 3.2.23 简化符号


 $A_2 \sim A_0$ : 地址输入端;

 $\mathbf{D}_7 \sim \mathbf{D}_0$ : 数据输入端;

EN: 使能端;

Y: 输出端;





#### 八选一MUX的功能表

使能输入	弁	俞 <i>)</i>	输出	
EN	$\mathbf{A_2}$	$\mathbf{A}_{1}$	$\mathbf{A_0}$	Y
1	Ø	Ø	Ø	0
0	0	0	0	$\mathbf{D}_0$
0	0	0	1	$\mathbf{D}_1$
0	0	1	0	$\mathbf{D}_2$
0	0	1	1	$\mathbf{D}_3$

使能 输入	新	<b>介</b> )	输出	
EN	$\mathbf{A_2}$	$\mathbf{A}_{1}$	$\mathbf{A_0}$	Y
0	1	0	0	$\mathbf{D}_4$
0	1	0	1	$\mathbf{D}_{5}$
0	1	1	0	$\mathbf{D}_6$
0	1	1	1	$\mathbf{D}_7$



#### 八选一MUX的卡诺图

八选一MUX的逻辑表达式

$$\begin{cases}
\overline{EN} = 1, Y = 0; \\
\overline{EN} = 0, Y = \overline{A}_{2}\overline{A}_{1}\overline{A}_{0}D_{0} + \overline{A}_{2}\overline{A}_{1}A_{0}D_{1} + \overline{A}_{2}A_{1}\overline{A}_{0}D_{2} + \\
\overline{A}_{2}A_{1}A_{0}D_{3} + A_{2}\overline{A}_{1}\overline{A}_{0}D_{0} + A_{2}\overline{A}_{1}A_{0}D_{1} + A_{2}A_{1}\overline{A}_{0}D_{2} + \\
A_{2}A_{1}A_{0}D_{3} \\
= \sum_{i=1}^{7} m_{i}D_{i}
\end{cases}$$

$$= \sum_{i=1}^{7} m_{i}D_{i}$$

#### 3. 数据选择器的扩展

例:试用一片双4选1数选器74LS153组成一个8选1数据选择器。




图 3.2.24 四选一扩展为八选一 MUX



例: 试将8选1数选器74LS151扩展成一个32选1数据选择器。





图 3.2.25 (a) 八选一扩展为三十二选一MUX



#### 4.用数据选择器设计组合逻辑电路


例: 试用1/2个74LS153实现如下逻辑函数的组合逻辑电路。

$$Y(A,B) = \overline{A}B + A$$

解:逻辑函数变形为最小项之和形式

$$Y = \overline{AB} + A = \overline{AB} + A\overline{B} + AB$$
  
=  $m_1 + m_2 + m_3$   
=  $D_0 m_0 + D_1 m_1 + D_2 m_2 + D_3 m_3$   
比较可得:

$$D_0=0$$
,  $D_1=1$ ,  $D_2=1$ ,  $D_3=1$ 





例2: 用74151设计函数  $F = AB + A\overline{C}$ 。

$A_1A$	<b>\</b> 0			
A	00	01	11	10
0	$\mathbf{D_0}$	$\mathbf{D}_1$	$\mathbf{D}_3$	$D_2$
1	$\mathbf{D_4}$	$\mathbf{D}_5$	$\mathbf{D}_7$	$D_6$

BO		01	11	10
0	0	0	0	0
1	1	0	1	1

F

比较两卡诺图,若A、B、C分别接A<sub>2</sub>、A<sub>1</sub>、A<sub>0</sub>,

再令 $D_0=D_1=D_2=D_3=D_5=0$ , $D_4=D_6=D_7=1$ ,则

Y=F, 相应的电路图如下所示:






图 3.2.28 (a)



若C、B、A分别接 $A_2$ 、 $A_1$ 、 $A_0$ ,则Y、F的卡诺图分别如下,

$A_1A$	<b>\</b> 0				$\mathbf{B}$	<b>\</b>			
A	00	01	11	10		00	01	11	10
$A_2$	$\mathbf{D}_0$	$\mathbf{D}_1$	$\mathbf{D_3}$	$\mathbf{D_2}$	0	0	1	1	0
1	$\mathbf{D_4}$	$\mathbf{D}_{5}$	$\mathbf{D}_7$	$\mathbf{D}_6$	1	0		1	
					·		I	<u></u>	

再令 $D_0 = D_2 = D_4 = D_5 = D_6 = 0$  ,  $D_1 = D_3 = D_7 = 1$  , 则 Y = F ,相应的电路图如下所示:






图 3.2.28 (b)



若要实现的组合逻辑函数F有m个变量,提供的数据选择器的地址端为n,且n<m,例如函数F(ABC)用四选一数据选择器实现。则需对函数F(ABC)降维。

降维方法: 1、代数法; 2、卡诺图法




## (1) 代数法

例1: F (ABC) = A C+ AC+ABC, 用1/2 个74153实现。

解:  $F(ABC) = A \overline{C} + \overline{AC} + ABC$ 


 $= \bar{A} \bar{B}C + \bar{A}BC + A \bar{B} \bar{C} + AB1$ 




#### (2) 卡诺图法

例2: 用一片74153设计一个一位全加器。

解:一位全加器的卡诺图分别如下





全0填0; 全1填1;

既有0也有1,看1所在小格对应被降变量取值






图 3.2.30




#### 用数据选择器设计组合逻辑电路的步骤:

- (1) 降维; (可选)
- (2) 比较;
- (3) 画逻辑图。

例3.2.1: 分别用一片74151和½74153 实现函数  $F = \overline{ABC} + \overline{ABC} + \overline{ABD} + \overline{ABD} + \overline{ACD}.$ 

解:这是一个四变量函数,对其一次降维后可用74151实现,两次降维后可用½74153实现。





 降维D
 0
 1

 00
 1


 01
 1


 11
 D
 D

 10
 D
 1

(a)

图 3.2.28








图 3.2.32






图 3.2.32 (c)



## 3.2.4 数据比较器

1. 四位并行数据比较器7485




图 3.2.33 (b) 简化符号



# 表 3.2.10 4位数值比较器7485功能表

		输		入			输	-	出
A <sub>3</sub> B <sub>3</sub>	A <sub>2</sub> B <sub>2</sub>	$A_1 B_1$	$A_0 B_0$	(A>	>B) <sub>i</sub> (A (A=B)	, -	$F_{A>B}$	F <sub>A<b< sub=""></b<></sub>	$\mathbf{F}_{\mathbf{A}=\mathbf{B}}$
$A_3 > B_3$	ØØ	ØØ	ØØ	Ø	Ø	Ø	1	0	0
$A_3 < B_3$	ØØ	ØØ	ØØ	Ø	Ø	Ø	0	1	0
$A_3=B_3$	A <sub>2</sub> >B <sub>2</sub>	ØØ	ØØ	Ø	Ø	Ø	1	0	0
$A_3=B_3$	A <sub>2</sub> <b<sub>2</b<sub>	ØØ	ØØ	Ø	Ø	Ø	0	1	0
$A_3=B_3$	A <sub>2</sub> =B <sub>2</sub>	$A_1 > B_1$	ØØ	Ø	Ø	Ø	1	0	0
$A_3=B_3$	$A_2=B_2$	$A_1 \leq B_1$	ØØ	Ø	Ø	Ø	0	1	0
$A_3=B_3$	A <sub>2</sub> =B <sub>2</sub>	$A_1=B_1$	$A_0 > B_0$	Ø	Ø	Ø	1	0	0
$A_3=B_3$	A <sub>2</sub> =B <sub>2</sub>	$A_1=B_1$	$A_0 < B_0$	<b>Ø</b>	Ø	Ø	(本) 五本 · · · · · · · · · · · · · · · · · ·	1	0

## 续表

	;	输		λ	•		输		出
$A_3 B_3$	A <sub>2</sub> B <sub>2</sub>	$A_1 B_1$	$A_0 B_0$	(A> (A=	$(B)_i (A < B)_i$	$(B)_i$	$egin{array}{c} F_A \ F_A \end{array}$	>B F	A <b< th=""></b<>
$A_3=B_3$	$A_2 = B_2$	$A_1=B_1$	$A_0 = B_0$	1	0	0	1	0	0
$A_3 = B_3$	$A_2 = B_2$	$A_1=B_1$	$A_0 = B_0$	0	1	0	0	1	0
$A_3=B_3$	$A_2 = B_2$	$A_1=B_1$	$A_0 = B_0$	0	0	1	0	0	1
$A_3=B_3$	$A_2 = B_2$	$A_1=B_1$	$A_0 = B_0$	0	0	0	1	1	0
$A_3 = B_3$	$A_2 = B_2$	$A_1=B_1$	$A_0 = B_0$	0	1	1	0	0	1
$A_3=B_3$	$A_2 = B_2$	$A_1=B_1$	$A_0 = B_0$	1	0	1	0	0	1
$A_3=B_3$	$A_2 = B_2$	$A_1=B_1$	$A_0 = B_0$	1	1	0	0	0	0
$A_3=B_3$	$A_2=B_2$	$A_1=B_1$	$\mathbf{A_0} = \mathbf{B_0}_{45}$	1	1	1	And the second s	1. 0.	1

#### 2. 数据比较器的扩展

## (1) 串联方式





图 3.2.34



## (2) 并联方式




例:用一片7485实现两个 5位二进制数A<sub>4</sub>A<sub>3</sub>A<sub>2</sub>A<sub>1</sub>A<sub>0</sub> 和B<sub>4</sub>B<sub>3</sub>B<sub>2</sub>B<sub>1</sub>B<sub>0</sub>的比较。

解: 关键在最低位的比较

$\mathbf{A_0}$	$\mathbf{B_0}$	$(A>B)_i$	$(A < B)_i$	$(A=B)_i$
0	0	Ф	Ф	1
0	1	0	1	0
1	0	1	0	0
1	1	Ф	Ф	1

	输入		输	Ì	出
(A>	B) <sub>i</sub> (A<	$(B)_i$	$\mathbf{F}_{\mathbf{A}}$	$>_{\mathbf{B}} \mathbf{F}_{A}$	<b>A<b< b=""></b<></b>
(A=	$(\mathbf{B})_{\mathbf{i}}$		$\mathbf{F}_{\mathbf{A}}$	=B	
1	0	0	1	0	0 ¦
0	1	0	0	1	0
0	0	1	0	0	1
0	0	0	1	1	0
0	1	1	0	0	1
1	0	1	0	0	1
1	1	0	0	0	0
1	1	1	0	0	1
•		79.	BOTH I	主翻求	V M

	$(A=B)_i$	$(A \leq B)_i$	$(A>B)_i$	$\mathbf{B}_{0}$	$\mathbf{A_0}$
$(A>B)_i=A_0$	1	Ф	Ф	0	0
$(A < B)_i = B_0$	0	1	0	1	0
	0	0	1	0	1
$(A=B)_i=A_0 \odot B_0$	1	Ф	Ф	1	1



两个5位二进制数 $A_4A_3A_2A_1A_0$ 和 $B_4B_3B_2B_1B_0$ 的比较

## 3.2.5 全加器

### 1. 四位串行进位全加器




图 3.2.35



#### 2. 四位超前进位全加器




图 3.2.38(b)简化符号





$$C_{1} = A_{1}B_{1} + A_{1}C_{0} + B_{1}C_{0} = g_{0} (A_{1},B_{1},C_{0})$$

$$= g_{1} (A_{1},B_{1},A_{0},B_{0},CI)$$

$$\vdots$$

$$S_{3} = f_{3} (A_{3},A_{2},A_{1},A_{0},B_{3},B_{2},B_{1},B_{0},CI)$$


$$C_{3} = g_{3} (A_{3},A_{2},A_{1},A_{0},B_{3},B_{2},B_{1},B_{0},CI)$$

在加法运算前,根据进位 $CO_i$ 是 $A_{i-1}$ , $A_{i-2}$ ,....., $A_0$ 及 $B_{i-1}$ , $B_{i-2}$ ,....., $B_0$ 的函数关系得到每个位的进位  $CI_i$ ,这样一次就可以完成整个加法运算。

#### 数字电路与逻辑设计


## 4位超前进位加法器 74LS283的逻辑图

只需经过三级门电路 的延迟时间,等价于1位 全加器的时间延迟。



例: 试用两片4位超前进位加法器74LS283构成一个8位加法器。

解:低位芯片的高位进位输出端接高位芯片的低位进位输入端。



#### 3. 全加器的应用举例

例 3.2.2 已知BCD码 (A<sub>3</sub>A<sub>2</sub>A<sub>1</sub>A<sub>0</sub>.a<sub>3</sub>a<sub>2</sub>a<sub>1</sub>a<sub>0</sub>)<sub>8421BCD</sub>, 试用中规模器件和部分门电路设计一个电路将该数四舍五入。

解: 分析: 当小数部分大于4时,整数部分应加1,即
A<sub>3</sub>A<sub>2</sub>A<sub>1</sub>A<sub>0</sub>

 $CO S_3 S_2 S_1 S_0$ 

当相加结果  $S_3S_2S_1S_0$  为1010时,应进行修正。

选择芯片: 7485 和74283。7485实现小数部分与4的比较, 74283实现整数部分加1和修正(加6)功能。

需要设计一个"修正"电路F, F=1时表示需要修正, F=0时表示不需要修正。函数F输出1必须满足两个条件:

(1)a<sub>3</sub>a<sub>2</sub>a<sub>1</sub>a<sub>0</sub>>4;(2)A<sub>3</sub>A<sub>2</sub>A<sub>1</sub>A<sub>0</sub>=1001; 若F<sub>1</sub>表示条件1,F<sub>2</sub>表示条件2,则F=F<sub>1</sub>·F<sub>2</sub>。



#### 函数F2真值表

	输	输出		
<b>A3</b>	<b>A2</b>	<b>A1</b>	<b>A0</b>	<b>F2</b>
0	0	0	0	0
0	0	0	1	0
0	0	1	0	0
0	0	1	1	0
0	1	0	0	0
0	1	0	1	0
0	1	1	0	0
0	1	1	1	0
1	0	0	0	0
1	0	0	1	1
1	0	1	0	Ф
1	0	1	1	Ф
1	1	0	0	Ф
1	1	0	1	Ф
1	1	1	0	Ф
1	1	1	1	Ф

$$F_2 = A_3 A_0$$






图 3.2.43 例 3.2.7 的电路图




# 3.3 竞争和冒险

- 3.3.1 竞争和冒险的概念
  - 1. 竞争
  - (1) 由于连线和集成门有一定的延迟时间,致使同一输入信号经过不同路径到达输出端有先有后(1个或1个以上输入信号变化);
  - (2) 多个输入信号同时变化,由于变化的快慢不同,致使多个输入信号到达输出端有先有后(2个或2个以上输入信号变化)。



例1: F = AC + AB。




对于A信号变量而言,它在不同路径上传输,传输到达输出或门的输入端的时间不一样,而这种现象就称为变量的竞争。

就称为变量的竞争。 冒险: 由于竞争的存在,使数字电路输出出现


非预期信号的现象。








## 冒险的分类

①按短暂尖峰极性









(a) 1型冒险



②按产生的原因分为逻辑冒险和功能冒险。

逻辑冒险:由于输入信号经过的路径不同而引起的冒险;

功能冒险:由于若干个信号同时变化,变化的快慢不同而引起的冒险。



#### 3.3.2 冒险的判别方法

1.逻辑冒险的判别

判断方法: 代数法和卡诺图法

例1: 用代数法判断是否存在逻辑冒险:

解: A是具有竞争条件的变量。

B	C	Y
0	0	0
0	1	$\overline{A}$
1	0	$\boldsymbol{A}$
1	1	$A + \overline{A}$

例2: 用代数法判断电路是否存在逻辑冒险现象。

解: A和C是具有竞争条件的变量。

B	C	Y
0	0	$\overline{A}$
0	1	A
1	0	$\overline{A}$
1	1	$A + \overline{A}$

A	B	Y
0	0	$\overline{c}$
0	1	1
1	0	С
1	1	С

变量C不存在冒险现象。

例3: 判断 $F = (A+C) \cdot (B+C)$ 是否存在逻辑冒险。

解: 当A=B=0时, F=C C,

在C发生跳变时,可能出现"1"型冒险。



#### 判断方法:

- 1. 观察表达式是否某个变量同时以原、反变量的形式存在。
- 2. 若有则将其余变量取固定值,是否能得到 F=A+ A或F=A A的形式,若有,则可能存在逻辑 冒险。


67

结论:与或表达式得到"0"型冒险; 或与表达式得到"1"型冒险。



#### 2) 卡诺图法

例:判断F=AC+B C是否存在逻辑冒险?




结论: 取值在两个相切卡诺圈变化时,逻辑冒险可能发生。



判断方法: 只要有两个存在部分相切,且相切部分没有被另外的卡诺圈包围,则可能存在冒险。冒险发生在其中一个卡诺圈中的最小项对应的取值变为另一卡诺圈中任一最小项对应取值的时刻。



例: F=BC+AB+ACD。试判断是否存在逻辑冒险。



在 AC = 00 时, 或 在 BCD = 011 时, 或 在 ABD = 111 时, 存在0型逻辑冒险。

# 2.功能冒险的判别

例: 判断F=AC+B C是否存在功能冒险?

A P	00	01	11	10
$\mathbf{AB}_{0}$				1
1		1	1	1

111→110 (C先于A变化) →010 对应的输出函数值 为1→1→1。

111→011 (A先于C变化)→010 对应的输出函数值 为1→0→1,出现了"0"型冒险。


#### 判断方法:

- 1.输入变量变化前后,函数值相同;
- 2.有p (≥2) 个变量同时变化;
- 3.不变的 (n-p) 个输入变量组成的乘积项所对 应的卡诺圈中,有"1"也有"0"。

则电路中存在功能冒险。



例6 已知 F = AC + BC + AC, 当 ABC 从 101 变为 110 时, 是否会出现功能冒险。




- 1. F(1,0,1) = F(1,1,0);
- 2. B和C 2个变量同时变化;
- 3. A对应的卡诺圈中有"0"也有"1"。

所以,电路中存在功能冒险。




例7:分析下图所示组合电路,当输入信号ABCD从0100变化到1101、从0111变化到1110以及从1001变化到1011时,是否由冒险现象发生。



解:该组合逻辑电路的逻辑函数表达式为:

F=CD+B D+A C





## $F=CD+B \bar{D}+A \bar{C}$

(1) 0100→1101可能存在0型功能冒险

不存在逻辑冒险

 $(2) 0111 \rightarrow 1110$ 

不存在功能冒险,可能存在0型逻辑冒险

 $(3) 1001 \rightarrow 1011$ 


可能存在0型逻辑冒险,不存在功能冒险。



#### 3.3.3 冒险的消除方法

1) 增加多余项,可消除逻辑冒险


在卡诺圈内部取值变化,不会存在逻辑冒险,因此可以用增加多余卡诺圈的方法,消除逻辑冒险。例8: F=AC+B C+ A C, 试用增加多余项的方法消除逻辑冒险。



 $F=AC+B \overline{C}+ \overline{A} \overline{C}+AB$ 



例9 F=BC+AB+ACD。试用增加多余项的方法消除逻辑冒险。



$$F = B \overline{C} + \overline{A} \overline{B} + A C D + \overline{AC} + ABD + \overline{BCD}$$



2) 加滤波电容 (对输出波形边沿要求不高的情况下运用)





图 3.3.10 加电容消除冒险





#### 3) 加取样脉冲



其中, $F和F^*$ 分别表示组合电路加取样脉冲之前、之后的输出。  $F^* = F \cdot CP$ 








$$F^* = F \cdot CP = (AB + CD)CP = AB \cdot CP + CD \cdot CP$$
$$= \overline{AB \cdot CP} \cdot \overline{CD \cdot CP}$$

#### 图 3.3.12 用取样法避免冒险





$$F^* = F \cdot CP = (A + B) \cdot (C + D) \cdot CP$$
$$= \overline{\overline{A + B} + \overline{C} + D} + \overline{\overline{CP}}$$

图 3.3.12 用取样法避免冒险(续)






图 3.3.12 用取样法避免冒险(续)







图 3.3.12 常用组合电路加取样脉冲避免冒险的方法



例10 已知 F=AB+AC, 用74138实现该函数, 电路图如下所示。试分析电路是否存在逻辑冒险, 若存在, 加取样脉冲避免之。



F=
$$m_2$$
 $m_3$  $m_5$  $m_7=m_2+m_3+m_5+m_7$ 

BO	<b>00</b>	01	11	10
f A = f 0			1	1
1		1	1	

由图可知,存在相切的卡诺圈,该电路可能存 在0型逻辑冒险。

取样脉冲加在74138的使能端上,如下图所示:



#### 数字电路与逻辑设计




图 3.3.13 MSI 器件用使能端避免冒险

$$\mathbf{F}^* = \mathbf{F} \cdot \mathbf{C} \mathbf{P} = \overline{\overline{\mathbf{Y}_2} \cdot \overline{\mathbf{Y}_3} \cdot \overline{\mathbf{Y}_5} \cdot \overline{\mathbf{Y}_6}} \cdot \left( \mathbf{E}_1 \cdot \overline{\overline{\mathbf{E}_{2A}} + \overline{\mathbf{E}_{2B}}} \right) \cdot \mathbf{C} \mathbf{P} = \overline{\overline{\mathbf{Y}_2} \cdot \overline{\mathbf{Y}_3} \cdot \overline{\mathbf{Y}_5} \cdot \overline{\mathbf{Y}_6}} \cdot \left( \overline{\overline{\mathbf{E}_{2A}} + \overline{\mathbf{E}_{2B}}} \right) \cdot \mathbf{C} \mathbf{P}$$
**(b)**

$$\mathbf{F}^* = \mathbf{F} \cdot \mathbf{C} \mathbf{P} = \overline{\overline{\mathbf{Y}_2} \cdot \overline{\mathbf{Y}_3} \cdot \overline{\mathbf{Y}_5} \cdot \overline{\mathbf{Y}_6}} \cdot \left( \mathbf{E}_1 \cdot \overline{\overline{\mathbf{E}_{2A}}} + \overline{\mathbf{E}_{2B}} \right) \cdot \mathbf{C} \mathbf{P}$$

$$= \overline{\overline{\mathbf{Y}_2} \cdot \overline{\mathbf{Y}_3} \cdot \overline{\mathbf{Y}_5} \cdot \overline{\mathbf{Y}_6}} \cdot \mathbf{E}_1 \cdot \overline{\overline{\mathbf{E}_{2A}}} + \overline{\mathbf{E}_{2B}} + \overline{\mathbf{C} \mathbf{P}} = \overline{\overline{\mathbf{Y}_2} \cdot \overline{\mathbf{Y}_3} \cdot \overline{\mathbf{Y}_5} \cdot \overline{\mathbf{Y}_6}} \cdot \mathbf{E}_1 \cdot \overline{\overline{\mathbf{C} \mathbf{P}}}$$

