

第四章触发器4.1 概述



组合逻辑电路的特点

组合逻辑电路任一时刻的输出状态只决定于该时刻各输入变量的状态,而与电路之前的状态无关。电路没有反馈回路。

门电路是构成组合电路的基本单元电路。

肘序逻辑电路的特点

时序逻辑电路中,任一时刻的输出状态不仅取决于该时刻各输入变量的 状态,而且与电路之前的状态有关。电路有反馈回路。

触发器是构成时序电路的基本单元电路。



4.1 概述

触发器: Flip-Flop, 简写为 FF, 又称双稳态触发器。

触发器是构成时序逻辑电路的基本单元电路。它是一种具有记忆功能、能储存1位二进制信息的逻辑电路。




图4.1.1 触发器的框图



1、触发器的特点:

- (1) 具有两种不同的稳定状态: "0"或"1"。
- (2) 去掉输入信号后,触发器的状态能长期保存。——即具有记忆功能。
- (3) 部分触发器能够在新的信号作用下, 从一种稳定状态翻转到另一种稳定状态—— —即具有翻转功能。



2、触发器的分类

1.按是否受控于时钟脉冲(CP—— Clock Pulse)

异步触发器 ①钟控电位触发器 同步触发器 ②主从触发器 ③边沿触发器


2. 按实现的逻辑功能


SRFF, DFF, JKFF, TFF, T'FF



4.2 基本 SR 触发器(SRFF)


- 一、由与非门组成的基本SR触发器
- 1. 电路






$$Q=1$$
, $\overline{Q}=0$ 时, 称为触发器的 1 状态, 记为 $Q=1$; $Q=0$, $\overline{Q}=1$ 时, 称为触发器的 0 状态, 记为 $Q=0$ 。






输	入	输	出	功能说明	
$\overline{S_{\mathrm{D}}}$	$\overline{R}_{\mathrm{D}}$	Q	$\overline{\mathcal{Q}}$	97 HE DC 971	
0	0				
0	1				
1	0	0	1	触发器置 0	
1	1				






输	入	输	出	功能说明	
输 S D	$\overline{R}_{\mathrm{D}}$	Q	$\overline{\mathcal{Q}}$		
0	0				
0	1	1	0	触发器置1	
1	0	0	1	触发器置 0	
1	1				





输	入	输	出	功能说明	
$\overline{S_{\mathrm{D}}}$	$\overline{R}_{\mathrm{D}}$	Q	$\overline{\mathcal{Q}}$	->> NE DC ->>1	
0	0				
0	1	1	0	触发器置1	
1	0	0	1	触发器置 0	
1	1	不	变	触发器保持原状态不变	






- 1. 输出Q和Q均出1,与触发器输出规定不符。
- 2. 当 $\overline{S_D}$ 和 $\overline{R_D}$ 同时由 0 变 1 时,输出状态可能为 0,也可能为 1,即输出状态不定。因此,这种情况禁用。

输	入	输	出	功能说明	
$\overline{S_{\mathrm{D}}}$	$\overline{R}_{\mathrm{D}}$	Q	$\overline{\mathcal{Q}}$		
0	0	1	1	禁止使用	
0	1	1	0	触发器置1	
1	0	0	1	触发器置 0	
1	1	不	变	触发器保持原状态不变	





现态:指触发器在输入信号变化前的 状态,也称当前状态。 用 Qⁿ 表示。

次态:指触发器在输入信号变化后的 状态,也称下一状态。 用 Q^{n+1} 表示。


输	入	输	出	功能说明	
$\overline{S_{\mathrm{D}}}$	$\overline{R}_{\mathrm{D}}$	Q	$\overline{\mathcal{Q}}$		
0	0	1	1	禁止使用	
0	1	1	0	触发器置1	
1	0	0	1	触发器置 0	
1	1	不	变	触发器保持原状态不变	



第四章触发器 4.2 基本SRFF



3. 时序逻辑电路的功能描述



时序电路功能描述:

状态转移表(类似真值表) 功能表 次态方程(类似表达式) 激励表 状态转移图 波形图 逻辑图

组合电路的功能描述:

真值表 (卡诺图) 功能表 表达式 波形图 逻辑图

现态: 当前状态, 用 Q^n 表示。

次态:下一状态,用 Q^{n+1} 表示。



3. 时序逻辑电路的功能描述

(1) 状态转移表(类似真值表)

\overline{S}_{D}	$\overline{\mathbf{R}}_{\mathbf{D}}$	Q ⁿ	Q^{n+1}	功能
0	0	0	φ	不允许
0	0	1	ϕ	
0	1	0	1	$\mathbf{Q}^{\mathbf{n}+1} = 1$
0	1	1	1	置"1"
1	0	0	0	$\mathbf{Q}^{\mathbf{n}+1} = 0$
1	0	1	0	置"0"
1	1	0	0	$\mathbf{Q}^{\mathbf{n}+1} = \mathbf{Q}^{\mathbf{n}}$
1	1	1	1	保持

输	入	输	出	功能说明	
$\overline{S_{\mathrm{D}}}$	$\overline{R}_{\mathrm{D}}$	Q	$\overline{\mathcal{Q}}$		
0	0	1	1	禁止使用	
0	1	1	0	触发器置1	
1	0	0	1	触发器置 0	
1	1	不	变	触发器保持原状态不变	



3. 时序逻辑电路的功能描述

(1) 状态转移表(类似真值表)

\overline{S}_{D} \overline{R}_{D}	Q ⁿ	Q^{n+1}	功能
0 0	0	ϕ	不允许
0 0	1	ϕ	
0 1	0	1	$\mathbf{Q}^{\mathbf{n}+1} = 1$
0 1	1	1	置"1"
1 0	0	0	$\mathbf{Q}^{\mathbf{n}+1} = 0$
1 0	1	0	置"0"
1 1	0	0	$\mathbf{Q}^{\mathbf{n+1}} = \mathbf{Q}^{\mathbf{n}}$
1 1	1	1	保持

(2) 功能表


\overline{S}_{D}	$\bar{\mathbf{R}}_{\mathbf{D}}$	Q^{n+1}
0	0	φ
0	1	1
1	0	0
1	1	Q ⁿ





(3)次态方程(类似表达式)

\overline{S}_{D}	\bar{R}_{D}	Q ⁿ	Q^{n+1}	功能
0	0	0	ϕ	不允许
0	0	1	ϕ	
0	1	0	1	$\mathbf{Q}^{\mathbf{n+1}} = 1$
0	1	1	1	置"1"
1	0	0	0	$\mathbf{Q}^{\mathbf{n+1}} = 0$
1	0	1	0	置"0"
1	1	0	0	$\mathbf{Q}^{\mathbf{n}+1} = \mathbf{Q}^{\mathbf{n}}$
1	1	1	1	保持





(4)激励表

SD SD	- Ro	Q^{n+1}
0	0	х (ф)
0	1	1
1	0	0
1	1	Q^{n}


表 4.2.3 与非门基本SR触发器的激励表


状 态	转 移	输入 条件		
Q^{n}	$ ightharpoonup Q^{n+1}$	SD	RD	
0	0	1	ф	
0	1	0	1	
1	0	1	0	
1	1	ϕ	1	




(5) 状态转移图 (状态图)

描述触发器的状态转换 关系及转换条件的图形称 为状态转移图。









(6) 波形图

工作波形图又称为时序图,是描述触发器的输出状态随时间和输入信号变化的规律的图形。






图 4.2.4 与非门基本触发器的波形图

由或非门组成的基本SRFF

一、电路及符号

二、工作原理





(a) 逻辑图 (b) 逻辑符号

$$R_D = S_D = 0$$

$$Q^{n+1} = Q^n, Q^{n+1} = Q^n$$
 保持

 $Q^{n+1} = 0, Q^{n+1} = 1$ 置 0 $S_{D} = 0, R_{D} = 1$

$$S_{D} = 1, R_{D} = 0$$

$$Q^{n+1} = 1, Q^{n+1} = 0$$

置 1

$$R_D = S_D = 1$$


$$Q^{n+1}$$
、 $\overline{Q^{n+1}}$ 均为 0

禁止


若高电平同时撤消,则状态不定。



三、功能表和次态方程







$S_D R_D$	Q^{n+1}	功能
0 0	Q^n	保持
0 1	0	置 0
1 0	1	置 1
1 1	不用	不许



五、基本SR触发器主要特点

1. 优点:结构简单,具有置 0、置 1、保持功能。

2. 问题: 输入电平直接控制输出状态, 抗干扰能力差; R、S之间有约束。



第四章触发器 4.3 钟控电位触发器



4.3 钟控电位触发器


实际工作中,触发器的工作状态不仅要由触发输入信号决定,而何时动作希望在事先定义好的时间完成。为此,需要增加一个时钟控制端信号(CP: Clock Pulse), CP是具有一定周期和脉宽的矩形脉冲。

具有时钟脉冲控制的触发器称为钟控触发器。钟控电位触发器属于属于同步触发器,而基本 SR 触发器称异步触发器。

钟控SR 触发器 钟控D触发器



1. 电路结构与钟控原理




CP = 0 时, G_3 、 G_4 被封锁,输入信号S、R不起作用

 $\overline{R}_{D} = \overline{S}_{D} = 1$, 触发器状态保持不变。



1. 电路结构与钟控原理





CP=1时, G_3 、 G_4 解除封锁,将输入信号 R和S取非后送至基本SR触发器的输入端。

$$ar{R}_{
m D}$$
= $ar{R}$, $ar{S}_{
m D}$ = $ar{S}$
$$\left\{ egin{aligned} Q^{
m n+1} = ar{S}_{
m D}^{
m m} + ar{R}_{
m D} Q^{
m n} \\ \hline S_{
m D} + ar{R}_{
m D} = 1 \ ($$
 约束条件)
$$\left\{ Q^{
m n+1} = S + \overline{R} Q^{
m n} \\ SR = 0 \ (SR$$
 不允许同时为1)
$$\end{array} \right.$$



1. 电路结构与钟控原理






逻辑符号



(2) 功能表



$$\begin{cases}
Q^{n+1} = S + \overline{R}Q^n \\
SR = 0
\end{cases}$$

СР	S	R	Q^{n+1}
0	ф	ф	Q^{n}
1	0	0	Q^{-n}
1	0	1	0
1	1	0	1
1	1	1	×



(2) 功能表


СР	S	R	Q^{n+1}
0	ф	ф	Q^{n}
1	0	0	Q^{n}
1	0	1	0
1	1	0	1
1	1	1	×

(3) 激励表


Q	$\stackrel{n}{\longrightarrow} Q^{n+1}$	S	R
0	0	0	ф
0	1	1	0
1	0	0	1
1	1	ф	0



(3)波形图





钟控SR触发器解决了钟控问题,但 是SR依然受约束。





1. 电路结构、逻辑符号和逻辑功能







$$S=D, R=\overline{D}$$
 $Q^{n+1}=S+\overline{R}Q^n=D+DQ^n=D$ $SR=0$ 始终满足

次态方程
$$Q^{n+1}=D$$



2. D触发器的次态方程、功能表、激励表和状态转换图







次态方程 $Q^{n+1}=D$ 钟控D触发器功能表

CP	D	Q^{n+1}	说明
0	Φ	Q^n	不变
1	U	0	置0
1	1	1	置1



2. D触发器的次态方程、功能表、激励表和状态转换图






D触发器激励表


$Q^n \rightarrow Q^{n+1}$		D
0	0	0
0	1	1
1	0	0
1	1	1



2. D触发器的次态方程、功能表、激励表和状态转换图




状态转换图





例 试对应输入波形画出下图中 Q 端波形(设触发器初始状态为 0)。




CP=1,同步D触发器次态跟随D信号。

同步触发器在 CP=1期间能发生多次翻转,这种现象称为空翻。



例:因干扰而引起的误动作,波形图如下




解决空翻的方法:采用边沿触发器。



第四章触发器 4.4 边沿触发器 4.4.2 负边沿JKFF




 $t_{pd}(G1-G6) < t_{pd}(G7,G8)$



 \bar{S}_D 、 \bar{R}_D : 异步置1和置0端。 正常工作时, \bar{S}_D 、 \bar{R}_D 送1。





工作原理:


CP=1期间:

$$Q^{n+1} = \overline{Q^{n} + \overline{Q^{n}g}} = Q^{n}$$

输出保持不变,且

$$g=\overline{J} \overline{Q}^n \qquad h=\overline{K}Q^n$$





CP下降沿到达:

G3、G6门被封锁, G1、G4和G2、G5形成基本SRFF。


基本SRFF的速度快于G7和G8门,Q先动作:

$$\overline{S}_{D} = g = J\overline{Q}^{\overline{n}}$$
 $\overline{R}_{D} = h = K\overline{Q}^{\overline{n}}$

$$Q^{n+1} = \overline{\overline{S}}_D + \overline{R}_D Q^n$$

$$= J\overline{Q}^{n} + \overline{KQ^{n}}Q^{n} \qquad = J\overline{Q}^{n} + \overline{KQ}^{n}$$







CP=0期间

然后,G7、G8门被封锁, <math>g=h=1 触发器保持不变 所以,负边沿JKFF的次态方程:

$$Q^{n+1}=[J\overline{Q}^n+\overline{K}Q^n]CP\downarrow$$







(b) 逻辑符号



表4.4.3 负边沿JKFF功能表

\overline{S}_D \overline{R}_D	J K	СР	Qn^{+1}	$\overline{Qn^{+1}}$	功能名称
0 0	фф	ф	1	1	不允许
1 0	фф	ф	0	1	异步置"0"
0 1	фф	ф	1	0	异步置"1"
1 1	0 0	\downarrow	Q n	\overline{Q} n	保持
1 1	0 1	\downarrow	0	1	同步置 "0"
1 1	1 0	\downarrow	1	0	同步置""
1 1	1 1	\downarrow	\overline{Q} n	Q n	翻转


$$Q^{n+1}=[J\overline{Q}^{n}+\overline{K}Q^{n}]CP\downarrow$$

表4.4.4 激励表

Q^n –	$ Q^{n+1}$	J	K
0	0	0	arphi
0	1	1	arphi
1	0	arphi	1
1	1	arphi	0



波形图







第四章触发器 4.4 边沿触发器 4.4.3 TFF和T'FF



4.4.3 TFF和T'FF

1、T型触发器





T	Q^{n+1}	功能
0	Q^n	保持
1	\overline{Q}^n	翻转

$$Q^{m+1} = \boxed{TQ^m + TQ^m} \cdot CP \downarrow$$

$$= \boxed{TQ^m + TQ^m} \cdot CP \downarrow$$

$$Q^{m+1} = \boxed{TQ^m + TQ^m} \cdot CP \uparrow$$

$$= \boxed{TQ^m + TQ^m} \cdot CP \uparrow$$



TFF通常由JKFF或DFF转换而来:

JKFF的 次态方程: $Q^{n+1} = JQ^n + \overline{K}Q^n$


TFF 的 次态方程: $Q^{n+1} = T\overline{Q^n} + \overline{T}Q^n$

$$\therefore J = K = T$$




$$\mathbf{Q}^{n+1} = \mathbf{D}$$

$$D = T\overline{Q^n} + \overline{T}Q^n = T \oplus Q^n$$






TFF的波形图




T	Q^{n+1}	功能
0	Q^n	保持
1	Q^n	翻转



2、T′型触发器



Q^n	Q^{n+1}	功能
0	1	£17
1	0	翻转



$$\mathbf{Q}^{n+1} = \overline{\mathbf{Q}^n} \cdot \mathbf{CP} \uparrow$$



JKFF构成T'FF

$$Q^{n+1} = JQ^n + \overline{K}Q^n$$

T'FF 的特性方程:

$$Q^{n+1} = \overline{Q^n} = 1 \cdot \overline{Q^n} + \overline{1} \cdot Q^n$$

$$J = K = 1$$


$$\mathbb{E}_{P}: T=1$$

$DFF \rightarrow T' FF$


$$T': Q^{n+1} = \overline{Q^n}$$

$$D = \overline{Q}^n$$

转换图




转换图





T'FF的波形图



输出Q的周期 $T_Q=2T_{CP}$

输出Q实现对CP信号的二分频

小结: 触发器根据逻辑功能不同分为

RS触发器

D触发器

JK触发器

T触发器

T'触发器

$$\begin{array}{c|c}
D & Q^{n+1} \\
\hline
0 & 0 \\
1 & 1
\end{array}$$

$$O^{n+1} = D$$

\overline{J}	K	Q^{n+1}
0	0	Q^n
0	1	0
1	0	1
1	1	$\overline{\mathcal{Q}^n}$

$$\begin{array}{c|c}
I & Q^{n} \\
\hline
0 & Q^{n} \\
1 & \overline{Q}^{n}
\end{array}$$

$$Q^{n+1} = T \oplus Q^n$$

只有 CP 输入端, 无数据输入端。 来一个CP翻转一次

$$Q^{n+1} = \overline{Q^n}$$

$$\begin{cases} Q^{n+1} = S + \overline{R}Q^n \\ RS = 0 (约東条件) \end{cases}$$

$$Q^{n+1} = JQ^{n} + \overline{K}Q^{n}$$



根据是否受时钟控制分为

异步触发器

基本RS触发器

同步触发器

钟控电位触发器和边沿触发器


基本 RS 触发器是构成各种触发器的基础。它的输出受输入信号直接控制,不能定时控制,常用作集成触发器的辅助输入端,用于直接置 0 或直接置 1。

使用时须注意弄清它的有效电平,并满足约束条件。



小结: 同步触发器的触发方式在逻辑符号中的表示:

电平触发器 边沿触发器





同步触发器不同触发方式的工作特点

··· 正电平触发式触发器的状态在 CP=1期间翻转,在 CP=0期间保持不变。电平触发式触发器的缺点是存在空翻现象,通常只能用于数据锁存。

② 边沿触发器只能在 CP 上升沿(或下降沿)时刻接收输入信号,其状态只能在 CP 上升沿(或下降沿)时刻发生翻转。它应用范围广、可靠性高、抗干扰能力强。

分析触发器时应弄清楚触发器的功能、触发方 式和触发沿(或触发电平),并弄清楚异步输入 端是否加上了有效电平。