
南京邮电大学 2016 /2017 学年 第二学期


《数字电路与逻辑设计 A》期末试卷(答案/评分标准)

院(系)		班级		学号			姓名				
	题号		二	三	四	五	六	七	八	总 分	
	得分										
得分	→ ,	填空	和选择	题(包	乒 空 1 ½	分,共	计 25 ;	分)			
1. 当逻辑函数有 n 个变量时,共有 <u>D</u> 个变量取值组合? A、n B、2n C、n ² D、2 ⁿ											
	11 1000)8					= (()100 110	<u>00</u>) _{格電}	[码		
	肆函数 F =	A⊕(A	.⊕B) =	= <u> </u>	°	a .	0 D	_	=		
_	$A \setminus B$	п 1 м					⊕₿				<i>.U</i> ←
	I. ASM 图								完成的	奇仔器架	作。
	人、传输框										
	二输入 与 ៛									1 .01	
	A, 01→10								\mathbf{D}_{λ} I	1→01	
	印函数 F=	•	•								
	某 ADC 取										
	俞 入的模扎			俞出的二	二进制编	福码为0	00,则:	$5V_{ m REF}/3$	$8 \le u_{\rm I} < 0$	$6V_{\text{REF}}/8$	时,
输出的	的二进制组										
				C,							
	多位寄存器				00KHz	,欲将	存放在证	亥寄存署	 暑中的数	放左移 8 位	立,
	亥操作需要										
	. 10μs		•		•						
9.将-	一个时间_	上连续变	医化的模	莫拟量转	接换为时	间上离	散的模	拟量的	过程称	A ∘	
	、采样										
10.要	阿 构成容量	b为 4K×	8的 RA	AM,需	· 要 D	片容	手量为 2.	56×4的	RAM	,	
A	A, 2	B, 4	4	C、8	3	D. 3	32				
11.随	机存取存	储器 R	AM 中I	的内容,	当电》	原断掉后	三又接 通	鱼,存储	器中的]内容 _ C	0
A	4、全部改	变	B、全	部为1	C	、不确定	定 I)、保持	不变		

12. 三级触发器构成的环型和扭环型计数器的计数模值依次为 **D**。 A、8和8 B、6和3 C、6和8 13. 将 D 触发器改造成 T 触发器,题图所示电路中的虚线框内应是 **D**。 A、或非门 B、与非门 C、异或门 D、同或门 14. 分析题图所示电路的状态转换图,可知它是 **8421BCD** 编码的 **5** 进制计数器。 题 13 图 题 14 图 题 15 图 15.题图所示电路是 A 。 A、CMOS 或非门 B、CMOS 与非门 C、NMOS 与非门 D、NMOS 或非门 16.一位 8421BCD 码计数器至少需要 **B** 个 触 发 器。 A, 3 B, 4 C, 5 D_v 10 17.题图所示数据选择器可实现逻辑函数 $L(A,B,C) = \sum m(3,5,6,7)$)。 74151 题 17 图 题 18 图 18.两输入变量 A,B 的逻辑门,根据题图所示输出波形 F,应该属于 C 。 A、与非门 B、或非门 C、同或门 D、与门。 19.m 序列码是指序列长度 M = B (n 为触发器级数)的序列信号,也称最长线性 序列信号。 $A_{x} 2^{n}$ $B_{x} 2^{n}-1$ $C_{x} 2^{n}+1$ $D_{x} 2n$ 20.用 PLA 设计时序逻辑电路时,还需备有 **D**。 A、晶体管 B、逻辑门 C、与非门 D、触发器 21.已知 74LS138 译码器的输入三个使能端 E_1 =1, \overline{E}_{2A} = \overline{E}_{2B} =0时,地址码 $A_2A_1A_0$ = 011, 则输出 Y₇~Y₀是 **C**。 A, 11111101 B, 10111111 C, 11110111 D, 11111111 22. 一个 8 位 D/A 转换器, 当输入为 10000001 时输出电压为 5 伏, 则输入为 01010000 时,输出电压为 3.125 伏。 23. 在 ASM 图中,状态框内的寄存器用来指明 C 应该完成的操作。 A、寄存器 B、控制器 C、数据处理器

- 二、简答题(仅要求写出结论。每小题 4 分, 共计 16 分)
 - (1) 公式法逻辑化简。求下面表达式的最简"与或"表达式: $F = (A \oplus B)C + ABC + \overline{ABC}$
 - (2) 卡诺图逻辑化简。求下面表达式的最简"与或"表达式: $F = \sum m(0,2,3,6,9,10,15) + \sum \phi(7,8,11)$
- (3) 逻辑电路结构。试分析题图所示逻辑电路,写出电路的逻辑表达式。
- (4) 状态化简。原始状态转移表如题表所示,画出其最简状态转移图。





S(t)	N(t)/Z(t)				
<i>S</i> (t)	X=0	X=1			
A	A/0	B/0			
В	C/0	A/1			
C	B/0	D/1			
D	D/0	C/0			


题(4)表


解: (1) F = C

(2)
$$F = A\overline{B} + \overline{A}C + \overline{B}\overline{D} + CD$$

(3) 逻辑表达式:
$$P = \begin{cases} 高阻态, \exists B = 0 \text{时}; \\ A, \exists B = 1 \text{H}; \end{cases}$$

(4)最简状态转移图:(未画出状态转移图, 但写出状态转移表,则-1分)





得 分

三、(计 8 分)设计一个组合电路,其输入 X 及输出 Y 均为三位二进制数。要求: 当 $0 \le X \le 3$ 时,Y = X; 当 $4 \le X \le 6$ 时,Y = X + 1,且 X > 6。要求: 完成真值表,并得到最简<u>与非逻辑</u>(不要求画出电路)。

解: 设 X 为 $x_2x_1x_0$, Y 为 $y_2y_1y_0$, 得真值表 (计 5 分)。

化简后得到 $y_2y_1y_0$ 分别为: (各1分,共计3分)

$$y_2 = x_2$$


$$y_1 = x_1 + x_2 x_0 = \overline{x_1 \cdot x_2 x_0}$$


$$y_0 = \overline{x_2} x_0 + x_2 \overline{x_0} = \overline{\overline{x_2} x_0 \cdot \overline{x_2} \overline{x_0}}$$

\mathbf{x}_2	\mathbf{x}_1	\mathbf{x}_0	y ₂	y_1	y_0
0	0	0	0	0	0
0	0	1	0	0	1
0	1	0	0	1	0
0	1	1	0	1	1
1	0	0	1	0	1
1	0	1	1	1	0
1	1	0	1	1	1
1	1	1	¢	¢	¢

四、(15 分) 若 $F = (A \oplus B) \cdot \overline{C} + A \oplus B \cdot C$,用如下方法实现该函数:

- (1) 用 3 线-8 线译码器 74138 和与非门: (计 5 分)
- (2) 用 ROM 阵列,并正确标出与阵列和或阵列图; (计 5 分)
- (3) 用八选一数据选择器 74151。(计 5 分)





ROM编程结构


解: $F = \overline{A}\overline{B}C + \overline{A}B\overline{C} + A\overline{B}\overline{C} + ABC$

(1) 取 ABC= $A_2A_1A_0$ (或 CBA= $A_2A_1A_0$),

$$F(A,B,C) = F(C,B,A) = \sum_{m_1 \cdot m_2 \cdot m_4 \cdot m_7} m(1,2,4,7)$$


$$= \overline{m_1 \cdot m_2 \cdot m_4 \cdot m_7} = \overline{Y_1 \cdot Y_2 \cdot Y_4 \cdot Y_7}$$


- (2) ROM 与阵列固定、或阵列可编程。 (m₇-m₀时,输出编程阵列应与之对应)
- (3) $Y(A,B,C)=Y(C,B,A)=m_7+m_4+m_2+m_1$ 取 $ABC=A_2A_1A_0$ (或 $CBA=A_2A_1A_0$), 则有 $D_7=D_4=D_2=D_1=1$, $D_6=D_5=D_3=D_0=0$



得 分

五、(计8分) 试绘出题图所示电路中 Q_0 、 Q_1 端和 Z 端的波形。 假设 Q_0 、 Q_1 的初始状态均为 0。






 $(Q_0,Q_1,Z$ 波形分别为 3 分,3 分,2 分,若 CLR 时序错,则-8 分。)

(计8分)两片74161芯片组成的计数器电路如题图所示。

- (1) 两片 74161 分别接成了多少进制计数器?
- (2) 若增加虚线部分电路, 电路分频比 fx: fcp 为多少?




解: (1) 同步置 0。M1=10, M2=3; (各 3 分, 共计 6 分)

(2) 异步清 0。M=24 计数器,即 f_Y: f_{CP}=1:24。(**计 2 分**)

得 分

七、(计 10 分) 试完成题图所示的 74194 输出端的编码表,并写出数据选择器 74151 输出端 F 处的序列信号。



	$Q_0Q_1Q_2Q_3$	M_1	D_{SR}	F
۲	0 0 0 0	0	1	0
	1 0 0 0	0	1	1
	1 1 0 0	0	1	1
	1 1 1 0	0	0	0
	0 1 1 1	0	1	0
	1 0 1 1	0	1	1
	1 1 0 1	0	0	0
	0 1 1 0	0	0	0
	0 0 1 1	0	1	1
L	-1001	1	0	1

解: $M_1=\overline{Q_1}\overline{Q_2}Q_3$, $D_{SR}=Q_3$ $\bigcirc Q_2$ 。状态编码表为: (Q_0 - Q_3 计 4 分, M_1 , D_{SR} ,F 分别计 1 分,共计 9 分;若按左移设计,则=5 分)

F处的序列为: 0110010011 。(计1分)

八、(计 10 分) 某数字系统的 ASM 图如题图所示。用每态一触发器的方法设计控制器 (不需画电路图)。要求:

- (1)在 ASM 图上标注出每个状态的编码。
- (2)选用 DFF 实现系统时,各触发器的激励方程和 4 个变量的表达式。

解: (1) 编码如图示(或 0001,0010,0100, 1000, 4 个都对计 2 分, 错一个扣 1 分, 扣完为止)

(2)(各表达式分别计1分,共计8分)

激励方程:

$$D_0 = T_0 \overline{V}_0 + T_3$$

$$D_1 = T_0 V_0 + T_2 \overline{V}_2$$


$$D_2 = T_1 \overline{V}_1 + T_1 V_1 = T_1$$

$$D_3 = T_2 V_2$$

输出方程:

$$INI = T_0$$

 $ADD = T_1V_1$
 $SHIFT = T_2$
 $ASSIGN = T_3$



【附录】

