计算机组成原理试题 3
一、选择题(共20分,每题1分)
1. 直接、间接、立即三种寻址方式指令的执行速度,由快至慢的排序是。
A. 直接、立即、间接;
B. 直接、间接、立即;
C. 立即、直接、间接;
D. 立即、间接、直接。
2. 存放欲执行指令的寄存器是。
A. MAR;
B. PC;
C. MDR;
D. IR <sub>o</sub>
3. 在独立请求方式下, 若有 N 个设备,则。
A. 有一个总线请求信号和一个总线响应信号;
B. 有 $N$ 个总线请求信号和 $N$ 个总线响应信号;
C. 有一个总线请求信号和 $N$ 个总线响应信号;
D. 有 $N$ 个总线请求信号和一个总线响应信号。
4. 下述说法中是正确的。
A. 半导体 RAM 信息可读可写,且断电后仍能保持记忆;
B. 半导体 RAM 是易失性 RAM,而静态 RAM 中的存储信息是不易失的;
C. 半导体 RAM 是易失性 RAM, 而静态 RAM 只有在电源不掉时, 所存信息是不
易失的。
5. DMA 访问主存时,向 CPU 发出请求,获得总线使用权时再进行访存,这种情况称
作。
A. 停止 CPU 访问主存;
B. 周期挪用;
C. DMA 与 CPU 交替访问;
D. DMA <sub>o</sub>
6. 计算机中表示地址时,采用。
A. 原码;
B. 补码;
C. 反码;
D. 无符号数。
7. 采用变址寻址可扩大寻址范围,且。 A. 变址寄存器内容由用户确定,在程序执行过程中不可变:
B. 变址寄存器内容由州广州足,任住疗执行过程中不可变; B. 变址寄存器内容由操作系统确定,在程序执行过程中可变;
C. 变址寄存器内容由用户确定,在程序执行过程中可变;
D. 变址寄存器内容由操作系统确定,在程序执行过程不中可变;
8. 由编译程序将多条指令组合成一条指令,这种技术称做。

A. 超标量技术;B. 超流水线技术;C. 超长指令字技术;

	D. Æ1 K.
	计算机执行乘法指令时,由于其操作较复杂,需要更多的时间,通常采用控
制方式。	
	<ul><li>A. 延长机器周期内节拍数的;</li><li>B. 异步;</li></ul>
	B. 开少; C. 中央与局部控制相结合的;
	D. 同步;
10	. 微程序放在中。
10.	A. 存储器控制器;
	B. 控制存储器;
	C. 主存储器;
	D. Cache。
11.	在 CPU 的寄存器中,对用户是完全透明的。
	A. 程序计数器;
	B. 指令寄存器;
	C. 状态寄存器;
	D. 通用寄存器。
12.	运算器由许多部件组成,其核心部分是。
	A. 数据总线;
	B. 算术逻辑运算单元;
	C. 累加寄存器;
	D. 多路开关。
13.	DMA 接口。
	A. 可以用于主存与主存之间的数据交换;
	B. 内有中断机制;
	C. 内有中断机制,可以处理异常情况;
	D. 内无中断机制
14.	CPU 响应中断的时间是。
	<b>A.</b> 中断源提出请求;
	B. 取指周期结束;
	C. 执行周期结束;
	D. 间址周期结束。
15.	直接寻址的无条件转移指令功能是将指令中的地址码送入。
	A. PC;
	B. 地址寄存器;
	C. 累加器;
	D. ALU.
16.	三种集中式总线控制中,方式对电路故障最敏感。
	A. 链式查询;
	B. 计数器定时查询;
	C. 独立请求;
	D. 以上都不对。

D. 超字长。

	17.		个16	5K ×3	2 位	刊仔恒	首器,	具地址	上线和	数据线	刊思和为	<u>-</u>	°			
		A.	48;	í												
		В.	46;													
		C.	36;													
		D.	32.													
	18.	以	下叙	述中	错误	的是_		.0								
		A.	指	令周期	明的多	第一个	操作	是取指	争;							
				. – .	•					得到相应	並的指令	`;				
		C.	取打	旨令持	操作点	是控制	l器自z	动进行	产的;							
							操作码。									
	19.						– ~			的目的是	Ē	. •				
							之间的	速度	匹配门	习题;						
				大主花												
							又提高	高了有	平取速	度;						
				大辅石												
	20.	以	下叙	述		是错误	吴的。									
		A.	<u> </u>	个更高	高级的	的中断	<b>诉请求</b>	一定可	丁以中	断另一	个中断处	<b>上</b> 理程	序的执	1行;		
		В.	DM	<b>1A</b> 和	CPU	J 必須	页分时/	使用总	总线;							
		C.	DM	<b>1A</b> 飲	J数捷	<b>6传送</b>	不需(	CPU 挖	控制;							
		D.	DN	⁄ІА ‡	有中	□断机	制。									
_,	填空					21分										
	1.	设 2	4 位	长的	浮占	数. :	<b></b> 生中阶	符14	₩. B	个码 5 位	. 数符	1 位.	星数	17 位,	阶码	和星
粉化			-							之能表示		•				
										的负数						
											导阻疋_		•	, 纪 <i>八</i>	川山取	נחינ∨ז
贝多							(均用·					→ ee t	<b>= 1</b> 11			11a A
										寻址中,						
提供										器提供						
	3.	影响	可流ス	<b>火线性</b>	E能的	勺因素	主要质	反映在	:	A	和_	]	B	_两个	方面。	
	4.	运算	1器自	<b></b>	に指标	示一般	:用	A	和_	В	表示	0				
	5.	缓	存是	设在		A	和	]	В	之间的	的一种存	储器,	其速	度	C	兀
配,	其容	2量	与				D			有	关。					
										A		В	的	保护,	前者	通过
										)				VI-4/ /	11.3 11	,,,,,
$\overline{\pm}$						口有 P. 每题 2	_			<u>,                                      </u>	关奶	0				
,			-F(ノ 呈序を		,, , .	7/2 2	- /1 /									
			者器点													
	3. ]			14 90												
				旨令万	を功育	E C										
			} }字t		- > <del>-</del> 14	_										
四、	计算															
, , ,					$\mathbf{x} = 0$	).1101	$\times 2^{10}$ .	$\mathbf{v} = 0$	1011>	$2^{01}$ \$\frac{1}{2}\$	₹: x+v					

## 五、简答题(共20分)

- 1. 完整的总线传输周期包括哪几个阶段? 简要叙述每个阶段的工作。(4分)
- 2. 除了采用高速芯片外,从计算机的各个子系统的角度分析,指出6种以上(含6种)提高整机速度的措施。(6分)
- 3. 某机有五个中断源,接中断响应的优先顺序由高到低为 L0,L1,L2,L3,L4,现要求优先顺序改为 L3,L2,L4,L0,L1,写出各中断源的屏蔽字。(5分)

中断源	(	屏蔽字 2	4	
L0 L1 L2 L3 L4				


- 4. 某机主存容量为 4M×16 位,且存储字长等于指令字长,若该机的指令系统具备 120 种操作。操作码位数固定,且具有直接、间接、立即、相对四种寻址方式。(5 分)
  - (1) 画出一地址指令格式并指出各字段的作用;
  - (2) 该指令直接寻址的最大范围(十进制表示);
  - (3) 一次间址的寻址范围(十进制表示);
  - (4) 相对寻址的位移量(十进制表示)。

## 六、问答题(共15分)

- 1. 假设 CPU 在中断周期用堆栈保存程序断点,而且进栈时指针减 1,出栈时指针加 1。分别写出组合逻辑控制和微程序控制在完成中断返回指令时,取指阶段和执行阶段所需的全部微操作命令及节拍安排。(8分)
- 2. 画出 DMA 方式接口电路的基本组成框图,并说明其工作过程(以输入设备为例)。 (7分)

## 七、设计题(10分)

设 CPU 有 16 根地址线,8 根数据线,并用  $\overline{\text{MREQ}}$  作访存控制信号(低电平有效),用  $\overline{\text{WR}}$  作读/写控制信号(高电平为读,低电平为写)。现有下列存储芯片: $1K\times 4$  位 RAM; $4K\times 8$  位 RAM; $8K\times 8$  位 RAM; $2K\times 8$  位 ROM; $4K\times 8$  位 ROM; $8K\times 8$  位 ROM 及 74LS138 译码器和各种门电路,如图所示。画出 CPU 与存储器的连接图,要求



- (1) 主存地址空间分配:6000H~67FFH 为系统程序区;6800H~6BFFH 为用户程序区。
- (2) 合理选用上述存储芯片,说明各选几片?
- (3) 详细画出存储芯片的片选逻辑图。