计算机组成原理试题 4 答案

一、选择题(共 20 分, 每题 1 分)

- 1. C 2. C 3. C 4. C 5. A 6. B 7. C
- 9. C 10. A 11. B 12. B 13. C 14. B 8. B
- 15. B 16. B 17. B18. B19. D20. C
- 二、填空题(共 20 分,每空 1 分)
- 1. A. 预处理
 - B. 数据传送
- C. 后处理

- 2. A. 3200
- B. 3300
- 3. A. 05H
- B. F3H
- 4. A. 1,11111111;0.11.....1 (23 个 1)
 - B. $2^{127} \times (1-2^{-23})$
 - C. 0,00000000;1.01.....1 (22 \uparrow 1)
 - D. $-2^{-128} \times (2^{-1} + 2^{-23})$
- 5. A. 不统一编址
- B. 统一编址
- C. 访存

- 6. A. 电容存储电荷
- B. 2ms

C. 行 D. 刷新地址计数器

- 7. A. 微程序
- B. 38 个微程序。
- 三、名词解释(20分)
- 1. 答: CMAR 控制存储器地址寄存器,用于存放微指令的地址,当采用增量计数器 法形成后继微指令地址时, CMAR 有计数功能。
 - 2. 答: 总线是连接多个部件(模块)的信息传输线,是各部件共享的传输介质。
- 3. 答: 指令流水就是改变各条指令按顺序串行执行的规则, 使机器在执行上一条指令 的同时,取出下一条指令,即上一条指令的执行周期和下一条指令的取指周期同时进行。
- 4. 答: n 位全加器分成若干小组,小组内的进位同时产生,小组与小组之间采用串行 进位。
- 5. 答: 是指确定本条指令的数据地址,以及下一条将要执行的指令地址的方法。 四、计算题(共 5 分)

答: 根据主频为 8MHz , 得时钟周期为 $1/8 = 0.125 \mu s$, 机器周期为 $0.125 \times 2 =$ $0.25\mu s$,指令周期为 $0.25\times 2.5 = 0.625\mu s$ 。(2 分)

- (1) 平均指令执行速度为 1/0.625 = 1.6MIPS。(1 分)
- (2) 若机器主频不变, 机器周期含 4 个时钟周期, 每条指令平均含 5 个机器周期, 则指 令周期为 $0.125\times4\times5=2.5$ us , 故平均指令执行速度为 1/2.5=0.4 MIPS。(2 分)
- 五、简答题(共 20 分)
 - 1. (4分) 答: 取指周期是为了取指令 (1分)

间址周期是为了取有效地址 (1分)

执行周期是为了取操作数 (1分)

中断周期是为了保存程序断点 (1分)

2. (6分)答: 指令周期是 CPU 取出并执行一条指令所需的全部时间,即完成一条 指令的时间。(1分)

机器周期是所有指令执行过程中的一个基准时间,通常以存取周期作为机器周期。(1 分)

时钟周期是机器主频的倒数,也可称为节拍,它是控制计算机操作的最小单位时间。(1 分)

一个指令周期包含若干个机器周期,一个机器周期又包含若干个时钟周期,每个指令周期内的机器周期数可以不等,每个机器周期内的时钟周期数也可以不等。(3分)

3. (5分) 答: (每写对一个屏蔽字1分)

设屏蔽位为"1"时表示对应的中断源被屏蔽,屏蔽字排列如下:

	*****	, ,,,,,,,						
	中断源			,	屏蔽字			
中	中		0	1	2	3	4	
	L0		1	0	0	0	0	
	L1		1	1	0	0	0	
	L2		1	1	1	0	1	
	L3		1	1	1	1	1	
	L4		1	1	0	0	1	

- 4. (5分)答:
 - (1) 一地址指令格式为(1分)

OP	M	A
----	---	---

- OP 操作码字段, 共 6位, 可反映 56 种操作;
- M 寻址方式特征字段, 共 3 位, 可反映 5 种寻址方式;
- A 形式地址字段, 共 16 6 3 = 7 位 (1 分)
- (2) 直接寻址的最大范围为 $2^7 = 128$ (1 分)
- (3) 由于存储字长为 16 位,故一次间址的寻址范围为 $2^{16} = 65536$ (1 分)
- (4) 相对寻址的位移量为 64~+63 (1分)

六、问答题(共 15 分)

- 1. $(8 \, \beta)$ 组合逻辑控制器完成 ADD α 指令的微操作命令及节拍安排为:取指周期 $(2 \, \beta)$
 - T_0 PC \rightarrow MAR, $1\rightarrow$ R
 - T_1 M(MAR) \rightarrow MDR, (PC) + 1 \rightarrow PC
 - T_2 MDR \rightarrow IR, OP(IR) \rightarrow ID

执行周期(2分)

- T_0 Ad(IR) →MAR, 1→R (即 α →MAR)
- $T_1 \quad M(MAR) \rightarrow MDR$
- T_2 (ACC) + (MDR) \rightarrow ACC

微程序控制器完成 ADD α 指令的微操作命令及节拍安排为: 取指周期(2分)

- T_0 PC \rightarrow MAR, $1\rightarrow$ R
- $T_1 \quad Ad(CMDR) \rightarrow CMAR$
- T_2 M(MAR) \rightarrow MDR, (PC) + 1 \rightarrow PC
- T_3 Ad(CMDR) \rightarrow CMAR
- T_4 MDR \rightarrow IR
- T_5 OP(IR) →微地址形成部件→CMAR 执行周期(2分)
 - T_0 Ad(IR) →MAR, 1→R (即 α →MAR)
 - T_1 Ad(CMDR) \rightarrow CMAR
 - T_2 M(MAR) \rightarrow MDR
 - T_3 Ad(CMDR) \rightarrow CMAR

T_5 Ad(CMDR) \rightarrow CMAR

2. (7分) DMA 传送过程包括预处理、数据传送和后处理三个阶段。传送 4KB 的数据 长度需

$$4KB/2MB/s = 0.002$$
 秒 (2 分)

如果磁盘不断进行传输,每秒所需 DMA 辅助操作的时钟周期数为

$$(1000 + 500)/0.002 = 750000 (2 \%)$$

故 DMA 辅助操作占用 CPU 的时间比率为

$$[750000/(50 \times 10^6)] \times 100\% = 1.5\% (3 \%)$$

七、设计题(10分)

(1) 二进制地址码(2分)

(2) 根据主存地址空间分配, $0\sim2047$ 为系统程序区,选用 1 片 $2K\times8$ 位 ROM 芯片(1 分)

2048~8191 为用户程序区,选用 3 片 2K×8 位 RAM 芯片(1分)

(3) 存储器片选逻辑图(6分)

