计算机组成原理试题 2	
一、选择题(共20分,每题1分)	
1. 冯•诺伊曼机工作方式的基本特点是。	
A. 多指令流单数据流;	
B. 按地址访问并顺序执行指令;	
C. 堆栈操作;	
D. 存储器按内容选择地址。	
2. 程序控制类指令的功能是。	
A. 进行主存和 CPU 之间的数据传送;	
B. 进行 CPU 和设备之间的数据传送; C. 改变程序执行的顺序;	
D. 一定是自动加+1。	
3. 水平型微指令的特点是。	
A. 一次可以完成多个操作;	
B. 微指令的操作控制字段不进行编码;	
C. 微指令的格式简短;	
D. 微指令的格式较长。	
4. 存储字长是指。	
A. 存放在一个存储单元中的二进制代码组合;	
B. 存放在一个存储单元中的二进制代码位数;	
C. 存储单元的个数;	
D. 机器指令的位数。	
5. CPU 通过启动通道。	
A. 执行通道命令;	
B. 执行 I/O 指令;	
C. 发出中断请求;	
D. 程序查询。	
6. 对有关数据加以分类、统计、分析,这属于计算机在方面	的应用。
A. 数值计算;	
B. 辅助设计;	
C. 数据处理;	
D. 实时控制。	
7. 总线中地址线的作用是。	
A. 只用于选择存储器单元;	
B. 由设备向主机提供地址;	
C. 用于选择指定存储器单元和 I/O 设备接口电路的地址;	
D. 即传送地址又传送数据。	
8. 总线的异步通信方式。	

A. 不采用时钟信号, 只采用握手信号; B. 既采用时钟信号, 又采用握手信号;

C. 既不采用时钟信号,又不采用握手信号;	
D. 既采用时钟信号,又采用握手信号。	
9. 存储周期是指。	
A. 存储器的写入时间;	
B. 存储器进行连续写操作允许的最短间隔时间;	
C. 存储器进行连续读或写操作所允许的最短间隔时间;	
D. 指令执行时间。	
10. 在程序的执行过程中,Cache 与主存的地址映射是由。	
A. 操作系统来管理的;	
B. 程序员调度的;	
C. 由硬件自动完成的;	
D. 用户软件完成。	
11. 以下叙述 是正确的。	
A. 外部设备一旦发出中断请求,便立即得到 CPU 的响应;	
B. 外部设备一旦发出中断请求,CPU 应立即响应;	
C. 中断方式一般用于处理随机出现的服务请求;	
D. 程序查询用于键盘中断。	
12. 加法器采用先行进位的目的是。	
A. 优化加法器的结构;	
B. 节省器材;	
C. 加速传递进位信号;	
D. 增强加法器结构。 13. 变址寻址方式中,操作数的有效地址是 。	
A. 基址寄存器内容加上形式地址(位移量);	
B. 程序计数器内容加上形式地址;	
C. 变址寄存器内容加上形式地址;	
D. 寄存器内容加上形式地址。	
14. 指令寄存器的位数取决于。	
A. 存储器的容量;	
B. 指令字长;	
C. 机器字长;D. 存储字长。	
D. 存储子区。 15. 在控制器的控制方式中,机器周期内的时钟周期个数可以不相同,这属于 。	
A. 同步控制;	
B. 异步控制;	
C. 联合控制;	
D. 人工控制。	
16. 下列叙述中	
A. 控制器产生的所有控制信号称为微指令;	
B. 微程序控制器比硬连线控制器更加灵活;	

	C. 微处理器的程序称为微程序;
	D. 指令就是微指令。
17.	CPU 中的译码器主要用于。
	A. 地址译码;
	B. 指令译码;
	C. 选择多路数据至 ALU;
	D. 数据译码。
18.	直接寻址的无条件转移指令功能是将指令中的地址码送入。
	A. PC;
	B. 地址寄存器;
	C. 累加器;
	D. ALU.
19.	DMA 方式的接口电路中有程序中断部件,其作用是。
	A. 实现数据传送;
	B. 向 CPU 提出总线使用权;
	C. 向 CPU 提出传输结束;
	D. 发中断请求。
20.	下列器件中存取速度最快的是。
	A. Cache;
	B. 主存;
	C. 寄存器;
	D. 辅存。
=,	填空题(共20分,每题1分)
1.	完成一条指令一般分为 \underline{A} _周期和 \underline{B} _周期,前者完成 \underline{C} _操
作,后都	皆完成操作。
2.	设指令字长等于存储字长,均为24位,若某指令系统可完成108种操作,操作码长
度固定,	且具有直接、间接(一次间址)、变址、基址、相对、立即等寻址方式,则在保证
	围内直接寻址的前提下,指令字中操作码占 <u>A</u> 位,寻址特征位占 <u>B</u> 位,
	\mathbf{P} 址的范围是 <u> </u>
3.	微指令格式可分为 <u>A</u> 型和 <u>B</u> 型两类,其中 <u>C</u> 型微
	交长的微程序结构换取较短的微指令结构。
	在写操作时,对 Cache 与主存单元同时修改的方法称作,若每次只
暂时写入	、Cache,直到替换时才写入主存的方法称作。
5.]	I/O 与主机交换信息的方式中,和和
实现数排	居传送,其中
	在小数定点机中,采用1位符号位,若寄存器内容为10000000,当它分别表示为原
码、补码	A 和反码时,其对应的真值分别为A、_B和(均
	到表示)。
三、	名词解释(共10分,每题2分)
	1. 时钟周期
	2. 向量地址
	3. 系统总线
	4. 机器指令

5. 超流水线

四、计算题(5分)


设机器数字长为 8 位(含一位符号位在内),若 A=+15,B=+24,求 $[A-B]_{*}$ 并还原成真值。

五、简答题(共15分)

- 1. 指出零的表示是唯一形式的机器数,并写出其二进制代码(机器数字长自定)。(2分)
- 2. 除了采用高速芯片外,分别指出存储器、运算器、控制器和 I/O 系统各自可采用什么方法提高机器速度,各举一例简要说明。(4分)
 - 3. 总线通信控制有几种方式,简要说明各自的特点。(4分)
- 4. 以 I/O 设备的中断处理过程为例,说明一次程序中断的全过程。(5分)

六、问答题(共20分)


1. 已知带返转指令的含义如下图所示,写出机器在完成带返转指令时,取指阶段和执行阶段所需的全部微操作命令及节拍安排。如果采用微程序控制,需增加哪些微操作命令? (8分)



2. (6分) 一条双字长的取数指令 (LDA) 存于存储器的 100 和 101 单元,其中第一个字为操作码和寻址特征 M,第二个字为形式地址。假设 PC 当前值为 100,变址寄存器 XR 的内容为 100,基址寄存器的内容为 200,存储器各单元的内容如下图所示。写出在下列寻址方式中,取数指令执行结束后,累加器 AC 的内容。

100	LDA	M				
101	300			寻址方式	AC 内	了名
102			(1)	直接寻址		
	1					
300	800		(2)	立即寻址		
	ŀ			>→1>: →11		
400	700		(3)	间接寻址		
401	400		(4)	相对寻址		
402	500		-	41V1.41 ST		
	;		(5)	变址寻址		
500	200					
	i		(6)	基址寻址		
800	600]			

- 3. (6分)设某机有四个中断源 $A \times B \times C \times D$,其硬件排队优先次序为 A > B > C > D,现要求将中断处理次序改为 D > A > C > B。
 - (1) 写出每个中断源对应的屏蔽字。
- (2) 按下图时间轴给出的四个中断源的请求时刻, 画出 CPU 执行程序的轨迹。设每个中断源的中断服务程序时间均为 20μs。



七、设计题(10分)

设 CPU 共有 16 根地址线, 8 根数据线, 并用 MREQ (低电平有效)作访存控制信号, WR 作读写命令信号(高电平为读,低电平为写)。现有下列存储芯片:


ROM (2K×8位, 4K×4位, 8K×8位),

RAM (1K×4位, 2K×8位, 4K×8位)

及74138译码器和其他门电路(门电路自定)。

试从上述规格中选用合适芯片,画出 CPU 和存储芯片的连接图。要求:

- (1) 最小 4K 地址为系统程序区, 4096~16383 地址范围为用户程序区;
- (2) 指出选用的存储芯片类型及数量;
- (3) 详细画出片选逻辑。



74 138 译码器

