计算

	-	组成原理试题 4 译题(共 20 分,每题 1 分)
`		一条指令中包含的信息有 。
	1.	A. 操作码、控制码;
		B. 操作码、向量地址:
		C. 操作码、地址码。
	2	在各种异步通信方式中,速度最快。
	۷٠	A. 全互锁;
		B. 半互锁;
	2	C. 不互锁。
	5.	一个 512KB 的存储器, 其地址线和数据线的总和是。 A. 17;
		B. 19;
		C. 27。
	4.	在下列因素中,与 Cache 的命中率无关的是。)
		A. Cache 块的大小;
		B. Cache 的容量;
		C. 主存的存取时间。
	5.	在计数器定时查询方式下,若计数从0开始,则。
		A. 设备号小的优先级高;
		B. 每个设备使用总线的机会相等;
		C. 设备号大的优先级高。
	6.	Cache 的地址映象中,若主存中的任一块均可映射到 Cache 内的任一块的位置上,称作
		A. 直接映象;
		B. 全相联映象;
		C. 组相联映象。
	7.	中断服务程序的最后一条指令是。
		A. 转移指令;
		B. 出栈指令;
		C. 中断返回指令。
	8.	微指令操作控制字段的每一位代表一个控制信号,这种微程序的控制(编码)方式是。
		A. 字段直接编码;
		B. 直接编码;
		C. 混合编码。
	9.	在取指令操作之后,程序计数器中存放的是。
		A. 当前指令的地址;
		B. 程序中指令的数量;
	4.0	C. 下一条指令的地址。
	10.	以下叙述中是正确的。
		A. RISC 机一定采用流水技术;

C. CISC 机一定不采用流水技术。

B. 采用流水技术的机器一定是 RISC 机;

11.	在一地址格式的指令中,下列是正确的。
	A. 仅有一个操作数,其地址由指令的地址码提供;
	B. 可能有一个操作数, 也可能有两个操作数;
	C. 一定有两个操作数,另一个是隐含的。
12.	在浮点机中,判断原码规格化形式的原则是。
	A. 尾数的符号位与第一数位不同;
	B. 尾数的第一数位为 1, 数符任意;
	C. 尾数的符号位与第一数位相同;
	D. 阶符与数符不同。
13.	I/O 采用不统一编址时,进行输入输出操作的指令是。
	A. 控制指令;
	B. 访存指令;
	C. 输入输出指令。
14.	设机器字长为 64 位,存储容量为 128MB,若按字编址,它的寻址范围是。
	A. 16MB;
	B. 16M;
	C. 32M _°
15.	寻址便于处理数组问题。
	A. 间接寻址;
	B. 变址寻址;
	C. 相对寻址。
16.	超标量技术是。
	A. 缩短原来流水线的处理器周期;
	B. 在每个时钟周期内同时并发多条指令;
	C. 把多条能并行操作的指令组合成一条具有多个操作码字段的指令。
17.	以下叙述中是错误的。
	A. 取指令操作是控制器固有的功能,不需要在操作码控制下完成;
	B. 所有指令的取指令操作都是相同的;
	C. 在指令长度相同的情况下, 所有指令的取指操作都是相同的。
18.	I/O 与主机交换信息的方式中,中断方式的特点是。
	A. CPU 与设备串行工作,传送与主程序串行工作;
	B. CPU 与设备并行工作,传送与主程序串行工作;
	C. CPU 与设备并行工作,传送与主程序并行工作。
19.	设寄存器内容为 11111111,若它等于 +127,则为。
	A. 原码;
	B. 补码;
	C. 反码;
	D. 移码。
20.	设机器数采用补码形式(含1位符号位),若寄存器内容为9BH,则对应的十进制数为。
	A27;
	B97;
	C101;
	D. 155。

二、填空题(共20)分,每空1分)						
1. DMA 的数	据块传送可分为	A	`	В	和	С	阶段。
2. 设 n=16	(不包括符号位),	机器完成-	一次加和和	多位各需 1	00ns,则原码	马一位乘最多	需 <u>A</u> ns,
补码 Booth 算法最	多需 <u>B</u> ns。						
3. 设相对寻均	上的转移指令占2个	字节,第-	一字节为挂	操作码,第	二字节是位	移量(用补码	引表示),每当
CPU 从存储器取出	一个字节时,即自动	完成(pc)	$+1 \rightarrow pc$	。设当前指	令地址为3	008H, 要求转	专移到 300FH,
则该转移指令第二	字节的内容应为	<u>A</u>	若当前指	令地址为	300FH,要习	坟转移到 300 4	4H,则该转移
指令第二字节的内	容为 <u>B</u> 。						
示,则对应其最大 对值最小负数的机	介码为8位(含1位) 正数的机器数形式为 器数形式为	C	<u>A</u> ,	真值为 真值为	B D	(十进制表元 (十进制表	示);对应其绝 示)。
5. I/O 的编址	:方式可分为A	<u></u> 和	В	两大类,	前者需有独立	Z的 I/O 指令	,后者可通过
与 <u>C</u> 址有	交换信息。 [靠A 关,该地址由 空制器中,一条机器;	D	给	出。			
三、解释下列概	既念(共 10 分,每题	[2分]					
 CMAR 总线 指令流水 单重分组路 寻址方式 	兆跃进位						
	6 分) 8MHz,每个机器周 速度为多少 MIPS?		, , ,				

平均有5个机器周期,则该机的平均指令执行速度又是多少MIPS?

五、简答题(共20分)

- 1. CPU 包括哪几个工作周期?每个工作周期的作用是什么。(4分)
- 2. 什么是指令周期、机器周期和时钟周期? 三者有何关系?(6分)
- 3. 某机有五个中断源,按中断响应的优先顺序由高到低为 L0,L1,L2,L3,L4, 现要求优先顺序改为 L3,L2,L4,L1,L0, 写出各中断源的屏蔽字。(5分)


中断源			蔽字			
一	0	1	2	3	4	
L0						
L1						
L2						
L3						
L4						

- 4. 某机主存容量为 4M×16 位,且存储字长等于指令字长,若该机的指令系统具备 56 种操作。操作码位数固定,且具有直接、间接、立即、相对、变址五种寻址方式。(5 分)
 - (1) 画出一地址指令格式并指出各字段的作用;
 - (2) 该指令直接寻址的最大范围(十进制表示);
 - (3) 一次间址的寻址范围(十进制表示);
 - (4) 相对寻址的位移量(十进制表示)。

六、问答题(共15分)

- 1. 按序写出完成一条加法指令 ADD α (α 为主存地址)两种控制器所发出的微操作命令及节拍安排。 (8分)
- 2. 假设磁盘采用 DMA 方式与主机交换信息, 其传输速率为 2MB/s, 而且 DMA 的预处理需 1000 个时钟周期, DMA 完成传送后处理中断需 500 个时钟周期。如果平均传输的数据长度为 4KB, 试问在硬盘工作时,50MHz 的处理器需用多少时间比率进行 DMA 辅助操作(预处理和后处理)。(7分)(输入输出 4) 七、设计题(10分)

设 CPU 共有 16 根地址线, 8 根数据线,并用 MREQ 作访存控制信号(低电平有效),用 WR 作读写控制信号(高电平为读,低电平为写)。现有下列芯片及各种门电路(门电路自定),如图所示。



画出 CPU 与存储器的连接图,要求:

- (1) 存储芯片地址空间分配为: 0~2047 为系统程序区; 2048~8191 为用户程序区。
- (2) 指出选用的存储芯片类型及数量;
- (3) 详细画出片选逻辑。