## 计算机组成原理试卷1

11 并们组成尽生风色 I
一、选择题(共20分,每题1分)
1. CPU 响应中断的时间是。
A. 中断源提出请求;
B. 取指周期结束;
C. 执行周期结束;
D. 间址周期结束。
2. 下列说法中是正确的。
A. 加法指令的执行周期一定要访存;
B. 加法指令的执行周期一定不访存;
C. 指令的地址码给出存储器地址的加法指令,在执行周期一定访存;
D. 指令的地址码给出存储器地址的加法指令,在执行周期不一定访存。
3. 垂直型微指令的特点是。
A. 微指令格式垂直表示;
B. 控制信号经过编码产生;
C. 采用微操作码;
D. 采用微指令码。
4. 基址寻址方式中,操作数的有效地址是。
A. 基址寄存器内容加上形式地址(位移量);
B. 程序计数器内容加上形式地址;
C. 变址寄存器内容加上形式地址;
D. 寄存器内容加上形式地址。
5. 常用的虚拟存储器寻址系统由两级存储器组成。
A. 主存-辅存;
B. Cache—主存;
C. Cache—辅存;
D. 主存一硬盘。
6. DMA 访问主存时,让 CPU 处于等待状态,等 DMA 的一批数据访问结束后,
CPU 再恢复工作,这种情况称作。
A. 停止 CPU 访问主存;
B. 周期挪用; C. DMA 与 CPU 交替访问;
C. DMA 与 CPU 交替访问; D. DMA。
7. 在运算器中不包含。
7. 住戶昇命中小包占。 A. 状态寄存器;
A. (八念可任命; B. 数据总线;
D. 数指态线; C. ALU;
D. 地址寄存器。
8. 计算机操作的最小单位时间是 。
8.
A. 可种周期; B. 指令周期;
C. CPU 周期;
D. 中断周期。

9.	用以指定待执行指令所在地址的是。
	A. 指令寄存器;
	B. 数据计数器;
	C. 程序计数器;
	D. 累加器。
10.	下列描述中是正确的。
	A. 控制器能理解、解释并执行所有的指令及存储结果;
	B. 一台计算机包括输入、输出、控制、存储及算逻运算五个单元;
	C. 所有的数据运算都在 CPU 的控制器中完成;
	D. 以上答案都正确。
11.	总线通信中的同步控制是。
	A. 只适合于 CPU 控制的方式;
	B. 由统一时序控制的方式;
	C. 只适合于外围设备控制的方式;
	D. 只适合于主存。
12.	一个 16K×32 位的存储器, 其地址线和数据线的总和是。
	A. 48;
	B. 46;
	C. 36;
	D. 32°
	某计算机字长是 16 位,它的存储容量是 1MB,按字编址,它的寻址范围是。
(存储器	5)
	A. 512K;
	B. 1M; C. 512KB;
	D. 1MB <sub>0</sub>
14	以下 是错误的。(输入输出 4)
14.	A. 中断服务程序可以是操作系统模块:
	B. 中断向量就是中断服务程序的入口地址;
	C. 中断向量法可以提高识别中断源的速度:
	D. 软件查询法和硬件法都能找到中断服务程序的入口地址。
15.	浮点数的表示范围和精度取决于。
	A. 阶码的位数和尾数的机器数形式;
	B. 阶码的机器数形式和尾数的位数;
	C. 阶码的位数和尾数的位数;
	D. 阶码的机器数形式和尾数的机器数形式。
16.	14/2   4/1/4 4/1/70
	A. 外设提出中断; B. 外设工作完成和系统允许时;
	B. 外 以工作元成和系统几时时; C. 外设工作完成和中断标记触发器为"1"时;
	D. CPU 提出中断。

	A. 取指令操作	F是控制器固	有的功能	,不需要	要在操作研	马控制下完	区成;		
	B. 所有指令的	的取指令操作	都是相同	的;					
	C. 在指令长度	度相同的情况	下,所有	指令的耳	又指操作者	邓是相同的	J;		
	D. 一条指令包	2.含取指、分	析、执行	三个阶段	元 又。				
18.	下列叙述中	是错误的	<b>j</b> .						
	A. 采用微程序	序控制器的处	理器称为	微处理器	<b>器</b> ;				
	B. 在微指令编	扁码中, 编码	效率最低	的是直挂	妾编码方式	t;			
	C. 在各种微均	也址形成方式	中,增量	计数器法	去需要的川	页序控制字	段较短;		
	D. CMAR 是	空制器中存储	<b>地址寄</b> 有	字器。					
19.	中断向量可提	洪。							
	A. 被选中设备	备的地址;							
	B. 传送数据的	的起始地址;							
	C. 中断服务程	星序入口地址	;						
	D. 主程序的图	斤点地址。							
20.	在中断周期中	将允许中断	<b>f触发器</b> 置	是"0"自	的操作由_	完成	0		
	A. 硬件;								
	B. 关中断指令	<b>&gt;</b> ;							
	C. 开中断指令	<b>&gt;</b> ;							
	D. 软件。								
二、填空是	题(共20分,每	空1分)							
1. 在	DMA 方式中,	CPU 和 DM/	A 控制器:	通常采用	三种方法	来分时使	用主存,	它们是	
·	Α ,							_,,,	
2 7/1									
2. 汉	n = 8 (不包括	5付亏位力,以	训尿吗一1	<b>业</b> 来 需 做	. <u>A</u> -{火?	多似和取多	5 <u>Β</u> -(/	(加法,	
补码 Booth	n 算法需做 <u>C</u>	_次移位和最	多 <u>D</u>	欠加法。					
3. 设	浮点数阶码为8	位(含1位)	阶符),厚	尾数为 24	位(含1	位数符),	则 32 位	江二进制	
补码浮点规	观格化数对应的	十进制真值剂	5围是: 貞	最大正数	为	A	,	是小正数	
为 <u>B</u>	,最大负数	女为	С	,最⁄	小负数为_	]	D	°	
4. —	个总线传输周期	包括	A	\	В			С	和
	D	四个阶段	L Ç o						
5. CI	PU 采用同步控制	 ]]方式时,控	制器使用	<u> </u>	A	和	В	组成	
的多极时后	予系统。								
6. 在	组合逻辑控制器	中,微操作	控制信号	由	A		В	和	
C	决定。								
二 夕	词解释(共 10 ½	公	<b>~</b> )						
<b>一、</b>	1. 机器周期	7, 马赵 2 万							
	<ol> <li>初品月期</li> <li>周期挪用</li> </ol>								
	<ol> <li>2.</li></ol>	加油							
	4. 水平型微指 5. 却标是	1づ							
	5. 超标量								
四、讠	十算题(5 分)								

已知: 
$$A = -\frac{11}{16}$$
,  $B = -\frac{7}{16}$  求:  $[A+B]$ \*\*

五、简答题(15分)

- 1. 某机主存容量为 4M×16 位,且存储字长等于指令字长,若该机的指令系统具备 97 种操作。操作码位数固定,且具有直接、间接、立即、相对、基址五种寻址方式。(5分)
  - (1) 画出一地址指令格式并指出各字段的作用;
  - (2) 该指令直接寻址的最大范围(十进制表示);
  - (3) 一次间址的寻址范围(十进制表示);
  - (4) 相对寻址的位移量(十进制表示)。
  - 2. 控制器中常采用哪些控制方式,各有何特点?
- 3. 某机有五个中断源,按中断响应的优先顺序由高到低为 L0,L1,L2,L3,L4,现要求优 先顺序改为 L4,L2,L3,L0,L1,写出各中断源的屏蔽字。(5分)

中断源	屏蔽字 0 1 2 3 4
L0	
L1	
L2	
L3	
L4	

六、问答题(20分)

- (1) 画出主机框图 (要求画到寄存器级);
- (2) 若存储器容量为 64K×32 位,指出图中各寄存器的位数;
- (3) 写出组合逻辑控制器完成 STA X (X 为主存地址) 指令发出的全部微操作命令及节拍安排。
  - (4) 若采用微程序控制,还需增加哪些微操作?
  - 七、设计题(10分)

设 CPU 共有 16 根地址线,8 根数据线,并用  $\overline{\text{MREQ}}$  作访存控制信号(低电平有效),用  $\overline{\text{WR}}$  作读写控制信号(高电平为读,低电平为写)。现有下列存储芯片: $1K\times 4$  位 RAM, $4K\times 8$  位 RAM, $2K\times 8$  位 ROM,以及 74138 译码器和各种门电路,如图所示。画出 CPU 与存储器连接图,要求:

- (1) 主存地址空间分配: 8000H~87FFH 为系统程序区; 8800H~8BFFH 为用户程序区。
  - (2) 合理选用上述存储芯片,说明各选几片?
  - (3) 详细画出存储芯片的片选逻辑。

