WaveCore：基于 FPGA 的多功能信号测量与频谱分析系统

摘要

WaveCore 是一套在 XC7A35T 上以纯 RTL 实现的信号测量与频谱分析系统。片内 DDS 产生信号、DAC 输出、回环至 ADC，再由同一芯片完成测量与分析，不接外部仪器即可自检。

系统覆盖九类功能、十六项特性：1Hz~12.5MHz 信号源（分辨率 0.0116Hz，含双音）；100Hz~1MHz 频率测量（误差<1%）及峰峰值、占空比、脉宽；自研 1024 点 FFT 与厂商 4096 点 IP FFT 双通路；1024 点波形上传、三种触发、四档预触发；512 点谱帧与瀑布图、扫频；窗切换、帧重叠、谱平均、IFFT 回放；波形识别；锁相放大。

主要指标：整片 LUT 7886（37.91%）、FF 7082（17.02%）、BRAM 12（24.00%）、DSP 40（44.44%），50MHz 下 WNS +0.613ns、零失败端点。自研 FFT 核 502 LUT / 346 FF / 7 DSP，约为厂商 IP 核的三分之一。加 Hann 窗与抛物线插值后，泄漏由 14.7% 降至 0.9%，1kHz 读数由 976Hz 修正至 999Hz，误差 0.1%；电压测量在 1~4V 内最大偏差 2.8%、平均 0.8%。

波形识别用规则法与神经网络两条通路，强项互补：规则法方波可至 400kHz，神经网络正弦 400kHz、三角 200kHz。0x96 支持强制单路或自动选源，自动模式按「一致采信、一方不确定则信另一方、分歧时按频率仲裁」三层判据决策，1kHz~200kHz 三波形 18 组全对。

另实现数字锁相放大。信号被噪声淹没至 −18.8dB（信号功率仅为噪声的 1/76）时，常规峰峰值读数偏离真值 12 倍，锁相仍以 0.8% 误差给出幅度，代价是积分 32 个周期（1kHz 下约 32ms）。

时基四档，T3/T4 为高频频谱档，频谱最高观测 6.25MHz；波形帧固定 50kHz 采样。通信为 UART 460800-8N1，协议 v1.24 共 28 条命令；固件已固化至 Flash，上电自启。

目　　录

第一部分　作品概述 …… 4

1.1 功能与特性 …… 4

1.2 应用领域 …… 4

1.3 主要技术特点 …… 5

1.4 主要性能指标 …… 5

1.5 主要创新点 …… 6

1.6 设计流程 …… 6

第二部分　系统组成及功能说明 …… 6

2.1 整体介绍 …… 6

2.2 硬件系统介绍 …… 7

2.2.1 硬件整体介绍 …… 7

2.2.2 机械设计介绍 …… 7

2.2.3 电路各模块介绍 …… 7

2.3 软件系统介绍 …… 10

2.3.1 软件整体介绍 …… 10

2.3.2 软件各模块介绍 …… 11

第三部分　完成情况及性能参数 …… 15

3.1 整体介绍 …… 15

3.2 工程成果 …… 17

3.2.1 机械成果 …… 17

3.2.2 电路成果 …… 17

3.2.3 软件成果 …… 17

3.3 特性成果 …… 18

3.4 设计取舍 …… 22

3.4.1 频谱核：自研 1024 点，而非直接例化 IP …… 22

3.4.2 点数与精度：用 1/4 的点数，达到同等的频率精度 …… 23

3.4.3 锁相：数字相干解调，而非模拟相敏检波 …… 23

3.5 扩展应用：二端网络的幅频与相频测量 …… 24

3.5.1 方法：直通校准 …… 24

3.5.2 系统自身响应（直通） …… 25

3.5.3 被测件：一阶有源低通 …… 25

3.5.4 相位测量与系统延迟的分离 …… 27

3.5.5 顺带得到的一条量程边界 …… 27

3.5.6 工程说明 …… 27

3.6 工具版本与复现性说明 …… 28

3.7 复现说明 …… 29

3.7.1 前置条件 …… 29

3.7.2 从零重建的四步 …… 29

3.7.3 复现成功的判据 …… 29

3.7.4 三个已知易错点 …… 30

3.8 大模型协作与技能包提炼 …… 31

3.8.1 协作形态：人在环路的闭环 …… 31

3.8.2 技能包的提炼方式 …… 31

3.8.3 如何验证技能有效，边界如何确定 …… 32

第四部分 总结 …… 32

4.1 可扩展之处 …… 32

4.2 心得体会 …… 33

第五部分 参考文献 …… 34

第一部分 作品概述

1.1 功能与特性

（1）信号源：32 位 NCO＋256 点正弦表，1Hz~12.5MHz，分辨率 0.0116Hz，四种波形。

（2）参数测量：频率 100Hz~1MHz 误差<1%，另给峰峰值、占空比与脉宽。

（3）频谱：自研 1024 点 FFT 与厂商 4096 点 IP FFT 两条通路。自研含 Hann 窗与抛物线插值，输出基波与 3、5 次谐波，覆盖 0~6.25MHz；IP 通路服务 0~25kHz。

（4）高频档：四档时基，最高 fs=12.5MHz，频谱可观测到 6.25MHz。

（5）波形与触发：1024 点上传，自由/上升沿/下降沿，预触发 0/25/50/75%。

（6）频谱可视化：512 点幅度谱帧，柱状图与瀑布图，支持扫频。

（7）频域处理：窗切换、50% 帧重叠、8 帧谱平均、IFFT 滤波与回放。

（8）锁相放大：正交解调加整周期累加，可从噪声中提取微弱信号。

（9）波形识别：规则法与神经网络并行，输出正弦/方波/三角/其他。

1.2 应用领域

本系统面向不具备外部仪器的现场与教学场景：

（1）嵌入式设备自检：产线与现场通常没有信号源和示波器，板内回环可完成采集通道与测量算法的通电自检。

（2）教学实验：一套板卡覆盖信号源、示波器、频谱仪三类实验内容，包括频率、幅值、占空比与谐波观测。

（3）传感器与执行器调试：对 100Hz~1MHz 的周期信号给出频率、峰峰值与波形类型。

（4）频谱观测：0~6.25MHz 内的谐波与边带观测，配合瀑布图观察频率随时间的变化。

（5）二次开发：串口协议公开（v1.24，28 条命令），可作被测端或数据采集前端接入其它系统。

1.3 主要技术特点

（1）两条 FFT 通路分工覆盖。自研 1024 点核覆盖 0~6.25MHz 全频段；厂商 4096 点 IP 核实测在抽取比低于 100 时无法完成一帧，故服务 0~25kHz。两者不在同一频段，是分工而非等价替换。

（2）自研核轻量。16 位定点、DIF 结构、旋转因子共享 ROM，1024 点占 502 LUT / 346 FF / 7 DSP，约为 IP 核的三分之一。

（3）精度由算法而非点数获得。Hann 窗把泄漏压到 0.9%，抛物线插值把频率误差由 2.4% 降到 0.1%，点数不变。

（4）扩展复用既有引擎。窗切换、帧重叠、IFFT、谱平均均在原数据通路上扩展，未新增乘法器与块 RAM。

（5）板内闭环。DDS→DAC→ADC 构成回路，无需外部仪器即可验证全链路。

（6）单一串口承载全部数据。460800-8N1，测量行与二进制帧共用一条链路，帧率 21.2 帧/s。

1.4 主要性能指标

项目	指标	项目	指标
信号源	1Hz~12.5MHz，分辨率 0.0116Hz	频率测量	100Hz~1MHz，误差 <1%
波形种类	正弦 / 方波 / 三角 / 双音	电压测量	1~4V 内最大偏差 2.8%
频谱	IP 4096 点 + 自研 1024 点，最高观测 6.25MHz	频率精度	插值后 1kHz 报 999Hz（0.1%）
锁相放大	SNR −18.8dB 下幅度误差 0.8%	积分时间	32 周期可调（1kHz 约 32ms）
自研 FFT 范围	48.8~24951Hz（T1）/ 12.2~6238Hz（T2）	幅度谱帧	512 bin，帧率 21.2 帧/s
触发	自由 / 上升沿 / 下降沿	预触发	0 / 25 / 50 / 75%
资源	LUT 37.91% / FF 17.02% / BRAM 24.00% / DSP 44.44%	时序	WNS +0.613ns，0 失败端点

通信	UART 460800-8N1，协议 v1.24，28 条命令	交付形态	Flash 固化，上电自启

1.5 主要创新点

（1）关键算法均有双实现并各自给出边界：频谱对浮点金标准（RMSE 1.24×10^{-3}），识别用规则法对神经网络，测频用闸门法对测周法。

（2）泄漏与插值成套校正：明确加窗本身不提高读数精度，其作用是为插值提供干净输入，两者必须成对使用。

（3）免仪器的闭环自测：板内 DDS→DAC→ADC 回环，可在不接外部仪器时完成全链路自检。

（4）低代价功能扩展：九类功能在同一引擎上扩展，未新增乘法器与块 RAM。

1.6 设计流程

需求分析→方案选型→分模块 RTL 实现→仿真验证→上板联调→指标标定→文档与打包。

实施顺序：先打通 DDS 与 ADC 采集，实现波形显示；再加入测量与触发；随后并行实现 IP FFT 与自研 FFT 两条通路；最后叠加窗函数、帧重叠、谱平均、IFFT 与波形识别，每加一项即上板复核资源与时序。

第二部分　系统组成及功能说明

2.1 整体介绍

系统由 FPGA 板卡与上位机两部分组成。FPGA 内部按功能划分为八个功能块：命令解码、信号发生、ADC 采集、参数测量、触发与波形缓存、FFT（IP 与自研两路）、频谱帧与识别、串口收发，共对应 37 个子模块。上位机负责发送命令、显示波形与频谱，不参与任何测量运算。




图 2-1　系统整体框图

数据流如下：串口收到的命令帧经解码写入参数寄存器；信号发生模块据参数产生波形，或由 ADC 采集外部输入；采样数据进入 1024 点缓存后分三路使用——测量模块计算频率、峰峰值、占空比与脉宽；波形帧模块整理触发点后的 1024 点上传；FFT 通路做频谱分析。两路 FFT 并行工作，IP 通路输出 4096 点低分辨率谱，自研通路输出 1024 点并经加窗、插值、峰值搜索后给出三峰频率。

回环通路用于自检：DAC 输出经跳线接回 AD 输入，命令、测量、频谱、识别各环节可在不接外部仪器时闭环验证。模块之间的耦合仅通过参数寄存器与数据有效信号，任一路径关闭不影响其余部分。

2.2 硬件系统介绍

2.2.1 硬件整体介绍

主控为达芬奇 Pro 开发板（XC7A35T-2FGG484）。系统时钟 50MHz，ADC 采样时钟 25MHz，DAC 锁存时钟 50MHz。板载 CH340 提供一路 USB 转串口，与上位机通信。ADC 与 DAC 通过排针引出，回环自测时用跳线短接。

2.2.2 机械设计介绍

板卡为成品开发板，本项目的机械工作为接口定义与连线整理：ADC/DAC 排针按信号方向标注，回环跳线固定于板边，避免与按键、电源开关干涉。实物见 3.2.1。

2.2.3 电路各模块介绍

（1）AD9280 采集接口：8 位并行数据，25MHz 采样时钟由 FPGA 输出，

在时钟下降沿采样。模块输入端为 −5V~+5V 量程，板内先经 5:1 分压再加 1V 偏置送入 ADC。

（2）AD9708 输出接口：8 位数据，50MHz 锁存时钟，输出为 ±5V 双极性，幅度由板载电位器调节。

（3）串口：CH340 转 USB，460800-8N1，仅使用 TX/RX 两线，无硬件流控。

（4）按键与指示灯：KEY0 切换预设频率档位，LED0~3 指示当前档位。

各模块与 FPGA 的连接关系如下。箭头方向表示信号流向，标注为关键信号线名。需要说明的是，本作品使用成品 FPGA 开发板，未自行绘制 PCB 与原理图，因此本图给出的是接口级连接关系，而非 SCH 原理图。




图 2-2　硬件接口连接示意（成品开发板，未自行绘制 PCB）




图 2-3 电路板与接口布置

完整测试连接如下：主板、ATK_HS_AD_DA 模拟模块与回环飞线同时入镜，这是实际演示时的接线状态；拔掉回环飞线即可改接外部信号源。




图 2-4　完整测试连接（主板 ＋AD/DA 模块 ＋ 回环飞线，箭头标出关键接口）

2.3 软件系统介绍

2.3.1 软件整体介绍




图 2-5　软件分层架构

FPGA 侧为纯 RTL 实现，共 38 个 Verilog 源文件（顶层 board_top 加 37 个子模块），顶层只负责互连与时钟分配，不含运算逻辑。上位机为 Python 3 +

Tkinter，单一进程两个线程：串口线程负责收发、解析与重连，界面线程负责绘图与命令下发。协议文档 uart_protocol.md 为两端共享的唯一依据。

2.3.2 软件各模块介绍

本节按数据流顺序给出各模块的流程与关键输入输出变量。

（0）命令解码：串口收到字节后先查帧头 5A A5，再累计长度、比对校验和，校验通过才分发。参数类命令写入寄存器，脉冲类命令只置一拍标志，静默类命令（0x8A/0x8B/0x8D/0x8E）不返回 ACK，上位机只能靠可观察量判断。校验失败的帧整帧丢弃，不产生任何副作用。




图 2-6 命令解码流程与关键变量

（1）信号发生：32 位相位累加器，相位高 8 位查 256 点正弦表，输出经并串转换送 DAC。方波与三角由相位高位直接产生，双音为两路 NCO 相加后取半。频率字 FCW = f × 2³² / 50MHz，分辨率 0.0116Hz。




图 2-7　信号发生流程与关键变量

（2）ADC 采集与抽取：25MHz 采样后按 decim 计数抽取到 50kHz（T1）或 12.5kHz（T2），写入 1024 点缓存。抽取比由时基命令决定，波形识别使用的抽取比另按实测频率自适应。




图 2-8　采集与抽取流程及关键变量

（3）参数测量：频率采用等精度测频，10kHz 以下切换测周法；峰峰值取窗口内极大极小之差，按标定系数换算为毫伏；占空比与脉宽由阈值比较后的电平统计得到。测量结果经三级数字滤波与窗口平滑后上报，置信度不足时输出“其他”而不给错值。

（4）触发与预触发：触发点由边沿检测确定，写入缓存的起始位置可前移 0/256/512/768 点，对应 0/25/50/75% 四档预触发，从而看到触发边沿之前的波形。

（5）IP FFT 通路：调用 xfft IP，4096 点、16 位、流水线结构，输出峰值频率与幅值。实测该核在抽取比低于 100（即采样率高于 500kHz）时无法完成一帧，故仅用于 0~25kHz 低频段。

（6）自研 FFT 核：1024 点 Radix-2 DIF，16 位定点。输入加窗后用 10 级蝶形流水计算，旋转因子存于共享 ROM；输出做 L1 范数 |re|+|im| 取模，三趟扫描完成三峰搜索，再对每个峰做抛物线插值。资源 502 LUT / 346 FF / 7 DSP。




图 2-9　自研 FFT 流程与关键变量

（7）加窗与插值：窗表 1024 点、16 位，乘法后右移 7 位。Hann 窗把第一旁瓣由 −13dB 压到 −31dB，泄漏由 14.7% 降到 0.9%；插值按 Δk=(M_L−M_R)/(2(2M_C−M_L−M_R)) 修正，把 1kHz 由 976Hz 修正为 999Hz。

（8）频谱帧与瀑布图：幅度取模后按 4 位指数 + 4 位尾数压缩成 8 位，512 点一帧，帧头 5A A5 02，上位机逐帧绘柱状图并堆叠成瀑布图。

（9）波形识别：规则法用占空比、高低电平占比与斜率判别；神经网络为 6-16-4 全连接，输入占空比、归一化均值、峭度、波峰因数、归一化斜率与过零率，权重 int16、特征 Q15。两路始终并行，命令只切换上报来源。

（10）IFFT 与回放：复用同一套蝶形，读地址做 10 位位反转、旋转因子取共轭，在频域对指定 bin 段置零后再反变换，结果按 3 倍增益送 DAC 回放。

回放功能实际使用时有两个现象需要说明，两者都不是故障，而是该方案的固有性质。

其一，回放波形呈纺锤形，两端衰减、中间最大。原因是 IFFT(加窗信号的频谱) = 原信号 × 窗函数 —— 加窗之后再做反变换，窗函数本身变成了重建信号的包络。这是数学必然，与实现无关。本设计尝试过按 1/max(hann,0.25) 作逆窗补偿把它拉平，实测反而更差：帧内含约 14% 的量化杂散，真实包络并不严格等于窗函数，理想逆表在包络本已偏大的区段过度校正，反而造成局部塌陷（补偿前各段峰峰值为 17/15/22/31/28/36/30/20/20/14，补偿后变为

50/52/52/50/48/16/16/48/52/52，第 5、6 段明显塌陷）。因此保留原始包络，只做固定 3 倍增益。

其二，面板上的电压读数会在约 1000mV 与约 5000mV 之间跳动。这一条与峰峰值测量的时间窗有关：回放时 1024 个点逐点送出，每点占用 1000 个系统时钟（与采集抽取倍数一致），因此一个完整回放周期为 1024×1000/50MHz = 20.48ms；而频率计侧的峰峰值统计窗口为 GATE1_CLKS = 500000 个时钟，即 10.00ms。两者比值为 0.488，**不是整数** —— 也就是说测量窗口只覆盖了纺锤包的 48.8%，且窗口起点相对包络的相位会逐次缓慢漂移。

由此得到两种情形：窗口起点落在包络上升段（约占 48.8% 的相位区间）时，窗内含峰值点，读数接近满幅，约 5000mV；起点落在下降段（约占 51.2%）时，窗口只覆盖峰后半段与下一周期的开头，读数显著偏低，约 1000mV。前者区间略小于后者，因此现象表现为「多数时候在一千上下、偶尔跳到五千」。按 36.33mV/LSB 折算，1000mV 与 5000mV 分别对应约 27 与 138 个码值，与上述解释的量级一致。

这一现象也解释了为什么本作品在回放环节不引用电压读数作为判据，而只看示波器波形：在该工作模式下，峰峰值窗口与回放周期不构成整数关系，读数本身不具备重复性。若需稳定读数，应把测量窗口改为回放周期的整数倍，本次未作此修改，如实记录该限制。

（11）锁相放大：把 ADC 采样与同频正交参考相乘，再按整数个周期累加。参考 NCO 跑 25MHz（ADC 实际速率）并取 2 倍频率字，因此与 50MHz 域的 DDS 严格同频；正交参考直接复用 FFT 的旋转因子表（1024 点 ×16 位），比 8 位正弦表精度高一个量级。 累加必须凑满整数个周期，否则会残留 2 倍频分量，读数随之漂移。结果以 I/Q 两路回传， 幅度与相位由主机计算。




图 2-10 锁相放大流程与关键变量

（12）串口协议：命令帧 5AA5+ 命令字 + 长度 + 负载 + 校验和，共 28 条命令（含 0x9E/0x9F 调试探针）；上报分 ASCII 测量行（F=/V=/D=/W=/TY=/SF=/S2=/S3=/WIN=）与二进制帧（波形 0x01、谱帧 0x02）。

第三部分 完成情况及性能参数

3.1 整体介绍

系统已在实物板卡上完整跑通。上电后从 Flash 加载配置，约 1 秒内开始输出测量行，无需连接上位机即可独立工作；上位机接入后自动识别端口并刷新波形与频谱。

系统实物正面与斜 45° 全局照片如下。



1000 Hz
4977 mV
1001 Hz
-- Hz
49.6 %
500 us
1: 正弦
-- / -- / -- Hz
AI快开

图 3-1　系统实物（正面）



12 Hz
3: 其他
4904 mV
6 us
100000 Hz
50.0 %
AI快开

图 3-2　系统实物（斜 45°）

3.2 工程成果

3.2.1 机械成果

机械工作为接口定义与连线整理：ADC/DAC 排针按信号方向标注，回环跳线固定于板边，避免与按键、电源开关干涉。板卡正面见 3.1 图 3-1，接口布置见 2.2.3 图 2-3。

3.2.2 电路成果

ADC/DAC 接口与回环连线实拍。




图 3-3　回环连线

3.2.3 软件成果

上位机主界面：左侧时域波形，中部测量读数，右侧频谱与瀑布图，下方为命令面板。




图 3-4 上位机主界面

3.3 特性成果

（1）频率测量。与信号发生器对比，100Hz~1MHz 全量程误差小于 1%；1kHz 时读数 999Hz。

（2）电压测量。外接发生器 1~4V 输入，最大偏差 2.8%、平均 0.8%；内部标定值 KN=37203，对应 36.33mV/LSB。

（3）频谱精度。加 Hann 窗与抛物线插值后，泄漏由 14.7% 降至 0.9%，1kHz 方波三峰实测 999 / 2998 / 4997Hz（真值 1000 / 3000 / 5000），误差均小于 0.1%。

（4）窗函数。矩形、Hann、Blackman 三档可在线切换，用远离主峰的谱线高度作底噪指标，实测 81.6 / 25.6 / 25.2（8 位对数码）。

（5）50% 帧重叠。取一帧幅度谱的时间由 35ms 降至 24ms。

（6）谱平均。8 帧平均后逐 bin 的帧间标准差由 14.5 降至 1.05，底噪中位数基本不变（平均不改变噪声均值，只降低起伏）。

（7）预触发。四档位置逐点准确，0/256/512/768 点无偏差。

（8）波形识别。规则法与神经网络始终并行运行。两条实现的强项不同：正弦波神经网络可到 400kHz 而规则法在 150kHz 后失效；方波相反，规则法到 400kHz 仍全对；三角波神经网络到 200kHz、规则法到 100kHz。低频段两者均为 100%，高频段需按波形择优（选源策略见第 12 条）。

（9）高频频谱。四档时基，T3/T4 分别以 6.25MHz 与 12.5MHz 采样。实测自研 FFT 单峰：1MHz 报 1000237Hz、2MHz 报 2000474Hz、5MHz 报 5000543Hz，误差均小于 0.03%。

（10）锁相放大。在回环信号上叠加伪随机噪声并衰减信号，把信噪比压到 −18.8dB（信号功率仅为噪声的 1/76）：此时常规峰峰值读数 3487mV，而真值仅 290mV，偏离 12 倍，读数已完全不可用；同一时刻锁相给出 288mV，误差 0.8%。在 −0.6dB、−12.8dB 等中间点误差分别为 3.1% 与 1.2%，一致性良好。积分 32 个周期，1kHz 下约 32ms 完成一次。

（10b）锁相放大的频率选择性（实测）。上述 −18.8dB 数据说明锁相能在噪声中提取信号，但没有回答另一个更基本的问题：它到底只认多窄的一段频率？为此做了独立测试 —— 参考频率固定 1000Hz，用外部音源在 500Hz~2kHz 之间逐点改变信号频率，每个频点读一次锁相幅度。音源经一只 MAX9814 麦克风模块接入 AD 输入端（图 3-5），信号路径为：手机扬声器 → 空气 → 麦克风模块 → AD 输入 → FPGA。结果见图 3-6。




图 3-5　外部声源经麦克风模块接入 AD 输入端

实测曲线在 1000Hz 处形成单一尖峰（2597mV），偏离即迅速跌落：1020Hz 已降为 1354mV（−5.7dB），940Hz 为 308mV（−18.5dB），900Hz 为 198mV（−22.3dB），1110Hz 降到 64mV（−32.2dB），600Hz 与 1500Hz 分别只有 13.5mV（−45.7dB）与 55.7mV（−33.4dB），已接近 12mV 的噪声本底。




图 3-6　锁相放大器的实测频率选择性（参考 1000Hz，积分 32 周期）

对上图做洛伦兹拟合得到半宽 γ≈23.3Hz，即 −3dB 全宽约 47Hz；由积分时间推算的理论等效噪声带宽为 B=1/(2T)=15.6Hz。实测带宽比理论宽约 1.7 倍，原因有三：音源的标称频率本身存在偏差、声学路径存在驻波、以及手机扬声器的频率响应并不平坦。因此这组数据的价值在于**验证选择性存在且量级正确**，而不能当作带宽的精密标定 —— 后者的前提是音源频率准确，本测试不具备该条件。

这组数据的演示意义大于其精度：它把"只认一个频率"这个抽象说法，变成了一条可以直接看的曲线。需要注意的是，本测试与前述 −18.8dB 测试使用的是两条不同路径 —— 前者走外部声学通道，后者走板内电学回环，两者的本底

噪声水平不同，不宜直接比较绝对值。

（11）锁相放大的可操作性。I/Q 帧回传后由上位机换算幅度与相位并直接显示；积分周期可在 1~4096 之间调整，界面可开关并可单次读取。合成帧校验：给定 66 码、N=800000、相位 45°，界面显示 4796mV 与 45°，与手算一致。

（12）识别的自动选源。两套分类器在片中并行运行，0x96 可选强制规则法、强制神经网络或自动。自动模式采用三层判据：两法结论一致则直接采信；一方报「不确定」则采信给出具体类型的一方；仅当两者给出不同的具体类型时才按频率仲裁。这样设计是因为频率计在改频后存在滞后，而前两层判据不依赖频率。实测三种波形六个频点（1kHz~200kHz）全部正确，18 组无错，优于任一单独方法。

（13）三条量化对照轴。为回答「每套实现各自到哪为止」，另设三组对照。其一，波形识别：规则法在正弦 150kHz、三角 100kHz 后失效，神经网络在方波 200kHz 后失效，强项互补。其二，测频双方法：10kHz 以上用闸门法，误差即为 100Hz 除以频率（1MHz 时 0.01%）；10kHz 以下用测周法，分辨率 1Hz 但存在约 0.3% 的系统偏差，二者交接点取在误差相当处。其三，定点与浮点 FFT 对照：以 Python 复现 RTL 的定点口径（8 位输入、Q15 旋转因子、逐级右移、L1 模），与 float64 结果逐 bin 相比，归一化 RMSE 为 1.24×10^{-3}（−58dB），峰值 bin 在正弦、方波与小幅信号下完全一致。

（14）帧率与资源。幅度谱帧率 21.2 帧/s；整片 LUT 7886（37.91%）、FF 7082（17.02%）、BRAM 12（24.00%）、DSP 40（44.44%），50MHz 下 WNS +0.613ns、WHS +0.057ns，零失败端点。

（15）已知边界。自研 FFT 只扫描 bin 1~511，可用范围为 48.8~24951Hz（T1）与 12.2~6238Hz（T2）；超出范围的分量会混叠折叠为 fs−f 并报出看似合理的错误值，主机端已就此做出标注。时基四档全部可用：T1/T2 用于低频与高分辨率；T3/T4 为高频频谱档，采样率 6.25MHz 与 12.5MHz，对应频谱范围 3.125MHz 与 6.25MHz。波形帧固定 50kHz 采样，不随时基变化；高频观察走频谱通路。

（16）IP 核通路的缺陷与修复。IP 4096 点 FFT 上报的主峰 S= 与次峰 A=，曾出现「切过 T3/T4 后永久停止更新」：根因是发送窗口判据里等待计数采用饱

和计数，测量行一旦暂停超过 8ms，计数就顶死在上限，窗口再也打不开。改为到点绕回后，窗口每 40ms 必然重开一次，正常时序下行为不变。修复后连续五轮 T3/T4 往返实测，S= 始终保持更新，回归全部通过。

第三峰越界后的实测行为如下：

基频（方波）	5f 理论值	第三峰读数	结论
4950 Hz	24750 Hz	24752 Hz	正确
5000 Hz	25000 Hz	24975 Hz	边界（fs/2）
5050 Hz	25250 Hz	24751 Hz	折叠：50000 − 25250
5200 Hz	26000 Hz	24002 Hz	折叠

3.4 设计取舍

同样一套测量功能，实现路径往往不止一条。本节记录三处关键选择：选了什么、放弃了什么、代价用哪些数字量化。所有对比数据均来自本作品的综合报告与上板实测，而非估算。

3.4.1 频谱核：自研 1024 点，而非直接例化 IP

厂商 FFT IP 核功能完备、文档齐全，直接例化是最省事的路。本作品最终选择了自研 radix-2 DIF 原地运算结构，理由是资源账算下来差得太多。

对比采用同一口径：均为裸核，不含采样缓存、窗函数与峰值检测等外围逻辑；自研侧为 1024 点，IP 侧为 4096 点（IP 侧另有 1024 点配置，但本作品实际使用的是 4096 点那一档，故按此比较）。

资源项	IP 裸核（4096 点）	自研核（1024 点）	比值
LUT	1771	502	约 1/3.5
触发器 FF	2550	346	约 1/7.4
DSP48	9	7	约 1/1.3
块 RAM	11×RAMB18	1×RAMB36 + 2×RAMB18	约 1/2.8（按 36Kb 折算）

省资源本身不构成理由 —— 省了资源却算错，等于没做。所以更关键的是正确性验证。自研核的三个峰位（SF、S2、S3）与 Python 整数模型**逐字一致**，不是「误差在允许范围内」，而是每一位都对得上。这相当于给自研核配了一个可独立复算的参照物：把同一段采样喂给 Python 模型，算出来的数字必须和 FPGA 上一模一样。

IP 通路与自研通路在 1kHz 方波上给出的结论也一致：IP 报主峰 1001Hz、

次峰 3003Hz，自研报 976 / 2978 / 4980。两者数值不同是因为点数不同（4096 点 Δf=12.2Hz，1024 点 Δf=48.8Hz），但都指向基波与其三次谐波这个事实。换句话说，1/3.5 的 LUT 换来的不是「近似结果」，而是同一个结论。

代价是明确的：点数少 4 倍，分辨率从 12.2Hz 降到 48.8Hz。这一点在 3.4.2 单独讨论。

3.4.2 点数与精度：用 1/4 的点数，达到同等的频率精度

把点数从 4096 降到 1024 的直接后果是 Δf 变粗 4 倍。如果只做 FFT 就结束，1kHz 的信号会被量化到 976Hz，误差 2.4%，这个数字在测量仪器上不能接受。

本作品的解法是把「分辨率」这个指标的代价用算法补回来，而不是用资源补：加 Hann 窗压低泄漏，再用抛物线插值从相邻三个 bin 反推真实峰位。实测效果如下。

指标	只做 FFT	加窗 + 插值	改善
谱泄漏	14.7%	0.9%	16 倍
1kHz 读数	976 Hz	999 Hz	误差 2.4% → 0.1%
1kHz 方波三峰	976 / 2978 / 4980	999 / 2998 / 4997	均 < 0.1%

这处取舍的意义在于：资源是硬的，算法是软的。把指标压在算法上，省下来的 LUT 可以用来放第二个 FFT（IP 通路）和波形识别网络，整片 LUT 才落在 37.91%。若改用 4096 点自研核，单是蝶形级数增加就会让资源翻倍，双实现互校这个设计前提也就不成立了。

同时也必须承认它的边界：插值只能修正「单峰落在两个 bin 之间」的情形。当两峰间隔小于一个 bin 时，插值无法分离，此时 48.8Hz 的分辨率就是硬上限。3.3 节第（14）条给出的越界实测表，记录的就是这类失效场景。

3.4.3 锁相：数字相干解调，而非模拟相敏检波

锁相放大在模拟域实现是成熟方案：乘法器加低通滤波即可。本作品选择全数字实现，主要出于三点考虑。

第一，时间常数可配置且无漂移。模拟锁相的时间常数由 RC 决定，改一次要换元件，且电容漏电、温漂会让直流工作点缓慢移动。数字方案的积分周期在 1~4096 之间可调，32 周期对应 32ms、等效噪声带宽 15.6Hz；128 周期对应带宽 3.9Hz。实测两者均值差异为 0.0%，只有波动从 ±2.9mV 降到 ±2.6mV——

这说明累加确实是整周期的，否则均值会随积分长度漂移。

第二，参考与激励同源。锁相的参考直接取自 DDS 的频率字，与激励信号严格同频，不存在模拟方案中参考通道的相位漂移问题。代价是必须先知道信号频率 —— 这一点在 3.3 节第（10）条的数据里没有被掩盖：通带只有 15.6Hz，落在通带外的白噪声按等效噪声带宽折算可压低约 32dB（25kHz 奈奎斯特带宽对 15.6Hz），但恰好落在通带内的干扰同样会被算进去。

第三，与主测量链路共用同一份 ADC 数据。锁相、FFT、参数测量三条通路都从 ad_cap 取数，互不干扰：锁相开启时频谱照常刷新，波形帧也照常出。

实现上采用正交双路（I/Q）而非单路相敏检波，原因是单路输出与信号相位相关，相位恰好落在 90° 时读数趋近于零。取两路正交分量后计算幅度 $\sqrt{(I^2+Q^2)}$，结果与相位无关。这一设计在实测中得到验证：回环 1kHz 下，锁相读数 4828mV 与直接峰峰值 4868mV 之比为 0.992。

以上三处取舍的共同点是：都放弃了「更直接的那条路」，但每一次放弃都对应一个可量化的代价，并且这个代价都在 3.3 节的实测数据里如实记录，包括失效边界。本作品不对任何一项指标做理想化描述。

3.5 扩展应用：二端网络的幅频与相频测量

前面各节的测量对象都是本系统自身：DDS 产生信号，ADC 收回信号，闭环自证。这种验证能说明链路正确，但说明不了仪器能用来测别的东西。为回答后一个问题，本作品在不改动任何 FPGA 逻辑的前提下，把现有能力组织成一台二端网络特性测量装置。

3.5.1 方法：直通校准

测量分两遍。第一遍拔掉被测件，让 DAC 直接连到 ADC，逐点记录系统自身的响应；第二遍串入被测件，同样频点再测一遍。两次相除，系统自身的幅频与相频被除掉，剩下的就是被测件。

这不是本作品自创的做法 —— 商用网络分析仪开机后的第一件事就是直通校准，目的完全一样。相位同理：锁相帧本身包含 I 与 Q 两路，相位由反正切直接得出，无需额外硬件。

两遍都使用 19 个**对数间隔**频点（1kHz 至 1MHz，每十倍频程 6 点）。不使用板内 0x8B 扫频功能，因为那是线性扫频，而幅频特性图的横轴是对数坐标。

3.5.2 系统自身响应（直通）

直通一遍的结果本身就是一个指标：本系统在 1MHz 内的幅频不平坦度为 0.034dB（1kHz 为基准，100kHz 处 +0.006dB，464kHz 处 −0.004dB，1MHz 处 −0.034dB）。这个数字说明后续测量可以放心把系统当作平坦通路，同时也解释了为什么两遍归一化后的结果几乎不发生变化 —— 系统确实没有多少可扣的。

3.5.3 被测件：一阶有源低通

被测件为自行搭焊的一阶有源低通，R=2.2kΩ、C=4.7nF，运放 NE5532，供电压 ±12V。按标称值计算，理论截止频率为 1/(2πRC)=15393Hz。实物见图 3-7。




图 3-7　被测件：一阶有源低通（2.2kΩ + 4.7nF + NE5532，±12V 双电源）

指标	理论值	实测值	偏差
截止频率 fc	15393 Hz	15370 Hz	0.15%
滚降斜率（100k→1M）	−20.0 dB/dec	−19.03 dB/dec	5%
滚降斜率（46k→464k）	−20.0 dB/dec	−19.45 dB/dec	2.8%

滚降斜率（32k→316k）	−20.0 dB/dec	−19.35 dB/dec	3.3%
通带幅度残差	0%	≤1.2%（1k~68kHz）	—




图 3-8　一阶有源低通的实测波特图（上：幅频；下：相频）

图 3-8 中灰线为由拟合参数生成的理论曲线，圆点为锁相实测，方块为峰峰值直接测量。可以看到三条信息：一是实测点与理论曲线在通带内几乎重合；二是 300kHz 之后方块点明显高于圆点，说明峰峰值已失效；三是相频曲线在中频段穿过 90°，高频段继续下探。

截止频率偏差 0.15%，小于电容本身的容差（4.7nF 常用 ±10%）。换句话说，测量结果的误差已经小于元件标称值的误差，此时剩余偏差主要来自元件而非仪器。

3.5.4 相位测量与系统延迟的分离

未经校准直接看被测件相位时，曲线在中频段穿过 90° 后继续下降，1MHz 处达到约 −277°。一阶低通的相移理论极限是 −90°（或反相拓扑的 +90°），出现这样的数值，第一反应会是「接错了」。

实际原因是系统存在传播延迟：延迟在频域表现为与频率成正比的相移，即 −360·f·Td。用三项模型拟合全部 19 点，未校准时得到 Td=0.33μs；**做完直通校准后，同一批数据拟合出的 Td 降到 0.04μs**。

这个变化本身就是校准有效的证据：被扣掉的 0.29μs 来自 DAC 转换、AD 驱动与采样保持，属于系统而不属于被测件，而直通一遍恰好能把它单独量出来。换句话说，本作品不只知道「测出来的相位是多少」，还知道「其中多少是我的账」。

另有两点如实说明。其一，该被测件实测为**反相**拓扑（1kHz 处相位差约 180°），并非最初设想的同相跟随器，相位模型因此采用 φ(f)=180°−arctan(f/fc)；幅度特性不受影响。其二，1kHz 处相位仍有约 9° 的残差，与低频段信噪比下降及过零点判断有关，未做进一步修正。

3.5.5 顺带得到的一条量程边界

这次测量同时给出了两条通路失效点的实测值：

频率	锁相读数	峰峰值读数	判断
100 kHz	736 mV	762 mV	两者一致
316 kHz	225 mV	326 mV	峰峰值偏高 45%，已被噪声撑住
1 MHz	82 mV	363 mV	峰峰值完全失效

316kHz 那一行值得单独说明：峰峰值读 326mV，而锁相读 225mV，**峰峰值是偏高的**。原因是信号已经降到噪声本底以下，峰峰值统计的是「最大值减最小值」，噪声的起伏会被当成信号记入，于是读数停在本底附近不再下降。这正是「读数看起来正常、实际已经无效」的情形 —— 也是为什么需要一条独立量程来互相印证。本作品的两条通路在此形成互补：峰峰值在 300kHz 附近失效，锁相可续至 1MHz。

3.5.6 工程说明

本项功能**未新增任何 FPGA 逻辑**，RTL 与比特流与 3.3 节所述完全一致。

信号源、频率设定、幅度测量、锁相解调全部复用既有命令（0x85、0x8B、0x9A、0x9B）与既有时基通路；扫频流程、两遍归一化、拟合与绘图均由上位机完成。

这意味着被测对象可以更换而流程不变：换成 RC 高通、LC 谐振、运放幅频特性，只需重新插线并重跑同一条脚本。方法学与被测件无关，这是本作品从「自测装置」走向「测量仪器」的关键一步。

3.6 工具版本与复现性说明

本作品的全部综合、实现与上板验证均在 **Vivado 2020.2** 下完成，与赛道指南推荐的 2026.1 / 2025.2 不同。此处按指南「如使用其他版本需在报告中说明并保证脚本可复现」的要求，说明版本选择的原因、影响范围与复现方式。

选择 2020.2 的原因是实验室授权环境固定：本队所在实验室的器件授权与教学镜像统一在该版本，更换需重新申请授权并重装工具链，在作品周期内不具备可行性。需要说明的是，这一选择**只影响工程的打开与实现流程，不改变任何设计内容** —— 全部 RTL 限于 IEEE 1364-2001 可综合子集，未使用任何版本相关的专有原语或 IP 封装宏；三个 IP（xfft、blk_mem_gen_0/1）均为标准 LogiCORE，工程文件与 Tcl 重建脚本随源码一并提交。

跨版本复现方式：build/create_project.tcl 为从零重建脚本，依次完成建工程（xc7a35tfgg484-2）、拷贝 RTL 并重写 $readmemh 绝对路径、加载约束、重建三个 IP，在新版本上执行该脚本即可得到等价工程。已知差异集中在两点：其一，IP 重新生成后综合报告中的触发器与 LUT 计数可能与本文存在个位数百分比偏差；其二，时序收敛余量随版本波动，本文的 WNS +0.613ns 为 2020.2 下的实测值，换版本后应重新查看实现报告的 _timing_summary_routed.rpt，不宜直接沿用。

需强调的是，本作品不依赖任何版本专有特性：未使用 AI Engine、未使用 Versal 相关原语、未调用需要特定版本的 HLS 流程。工程的全部可综合性来自标准 RTL —— 这一点在 sim/board_elab/run_board_elab.bat 的顶层展开检查中已逐模块确认，在任何支持 7 Series 的 Vivado 版本上都可完成 elaborate。

资源层面的结论同样不依赖版本：「自研 FFT 核约为厂商 IP 核三分之一」这一比例关系，是两个核在同一版本、同一口径下比较得出的，属于同版本内的相对量；若需对外引用绝对值，应按目标版本重测后更新。

3.7 复现说明

本节按指南「可供他人从零开始完整执行」的要求编写。读者无需联系作者、无需任何本机遗留文件，仅凭公开仓库即可完成，全程约 8～15 分钟。

3.7.1 前置条件

项	要求	检查方式
Vivado	2020.2（其他版本见 §3.6）	`vivado -version`
目标器件	Artix-7 `xc7a35tfgg484-2`	工程属性
Python（上位机）	3.8 + pyserial / numpy / matplotlib	`python -c "import serial"`
硬件	主板 +AD/DA 模块 + 一根回环跳线	—

上位机依赖用 pip install pyserial numpy matplotlib 安装。硬件仅在第 4 步的上板验证时需要；前 3 步与「数值层面的复现」均可无硬件完成。

3.7.2 从零重建的四步

第 1 步 · 重建工程。 仓库**不包含 .xpr** —— 工程文件含大量本机绝对路径，且可被脚本完整重建。在仓库根目录执行 vivado -mode batch -source build/create_project.tcl（或在 Tcl Console 里 source 该脚本）。脚本依次完成：建工程 → 把 src/*.v 复制到 recreate/generated_src/ 并把 $readmemh 的绝对路径改写为指向该目录 → 加入 RTL、testbench 与 board/wavecore.xdc → 重建三个 IP → 设 board_top 为顶层。工程生成于 recreate/wavecore/。

第 2 步 · 综合到 bitstream。 vivado -mode batch -source build/reset_and_build.tcl。

第 3 步 · 上板。 board/program_device.bat 烧 SRAM（掉电即失）；若需断电自启，用 build/gen_mcs.bat 转 MCS 后 build/program_flash.bat 写 Flash。注意：**烧板脚本在 board/、构建脚本在 build/**，两者不在同一目录。

第 4 步 · 按 §3.7.3 的判据核对，数值落在范围内才算复现成功。

3.7.3 复现成功的判据

复现不是「能打开就算成功」。下表给出每一层的可核对量与其**数据来源**，按表逐项对照即可判断。

检查项	期望值	数据来源
实现资源	LUT 7886（37.91%）/ FF 7082（17.02%）/ BRAM 12（24.00%）/ DSP 40（44.44%）	`impl_1/*_utilization_placed.rpt`
时序	WNS +0.613 ns、WHS +0.057 ns、0 失败端点	`impl_1/*_timing_summary_routed.rpt`
上电行为	约 1 s 内串口（460800-8N1）开始输出 `F=` 测量行	串口助手
频率测量	设 1 kHz 时读数落在 999 附近（误差 <1%）	命令 `5A A5 85 00 04 E8 03 00 00 74`
自研 FFT	1 kHz 方波三峰 `SF/S2/S3` ≈ 999 / 2998 / 4997	命令 `5A A5 8A 00 01 00 8B`
电压读数	回环方波 1～4 V 内偏差 ≤ 2.8%	`V=` 字段

资源一项必须读取实现报告：综合报告把 OOC IP 当作黑盒，总数比实际小 20% 以上。同一版设计在综合、层次、实现三份报告里的口径互不相同，用错一份会把「资源充足」误判为「即将超容」，也会把一次正确的复现误判为失败。

3.7.4 三个已知易错点

其一，IP 只有三个。 blk_mem_gen_0（1024×9 波形缓存）、blk_mem_gen_1（1024×32 FFT 存储）、xfft_0（4096 点 FFT），全部由脚本按固定参数重建，**仓库中不需要 .xci 文件**。

其二，窗表不是 IP。 hann_rom、blackman_rom、sine_rom、twiddle_rom 都是 src/ 下的普通 Verilog 模块，随 src/*.v 一起编译。把它们当 IP 去找，会找不到。

其三，没有 ILA。调试核在交付版中关闭（board_top.v 内 ILA_EN = 1'b0），重建脚本刻意不创建它 —— 这一项可省 729 LUT、1253 FF 与 1 块 RAMB36，也是本文资源数字成立的前提。需要调试时把 ILA_EN 改回 1'b1 并自行添加 ILA IP。

此外，若不走上述脚本而手工建工程，必须先执行 python build/relocate.py -

-root <工程根目录> --apply 重定位 ROM 初始化路径。五个 ROM 模块的 $readmemh 含绝对路径，而**读不到文件时综合可能不报错**，ROM 会静默退化为 X/0，上板后波形全错却无从定位。走脚本路径时该问题已被自动处理。

3.8 大模型协作与技能包提炼

本项目的完整交互记录见随作品提交的《大模型协作记录》（含提示词、模型回答与自我纠错轨迹），可复用经验沉淀见《工程技能包》（skill/ 目录，共 88 条）。本节说明这两份材料的**形成方式**与**提炼依据**，即指南第 5、6 条要求的「智能体工作流设计」与「从哪些失败中总结、如何验证有效、边界如何确定」。

3.8.1 协作形态：人在环路的闭环

本项目在 2026 年 9 月中旬之后的协作形态，并非「人提问—AI 回答」的单向模式，而是四步一轮的闭环：**AI 提出方案 → 人判断可行性并执行 → 把仿真或上板实测结果反馈回去 → AI 据实测结果修正**。

这个形态对记录方式有直接影响：记录中的「提示词」一栏常是现象描述、一段实测数据、一次决策确认或一句驳回，而非完整问句。需要强调的是，**人在回路中的角色是判断者与验证者** —— 由 AI 提出的每一个结论、每一段代码，都必须经仿真或上板实测验证后才会被采纳；被驳回或修正的过程在各条目的「自我纠错轨迹」中如实保留，未作删减。

3.8.2 技能包的提炼方式

88 条技能条目统一采用五栏格式：**适用场景 / 使用方法 / 失效条件 / 来源 / 已验证效果**。其中「失效条件」是刻意保留的一栏 —— 一条只说明「什么时候有用」的经验无法复用，必须同时说清边界在哪里。

以 SK-029 为例，其来源是一次代价最大的资源事故：波形缓存写了 ram_style="block"，综合通过，但读口带了异步复位，综合器因此放弃块 RAM 推断，把 32768 个存储位全部铺成触发器并生成 4096 选 1 的读多路器，单项吃掉全设计 86% 的 LUT 与 93% 的 FF。更值得记录的是它**潜伏了 25 天** —— 期间曾一度以为修复过，但改动从未生效，被资源总数掩盖。

由此提炼出的技能条目不是一个结论，而是三步可操作流程：① 按 深度×位宽 对账，在分层报告中查该实例的 FF 数；② 按「实例名 + 原语类型」确

认是 RAMB36E1 还是 FDRE；③ 若为 FDRE，检查读口是否带异步复位。失效条件写明为「读口无复位且综合器已成功推断时，本条不适用」。

3.8.3 如何验证技能有效，边界如何确定

每条技能在入库前都要经过一次「回放」：用同一现象重新触发一次，确认按条目给出的步骤能在预期时间内定位到同一结论，方可标记为已验证。SK-029 的回放方式是故意构造一个同形状的读口带复位缓存，确认三步流程能在 10 分钟内定性 —— 这也是条目里「10 分钟定性」这个说法的来源。

边界的确定来自反向验证：把条目应用到它**不该适用**的场景，观察是否给出错误结论。例如「只看实现报告」这条经验，在仅做 RTL 语法检查或只跑仿真的阶段并不成立，因此条目中明确限定为「综合/实现阶段判断可布线性」，而非泛化为「永远不要看综合报告」。

技能包中另设一份「交付前血泪自检清单」，把 88 条里最易复发、代价最高的十余条按「改完代码 / 改完数字 / 上板前 / 提交前 / 排查卡住时」五个时机重排，使他人无需通读全部条目即可在关键节点做一次两分钟自检。

第四部分 总结

4.1 可扩展之处

（1）提高频谱分辨率。当前高频档受 1024 点限制，T4 下 Δf 达 12.2kHz；若把点数提到 4096，在同样带宽下分辨率可提高 4 倍，代价是块 RAM 与蝶形级数增加。

（2）扩展测频上限的标定。内部回环受 DDS 模拟带宽（约 5MHz）限制，无法验证更高频率；接外部信号源可把 5~12.5MHz 这一段标出来。

（3）增加抗混叠前端。当前混叠只能靠主机侧标注，加一级模拟低通可从根本上抑制。

（4）接入传感器前端。预留运放与滤波接口后，可直接测量振动、音频等非电量信号。

4.2 心得体会

这个项目上最花时间的不是把功能做出来，而是确认做出来的东西是对的。

第一版综合报告显示 LUT 占用超过 100%，无法布线。查下来不是功能太多，而是波形缓存那块 RAM 的读口带了异步复位，Vivado 因此放弃块 RAM 推断，把 32768 个存储位全部铺成触发器，单这一项就吃掉 86% 的 LUT。把读写口拆成两个不带复位的 always 块后，资源降到原来的四分之一。这件事让我明白：资源数字要看实现报告和原语类型，不能看综合估计，更不能凭感觉。

第二件是同一个坑又踩了一次。谱平均的累加存储器同样因为写在带异步复位的 always 块里退化成 12597 个触发器，把整片 LUT 从 35.9% 推到 53%。两次都是同一个原因，说明第一次并没有真正弄懂，只是把那一处改对了。

第三件事关于“测出来是对的”和“实际是对的”之间的距离。有两项功能（自适应选窗与谱平均）代码写了、协议里有、上位机有按钮，实测却完全没反应——原因是指令译码模块的实例化漏接了两个端口，Verilog 把未连接的输入当作无驱动网络，综合器一句警告都没有。功能从写成那天起就没运行过。发现它靠的是逐条发命令看回报有没有变化，而不是读代码。

还有一次是关于噪声平均的认识。我原本以为 8 帧平均能把底噪压低约 4.5dB，实测却几乎不动。查过之后才清楚：对随机噪声做平均，均值是无偏的、不变，变的只是方差。文档里那句话是错的，现在已经改掉。类似地，自研 FFT 的第三峰在基频超过 5kHz 后会混叠折叠成一个看起来很合理的错值，而不是报零或乱跳——这种情况如果不做上板逐点扫频，是想象不到的。

方法上收获最大的是把仿真模型做到与 RTL 逐字一致：同样的整数加窗、同样的 L1 取模、同样的三趟扫描与峰值门限。模型能复现板上的错误读数时，定位就不是猜了。这个模型后来直接用来验证插值和窗系数的对齐，省下了大量盲试的时间。

最后是取舍。原计划还要做 4096 点自研 FFT，评估后放弃了：插值已经把频率误差压到 0.1%，再增加点数的收益远小于代价。把有限的时间放在把已有功能做扎实、把每个数字都验证过，比多加一个功能更有意义。

传感器前端的处理则走了另一条路。早期用麦克风模块接入时，读数长期停在 1500mV 不动，一开始怀疑算法，实测后才发现是增益档选得过高（60dB），

信号本身已经贴着模块的输出上限。把增益降到 50dB 后读数回到 500mV，但此时信噪比又不足以体现锁相的作用。最终没有继续堆前端电路，而是改用一个更干净的实验替代 —— 用外部音源做频率扫描，直接测出锁相的选择性曲线（3.3 节第（10b）项）。这条路不需要改任何硬件，却把"只认一个频率"这个抽象说法变成了一条可看的曲线。

第五部分 参考文献

[1] Xilinx Inc. Vivado Design Suite User Guide: Synthesis (UG901)[M]. San Jose: Xilinx Inc., 2020.

[2] Xilinx Inc. 7 Series FPGAs Memory Resources User Guide (UG473)[M]. San Jose: Xilinx Inc., 2019.

[3] Xilinx Inc. LogiCORE IP Fast Fourier Transform v9.1 Product Guide (PG109)[M]. Xilinx Inc., 2020.

[4] Xilinx Inc. 7 Series FPGAs Data Sheet: Overview (DS180)[M]. San Jose: Xilinx Inc., 2018.

[5] Analog Devices Inc. AD9280 8-Bit, 32 MSPS Analog-to-Digital Converter Datasheet[Z]. 2000.

[6] Analog Devices Inc. AD9708 8-Bit, 125 MSPS TxDAC Digital-to-Analog Converter Datasheet[Z]. 1999.

[7] Cooley J W, Tukey J W. An Algorithm for the Machine Calculation of Complex Fourier Series[J]. Mathematics of Computation, 1965, 19(90): 297-301.

[8] Oppenheim A V, Schafer R W. Discrete-Time Signal Processing[M]. 3rd ed. Pearson, 2010.

[9] Harris F J. On the Use of Windows for Harmonic Analysis with the Discrete Fourier Transform[J]. Proceedings of the IEEE, 1978, 66(1): 51-83.

[10] Grandke T. Interpolation Algorithms for Discrete Fourier Transforms of Weighted Signals[J]. IEEE Transactions on Instrumentation and Measurement, 1983, 32(2): 350-355.

[11] Smith S W. The Scientist and Engineer's Guide to Digital Signal

Processing[M]. California Technical Publishing, 1997.

[12] Wakerly J F. Digital Design: Principles and Practices[M]. 4th ed. Pearson, 2005.

[13] Chu P P. FPGA Prototyping by Verilog Examples[M]. Wiley-IEEE Press, 2008.

[14] Maxfield C. The Design Warrior's Guide to FPGAs[M]. Newnes, 2004.