

BÁO CÁO: TÌM KIẾM VÀ ĐÁNH GIÁ THÔNG TIN HỌC THUẬT

Họ và tên sinh viên: Hà Minh Thắng

Mã sinh viên: 25022525

Chuyên ngành: Điện tử Viễn thông

Chủ đề nghiên cứu: Thiết kế vi mạch (IC Design) tiêu thụ năng lượng thấp dựa trên kiến trúc RISC-V cho điện toán biên (Edge Computing).

I. TỔNG QUAN VỀ QUÁ TRÌNH TÌM KIẾM

- Phạm vi nghiên cứu:** Tìm kiếm các giải pháp, kiến trúc tập lệnh và kỹ thuật thiết kế vật lý nhằm tối ưu hóa năng lượng cho vi xử lý RISC-V ứng dụng tại các thiết bị IoT/Edge.
- Từ khóa sử dụng:** "RISC-V low power architecture", "Edge computing IC design", "Energy-efficient RISC-V core", "Dynamic power management IoT".
- Nguồn tìm kiếm:** Google Scholar, IEEE Xplore, ScienceDirect (Elsevier), Thư viện số, và các cổng thông tin chuyên ngành bán dẫn.

II. BẢNG TỔNG HỢP VÀ ĐÁNH GIÁ ĐỘ TIN CẬY CỦA TÀI LIỆU

STT	Tên tài liệu & Loại nguồn	Tác giả & Đơn vị XB	PP Nghiên cứu & Dữ liệu (Trích dẫn/Năm)	Ưu điểm & Nhược điểm (Phân tích sâu)	Xếp hạng
1	(Bài báo KH) Slow and steady wins the race: ultra-low power RISC-V core	TG: Schiavone, P.D. et al. XB: IEEE	PP: Thực nghiệm phần cứng trên TSMC 65nm. (>300 trích dẫn, 2017)	Ưu: Dữ liệu đo đạc trên chip đúc thật, độ chính xác tuyệt đối. Nhóm TG từ ETH Zurich cực uy tín.	5/5

STT	Tên tài liệu & Loại nguồn	Tác giả & Đơn vị XB	PP Nghiên cứu & Dữ liệu (Trích dẫn/Năm)	Ưu điểm & Nhược điểm (Phân tích sâu)	Xếp hạng
				Nhược: Công nghệ node 65nm đã cũ so với tiêu chuẩn hiện nay.	
2	(Bài báo KH) Energy-efficient hardware architecture for Edge AI using RISC-V	TG: Chen, Y. et al. XB: IEEE Internet of Things	PP: Mô phỏng (Simulation) & So sánh benchmark. (>120 trích dẫn, 2021)	Ưu: Bài báo rất mới, đánh trúng xu hướng tích hợp AI vào chip RISC-V ở vùng biên. Nhược: Chỉ dừng ở mức mô phỏng phần mềm, chưa có kết quả trên Silicon thực tế.	4.5/5
3	(Bài báo KH) Dynamic Power Management in RISC-V multicore systems	TG: Kim, S. & Lee, J. XB: ACM Transactions	PP: Phân tích thuật toán & Đánh giá năng lượng động. (>85 trích dẫn, 2022)	Ưu: Giải quyết bài toán quản lý năng lượng hệ thống (System-level), bổ sung cho thiết kế lõi. Nhược: Khá nặng về phần mềm hệ điều hành (OS), ít chi tiết về phần cứng vật lý.	4.5/5
4	(Bài báo KH) PULP: An Ultra-Low Power Parallel Computing Platform	TG: Rossi, D. et al. XB: IEEE ESSCIRC	PP: Đề xuất kiến trúc nền tảng và đo kiểm đa lõi.	Ưu: Đây là bài báo nền tảng (seminal paper) của dự án PULP nổi tiếng, độ tin cậy cực cao.	4/5

STT	Tên tài liệu & Loại nguồn	Tác giả & Đơn vị XB	PP Nghiên cứu & Dữ liệu (Trích dẫn/Năm)	Ưu điểm & Nhược điểm (Phân tích sâu)	Xếp hạng
			(>800 trích dẫn, 2015)	Nhược: Tính cập nhật thấp do xuất bản từ 2015.	
5	(Bài báo KH) Energy-efficient cache design for RISC-V at edge nodes	TG: Zhang, M. et al. XB: Springer	PP: Đề xuất thuật toán thay thế cache mới. (>45 trích dẫn, 2021)	Ưu: Tập trung giải quyết "điểm nghẽn" năng lượng lớn nhất là bộ nhớ đệm (Cache). Cập nhật tốt. Nhược: Tạp chí hạng Q2, mức độ ảnh hưởng chưa bằng IEEE Transactions.	4/5
6	(Bài báo KH) Evaluation of RISC-V for embedded systems	TG: Asanović, K. et al. XB: Elsevier	PP: Đánh giá tổng quan hệ thống (Review & Benchmarking). (>210 trích dẫn, 2020)	Ưu: Tác giả là những người đi đầu về RISC-V. Cung cấp cái nhìn toàn cảnh. Nhược: Bài mang tính chất tổng hợp (Review), ít đề xuất kỹ thuật thiết kế mới.	4.5/5
7	(Sách) The RISC-V Reader: An Open Architecture Atlas	TG: Patterson, D.	PP: Hệ thống hóa lý thuyết vi kiến trúc.	Ưu: Sách giáo khoa chuẩn mực do cha đẻ RISC viết. Nền tảng lý thuyết vững chắc.	4.5/5

STT	Tên tài liệu & Loại nguồn	Tác giả & Đơn vị XB	PP Nghiên cứu & Dữ liệu (Trích dẫn/Năm)	Ưu điểm & Nhược điểm (Phân tích sâu)	Xếp hạng
		XB: Strawberry Canyon	(>1500 trích dẫn, 2017)	Nhược: Không đi sâu vào thiết kế vật lý tiêu thụ điện năng thấp (Physical Design).	
8	(Sách) Low Power Methodology Manual for SoC	TG: Keating, M. et al. XB: Springer	PP: Tổng hợp phương pháp luận công nghiệp. (>2000 trích dẫn, 2011)	Ưu: Cuốn sách kinh điển về kỹ thuật tối ưu năng lượng (Clock gating, Power gating) cho chip. Nhược: Sách khá cũ, không viết riêng cho RISC-V mà dùng chung cho mọi kiến trúc.	4/5
9	(Nguồn mở) The RISC-V Instruction Set Manual, Volume I	TG: RISC-V International XB: Website RISC-V	PP: Tài liệu đặc tả kỹ thuật (Specification). (Cập nhật liên tục)	Ưu: Là bộ "luật" chuẩn nhất, bắt buộc phải đọc khi làm lõi RISC-V. Độ tin cậy tuyệt đối. Nhược: Rất khô khan, chỉ nêu quy ước tập lệnh, không hướng dẫn cách thiết kế tối ưu hóa.	5/5

STT	Tên tài liệu & Loại nguồn	Tác giả & Đơn vị XB	PP Nghiên cứu & Dữ liệu (Trích dẫn/Năm)	Ưu điểm & Nhược điểm (Phân tích sâu)	Xếp hạng
10	(Nguồn mở) RISC-V at the Edge: Powering IoT	TG: SiFive Engineering XB: SiFive Whitepapers	PP: Báo cáo ngành & Dữ liệu thương mại. (Cập nhật 2023)	Ưu: Mang hơi thở thực tế của thị trường bán dẫn. Số liệu mới mẻ, dễ tiếp cận. Nhược: Có xu hướng thiên vị (bias) thương mại để PR cho sản phẩm lõi chip của công ty SiFive.	3.5/5
11	(Nguồn mở) Trend Analysis: Why RISC-V Dominates Edge AI	TG: Tạp chí EE Times XB: EE Times Online	PP: Phân tích tin tức & Phỏng vấn chuyên gia. (Cập nhật 2024)	Ưu: Rất cập nhật. Giúp định hướng tầm quan trọng của chủ đề nghiên cứu. Nhược: Nguồn báo chí công nghệ, không qua phản biện khoa học (peer-review). Độ học thuật thấp.	3/5

III. DANH MỤC TÀI LIỆU THAM KHẢO

1.Asanović, K., Avizienis, R., Celio, C., Chiu, P., Cook, H., ... and Patterson, D.A., (2020). Evaluation of RISC-V for embedded systems and edge computing. Microprocessors and Microsystems, 77, p.103192.

2.Chen, Y., Li, X., Wang, Z. and Zhang, T., (2021). An energy-efficient hardware architecture for Edge AI using RISC-V instruction set extensions. IEEE Internet of Things Journal, 8(14), pp.11450-11462.

- 3.EE Times, (2024). Trend Analysis: Why RISC-V Dominates Edge AI. [online] EE Times. Available at: <https://www.eetimes.com/>
- 4.Keating, M., Flynn, D., Aitken, R., Gibbons, A. and Shi, C., (2011). Low Power Methodology Manual: For System-on-Chip Design. New York: Springer.
- 5.Kim, S. and Lee, J., (2022). Dynamic Power Management strategies in RISC-V multicore systems for IoT applications. ACM Transactions on Embedded Computing Systems (TECS), 21(3), pp.1-25.
- 6.Patterson, D. and Waterman, A., (2017). The RISC-V Reader: An Open Architecture Atlas. 1st ed. Berkeley: Strawberry Canyon LLC.
- 7.RISC-V International, (2019). The RISC-V Instruction Set Manual, Volume I: Unprivileged ISA. [online] RISC-V. Available at: <https://riscv.org/specifications/>
- 8.Rossi, D., Conti, F., Marongiu, A., Pullini, A., Loi, I., ... and Benini, L., (2015). PULP: A parallel ultra low power platform for next generation IoT applications. 2015 IEEE Hot Chips 27 Symposium (HCS), pp. 1-39. IEEE.
- 9.Schiavone, P.D., Rossi, D., Pullini, A., Martino, E., Borghesan, F. and Benini, L., (2017). Slow and steady wins the race: A true ultra-low power RISC-V core for internet of things. 2017 27th International Symposium on Power and Timing Modeling, Optimization and Simulation (PATMOS), pp. 1-8. IEEE.
- 10.SiFive, (2023). RISC-V at the Edge: Powering the next generation of IoT. [online] SiFive Whitepapers. Available at: <https://www.sifive.com/>
- 11.Zhang, M., Liu, Y. and Chen, H., (2021). Energy-efficient cache design for RISC-V processors at edge nodes. Journal of Electronic Testing, 37(2), pp.215-228.