题号 得分		•	11	==	四	五	六	七	八	九	十	总分	核分人	
	等分 ———													
_	一、选择题(20 分,每小题 2 分) 1. 定点 16 位字长的字,采用 2 进制补码形式表示时,一个字所能表示的整数范围是( A )。													
						式表示时, <sup>-</sup> 1)~ +(2 <sup>15</sup>					)15 ~. ±2	15		
				的基本方式			-1) C.	, - ( <i>2</i> + 1	) ~ + <u>2</u>	<b>D.</b> -2	2 ~ + <u>2</u>			
	A.	多指	令流单数技	据流 <b>B</b> . 7	存储程序并	按地顺序执	行 C. <sup>‡</sup>	准栈操作	D. 存储器	按内容选择	<b>泽地</b> 址			
						寄存器间接				,	ナ <b>を</b> 山 ▼	D.都在 CP	orr <del>da</del>	
			'中、王伊' 明是指(		D. 可作	上的 中、 可介	<b>于命中、土</b>	行中 C.	祖文小、	订什价个、	土行宁 1	). #P红 Cr	U T	
	A.	CPU	取指令时	间 B. C	PU 执行指	令时间 (	C. CPU 取	指令时间和	传输时间和	D. CI	'U 取指令的	<b>寸间与执行</b>	旨令时间和	
				一条指令的	•	· ·	发现 D	和序汀粉目	· 一块 生	与て一々化	الماء الماء			
			*可付益 M 是指(		可什品	C. 指令寄	什 <del>奋</del> ル・	住庁り剱る	<del>在一</del> 7工中17百1	可下一宋相	今地址			
	A. 电可擦除、可写入存储器 B. 一次性写入存储器 C. 光擦除可编程只读存储器 D. 只读存储器													
7. 下面集中式仲裁方式中响应最快的是( B )。 A. 链式查询方式 B. 独立请求方式 C. 计数器查询方式 D. 速度都差不多														
A. 链式貨 <b>调方式 B. <u>独立</u>情水方式 C.</b> 计数器 <b>耸调方式 D. 速度都差</b> 个多 8. 某计算机字长是 32 位,它的存储容量是 256KB,按字编址,它的寻址范围是( C														
A. 128K B. 64KB C. 64K D. 128KB														
9. CRT 的分辨率为 1024×1024 像素,像素的颜色数为 256,则刷新存储器的容量为( D )。1024*1024														
A. 2MB B. 512KB C. 256KB D. 1MB 10. 下面关于通道的叙述不正确的是( D )。														
10. 下面天丁通道的叙述不正确的是( D )。 A. 可以执行通道指令 B. 可以向 CPU 发出中断 C. 可以组织外设和内存传输数据 D. 不可以启动外围设备														
	泪 八													
1	等分 ———													
二、填空题(20 分,每空 2 分)														
1、十进制数(1038.5) <sub>10</sub> 转化成八进制为(														
3、处理机运算器中一次能够完成二进制数运算的位数通常叫作处理机( 字长 )。														
$4$ 、理论上一个具有 $m$ 级过程段的流水线处理 $n$ 个任务需要的时钟周期数为( $m+n-1$ )。 $5$ 、( $\frac{4}{1}$ 令 )的内容由两部分组成,分别是操作码和地址码。														
$6$ 、对 $(0011010)_2$ 进行偶校验时,校验位应该填( 1 )。 $6$ 、对 $(0011010)_2$ 进行偶校验时,校验位应该填( 1 )。 $6$														
7、为保持缓存与内存数据的一致,Cache 的写操作策略有三种,分别是全写法,写回法和( <mark>写一次法</mark> )。 8、DMA 控制器与 CPU 分时使用内存通常有三种方法,分别为(  停止 CPU 访问  )、周期挪用和 DMA 与 CPU <mark>交替访问</mark> 。														
						月二代万伝: 互联机构,						/IA → CPU	义督切问。	
	10、CI	U访	问内存,不	生缓存中访	问了 190 次	、在内存中	可访问了 10	次,则命中	率为(	95%	)	<b>. 190/(190</b>	+10)	
1	<b></b>													
1、将存储器的访问地址设计为交叉方式存储时可以流水读出信息,速度比较快。( 对 )														
提高访存速度: ①单体多字系统、②多体并行系统、③采用高性能的存储器														
2、指令中操作数的来源有指令、寄存器、I/O 端口寄存器和内存。(  对  ) 3、在 Pentium 计算机主板中,一般将连接 CPU 总线与 PCI 总线的部件称为南桥,它负责这两个总线间数据传输。(  对														
3、在 Pentium 计算机主板中,一般将连接 CPU 总线与 PCI 总线的部件称为 <mark>南桥</mark> ,它负责这两个总线间数据传输。( <mark>对</mark> ) 4、因为静态存储器速度比较快,所以必须要及时刷新。( <mark>错</mark> )														
	动态存	储器	需要刷新,	因为 DRA	M 是电容	电荷存储信息	息,使信息	不遗失须不	下断刷新 一	般刷新时间	]为 2ms			
	5、CPU 与 Cache 之间以块为单位进行数据交换。(  错  )													
CPU 与 Cache 之间是以字为单位进行数据交换,而 Cache 与主存之间的数据交换是以块为单位 6、一个完整的指令系统要求具有完备性、有效性、规整性和兼容性。(     对 )														
						向磁盘容量的			)					
						、能与存储器 ,必须太绝		。( 错	)					
				** *	***	式: 串行传;	•	送和串并传	送。(	错	)			
			时传送											
			是标准串行 f,IEEE139	I/O 接口。 4 是串行	( 错	)								
		C) 11	4 9 2 2 2 2 2 2 3 7 7 7 7 7 7 7 7 7 7 7 7 7	· Æ#11										
	等分 ————													
<u> </u>			(30分)		8.左 <del>恢</del> 4.1户	<b>早的</b> 形战士	子 叶序片	5.4.4.4.4.4.4.4.7	下間? (4)	7)				

1. 简答微程序控制器与硬布线控制器在控制信号的形成方式、时序信号体制的不同?(6分)

在微程序控制器中,微操作控制信号由微指令产生,并且可以重复使用。在硬联线控制器中,某一微操作控制信号由布尔代数表达式描 述的输出函数产生。

设计微操作控制信号的方法和过程是,根据所有机器指令流程图,寻找出产生同一个微操作信号的所有条件,并与适当的节拍电位和节

拍脉冲组合,从而写出其布尔代数表达式并进行简化,然后用门电路或可编程器件来实现。

2. 一般存储器设计成哪三级结构? 为什么要这么设计? 为什么能这样设计? (6分)

存储器三级结构: (缓存、主存、辅存)

原因: 为了解决存储容量、存取速度和价格之间的矛盾

由于程序的局部性原理(空间局部性原理、时间局部性原理),采用 Cache 缓存解决高速运行的处理器与相对慢速的主存读写速度不匹配问题,为了扩大存储容量,由于主存内存速度高,但容量小且价格高,相对而言,外存储器(辅存)速度低、容量大、价格便宜 Cache 用于提升访存速度,以便存取速度和 CPU 的运算速度匹配;外存储器主要解决存储容量问题;主存介于二者之间,使它能够容纳系统的核心软件和较多的用户程序。目的在于提高存储系统的性价比,让存储系统在速度上接近 cache,容量和价格接近外存(辅助存)

3. 引入 cache 的目的是什么? 它与内存有哪几种映射方式? 计算机采用那种方式和采用它的好处? (6分)

目的:解决高速运行的处理器与相对慢速的主存读写速度不匹配问题

直接映射(directmapping)

将一个主存块存储到唯一的一个 Cache 行。

多对一的映射关系,但一个主存块只能拷贝到 cache 的一个特定行位置上去。

cache 的行号 i 和主存的块号 j 有如下函数关系: i=j mod m (m 为 cache 中的总行数)

优点: 硬件简单, 容易实现

缺点:命中率低, Cache 的存储空间利用率低

#### 全相联映射(fullyassociative mapping)

可以将一个主存块存储到任意一个 Cache 行。

主存的一个块直接拷贝到 cache 中的任意一行上

优点:命中率较高, Cache 的存储空间利用率高

缺点:线路复杂,成本高,速度低

#### 组相联映射(setassociative mapping)

可以将一个主存块存储到唯一的一个 Cache 组中任意一个行。

将 cache 分成 u 组, 每组 v 行, 主存块存放到哪个组是固定的, 至于存到该组哪一行是灵活的, 即有如下函数关系: cache 总行数  $m=u\times v$  组号  $q=j \mod u$ 

组间采用直接映射,组内为全相联

硬件较简单,速度较快,命中率较高

4、引入虚拟内存的目的是什么?都有什么虚拟技术?说明多任务系统中基号的作用?如何通过下面虚存表切换程序?(6分)

基号 | 段号 | 段内逻辑页号 | 页内地址偏移量

目的: 提高主存容量


虚拟技术:页式虚拟存储系统、段式虚拟存储器、段页式虚拟存储器、虚拟存储器的替换算法

基号的作用:程序切换时提供该段表的基址,通过基址和逻辑地址的加和计算程序的物理地址

通过虚表切换程序: 假设切换到 N 程序,由储存管理部件根据基号找到段表基址寄存器的第 N 个表项,获得程序 N 的段表基址 SN,再根据段号找到程序 N 段表的第 S 个表项,得到段 S 的页表起始地址 M,从而找到该程序对应的物理地址进行调用切换

- 5. 说明主程序响应中断的全过程。(6分)
- (1) 中断请求: 向 CPU 发出中断请求
- (2) 中断响应
- (3) 保护断点和现场:以便在中断服务程序执行后正确的返回主程序。
- (4) 中断处理
- (5) 中断返回

可能考以下这个中断响应过程:即主程序运行时遇到比它优先级高的 A 在 A 运行时遇到比它优先级高的 B B 运行完成后继续执行 A A 运行完再继续执行主程序



主程序运行遇到中断 A,响应中断 , 关中断,主程序保存现场到堆栈,开中断, A 执行,遇到 B 中断,响应中断,关中断,保护 A 现场到堆栈,开中断,B 执行,执行结束,关中断,返回 A 现场,开中断,继续执行 A,执行完毕,关中断,返回主程序现场,开中断,主程序运行

## 得分


# 五、计算题 (10分)

CPU 执行一段程序时,cache 完成存取的次数为 4500 次,主存完成存取的次数为 340 次。已知 cache 存取周期为 45ns,主存存取周期为 200ns。求:1)求 Cache 命中率 H(百分比分子保留整数)。2)CPU 访问 Cache/主存系统的平均时间 Ta。3)Cache/主存系统的

访 问效率 e (百分比)。

H≈93% Ta≈55.85ns e≈81%

三个公式



六、分析题(本题共10分)

### 请指明上图中带圈序号部件的名称?

①: ALU、②数据缓冲寄存器 DR、③程序状态字寄存器 PSWR、④地址寄存器 AR、⑤程序计数器 PC、⑥指令寄存器 IR OC 从主存种取出指令,完成指令操作码译码,产生有关的操作控制信号(操作控制器)
ABUS(I)传输指令 为地址总线 ABUS(D) 传输数据 为地址总线