# 5.1

- 1. 见书P166
- 2. 见书P169
- 3. 见书P169
- 4. 见书P169
- 5. 见书P169
- 6. 见书P171
- 7. 见书P171
- 8. 见书P171
- 9. 见书P191
- 10. 见书P191

### 5.2


- 1. 控制器
- 2. 栈顶指示器
- 3. 指令寄存器
- 4. 指令计数器
- 5. 水平、垂直
- 6. 水平、垂直
- 7. 控制存储器 EPROM
- 8. 同步控制
- 9. 组合逻辑控制器
- 10. 200ns 延长机器周期或局部控制

# 5.3


- 1. 通用寄存器
- 2. AX或AL
- 3. 状态寄存器中的ZF
- 4. 状态寄存器中的OF
- 5. CX
- 6. IP
- 7. SP
- 8. IR
- 9. 指令译码器
- 10. AC
- 5.4 参见书P165~168
- 5.5 参见书P189

### 5.6

数据通路如下图所示。其中,PC为程序计数器,本身具有加1的功能。各部件可通过单总线相互连接起来,数据传送方向由箭头表示。



# 5.7 指令周期流程图如下所示:




5.8 节拍脉冲T1, T2, T3的宽度实际上等于时钟脉冲的周期或是它的倍数。由此, T1=T3=20ns, T 2=40ns,所以主脉冲源的频率应为f=1/T1=50MHZ.

根据时序信号关系, T1, T2, T3三个节拍脉冲的逻辑表达式如下:

T1=C1C2 T2=C2 T3=C1

T1用与门实现,T2和T3则用C2的Q端和C1的Q端加非门实现,其目的在于保持信号输出延迟时间的一致性并与环形脉冲发生器隔离。

时序产生器逻辑图如下图所示:



5.9

采用循环移位寄存器形式。当总清信号CLR使触发器C4置"1"时,门3打开。第一个正脉冲 φ通过3使触发器 C1-

C3清"0"。由于时钟源输出10MHz(脉冲宽度100ns),经过半个主脉冲周期(50ns)的延迟,触发器C4由"1"状态翻到"0"状态,再经过半个主脉冲周期的延迟,第二正脉冲的上升沿作移位信号,使触发器C1-

C3变为"100"状态,此后第二个 $\phi$ ,第三个 $\phi$ 连续通过门2成移位信号,相继变为"110","111"状态

当C3变为"1"状态时(对应第4个正脉冲),其状态反映到C4的D端,因而在第4个正脉冲下沿将C4置"1",门3复又打开,第5个正脉冲通过门3又形成清"0"脉冲,将C1—C3清零,于是下一个循环再度开始。


T1—T4是四个输出节拍脉冲。根据已知条件, 其译码逻辑表达式为:

T1=C1C2 T2=C2C3

T3=C3

# T4=C1

这四个脉冲是等间隔宽度的脉冲,每个脉冲宽度为16.7ns。时序产生器逻辑图如下图所示:



- 5.10 (1) 主频为66MHz, 所以, 主频周期=1/66MHz=0.015us, 故一条指令执行时间=0.015us×2×2=0.061us, 故每秒执行的指令条数=1/0.061us=16.4MIPS。
  - (2) 由题意, 一条指令执行时间=0.015us×2× (2+2) =0.12us, 故每秒执行的指令条数=1/0.12us=8.3MIPS。
- 5.11 参见书P203、P192
- 5.12 微指令所占的单元总数= (80×11+1) ×32=881×32, 所以控制存储器容量可选1K×32。

- 5.13 (1) 假设判别测试字段中每一位作为一判别标志,那么由于有4个转移条件,故该字段为2位。因为控制存储器为512单元,所以下一地址字段为9位。故微命令字段=48-2-9=37位。
  - (2) 逻辑框图见书P203图5.27。
- 5.14 将一个微指令周期中的互斥性微指令信号组合在一个小组中,进行分组译码。经分析,(e, f, h)和(b, i, j)可分别组成两个小组或两个字段,然后进行译码,可得六个微命令信号,剩下的a, c, d, g四个微命令信号可进行直接控制,其整个控制字段组成如下图所式:

### 5.15

1.

软件子程序调用是通过软件的方法调用乘法子程序来实现乘法运算的操作; 硬布线控制逻辑 是通过硬布线控制器所产生的控制信号来实现乘法运算; 微程序控制是通过微程序控制器所 产生的控制信号来实现乘法运算。

- 2. 速度最快的是硬布线控制逻辑, 其次是微程序控制, 速度最慢的是软件子程序调用。
- 3. 软件子程序调用不需要特殊的硬件部件;硬布线控制逻辑需要硬布线控制器;微程序控制需要 微程序控制器。
- 5.16 参见书P211。

### 5.17

- 1. 流水线的操作周期应按各步操作的最大时间来考虑,即流水线的时钟周期=100ns。
- 2. 若相邻两条指令发生数据相关,就停顿第2条指令的执行,直到前面的指令结果已经产生,因此至少要推迟2个时钟周期。
- 3. 若对硬件加以改进,如采用专用的通路技术,那么第2条指令的执行不会被推迟。
- 5.18 略。
- 5.19 参见书P229。