
- 3.1见教材: P79
- 3. 2 见教材: P83
- 3. 3与SRAM相比,DRAM在电路组成上有以下不同之处:
 - 1) 地址线的引脚一般只有一半,因此,增加了两根控制线RAS、CAS,分别控制接受行地址和列地址。

同左

- 2) 没有CS引脚,在存储器扩展时用RAS来代替由于引脚的限制,要分开接收行地址和列地址。
- 3. 4见教材: P88
- 3. 5
- 1) $(2^{20} \times 16) / (2^{17} \times 16) = 2^3 = 8$
- 2) $(128k\times16) / (16k\times8) = 8\times2 = 16$
- 3) 16×8=128, CPU通过译码与片选方式选择模块板。

D0.....D15




Y0 Y1 Y6 Y7 3:8译码器

1


.

3.6 (1) 芯片1K×4位,片内地址线10位(A9--A0),数据线4位。芯片总数为: (16K×16) / (1K×4) =16×4=64片

(2)存储器容量为16K,故地址线总数为14位(A13—A0),其中A $_{13}$ A $_{12}$ A $_{11}$ A $_{10}$ 通过 4:16译码器产生片选信号CS $_0$ —CS $_{15}$ 。



- (3) 刷新信号周期为: 2ms/64=31.3us。
- (4) 若用集中式刷新,则刷新一遍用64个读/写周期。 死时间率为: 64×0.1/2×1000=0.32%。




5FFFH

6000H

FFFFH

(2) CPU与芯片连接如图所示:



- 3. 8
 - 1) 可采用多体交叉存储器或高速缓冲存储器来实现。
 - 2) 可参考P109图3-20
- 3. 9
- 1) 虚拟地址格式:



物理地址22位

- 3) 页表的长度为: 1GB/4KB=256K
- 3. 10
- 1) 程序运行的时间不相等,第一种情况的运行时间要大于第二种情况的运行时间。
- 2) 假设运行一条指令的时间为4T

在四体交叉存储器中第一次取6条指令的时间=4T+5T=9T,以后均为8T。

重复执行80次的时间=79×8+9T=641T

在四体交叉存储器中第一次取8条指令的时间=4T+7T=11T,以后均为8T。

重复执行60次的时间=59×8+11T=483T

- 11、某计算机采用四体交叉存储器,今执行一段小循环程序,此程序放在存储器的连续地址单元中,假设每条指令的执行时间相等,而且不需要到存储器存取数据,请问在下面两种情况中(执行的指令数相等),程序运行的时间是否相等。
- (1) 循环程序由 6 条指令组成, 重复执行 80 次。
- (2) 循环程序由 8 条指令组成, 重复执行 60 次。

7



第3章习题参考答案

解:设取指周期为 T,总线传送周期为T,每条指令的执行时间相等,并设为 t_0 ,存储器采用四体交叉存储器,且程序存放在连续的存储单元中,故取指令操作采用流水线存取方式,两种情况程序运行的总的时间分别为:

(1) $t = (T+5T +6t_0)*80 = 80T+400T +480 t_0$

(2) t = (T+7T +8t₀)*60 = 60T+420T +480 t₀ 所以不相等

3. 11

 $M(x) = x^1 + x^0 = 0011$

 $M(x) x^3 = x^4 + x^3 = 0011000$

 $G(x) = x^3 + x + 1 = 1011$

 $M(x) x^3/G(x) = 0011000/1011 = 0011 + 101/1011$

 $M(x) x^3 + R(x) = 0011000 + 101 = 0011101$

海明码是: 0100011