

Arquitectura de Computadores
AC

Curso 12/13

Primera Convocatoria

Práctica 2: Comportamiento predictores de salto Simplescalar

Simulación procesador Superescalar: Predictores de Salto

La práctica consiste en el análisis de la estructura y el comportamiento de diferentes predictores de salto en un procesador Superescalar con ejecución *fuera de orden* (OoO). Para ello se utilizará el simulador Simplescalar y se evaluara el comportamiento del procesador ejecutando los programas de prueba SpecCPU2000.

La predicción de saltos permite en un procesador superescalar la ejecución especulativa de las instrucciones de una de las dos alternativas de un salto (instrucción de salto: branch). Así el procesador delante de un hazard (riesgo) de control puede aprovechar los ciclos que perdería hasta saber la resolución del salto, en probar una de las dos alternativas y ganar esos ciclos de espera ejecutando instrucciones con una cierta probabilidad de acertar.

Diremos que un predictor es bueno cuando acierta el camino correcto con una alta probabilidad. Con frecuencia los predictores buenos son complejos y utilizan estructuras de datos para almacenar el comportamiento de las instrucciones de salto. Un *Branch Address/Target Buffer* (BTB) almacena las direcciones efectivas de las instrucciones de salto a medida que las va ejecutando. Un *Return Address Stack* (RAS) almacena en forma de pila las direcciones de retorno de las instrucciones Call. Del mismo modo, un *Branch History Register* (BHR) almacena la resolución de los últimos saltos acumulados. Puede ser *Global* (GBHR) o asociado a cada instrucción de salto de manera individual *Per Address* BHR (PaBHR). Y por último, un Pattern History Table (PHT) almacena la predicción que se hará en un posible salto. Almacena un contador saturado de 2-bits y utiliza el bit de más peso para la predicción. Esta estructura puede ser global, individual a cada salto o incluso compartirse entre algunos saltos que tengan comportamientos parecidos.

Simplescalar, mediante los simuladores sim-bpred y sim-outorder permite configurar cada una de estas cuatro estructuras para analizar el comportamiento de diferentes configuraciones.

Para esta práctica, se hará uso de un subconjunto de 5 benchmarks disponibles a través de la imagen y también del espacio moodle de la asignatura.

Comentarios

- La práctica se realizará en GRUPOS DE 2 PERSONAS
- Se realizará una entrevista con todos los integrantes del grupo en la sesión de laboratorio que tienen asignada.
- El informe (obligatoriamente en PDF) junto con el código implementado se comprimiratn en un único archovo ZIP y se guardará en el moodle antes de realizar la entrevista.

Especificación

La tarea de esta pràctica se divide en dos fases: Estudio de los predictores que se pueden simular con el Simplescalar y modificación del Simplescalar para simular un nuevo predictor de saltos.

1a fase:

Los predictores que implementa Simplescalar son: nottaken, taken, perfect, bimodal, 2-level y comb.

Se usarán para evaluar el comportamiento en cuanto a *IPC* y *porcentaje de aciertos* de las siguientes alternativas en predictores de saltos:

- nottaken: opción: -bpred nottaken
- taken: opción -bpred taken
- perfect: opción -bpred perfect
- bimodal: opción -bpred bimod
 - Tamaño del PHT <l2-size> : 16,64,256,1024,4096
 - ∘ -bpred:bimodX
- Gshare: opción -bpred 21ev
 - Tamaño del BHR <11-size>: 1 y del PHT<12-size>: 16,64,256,1024,4096
 - -bpred:2lev 1 <X> <log₂X> 1
- Gag (Gselect): opción -bpred 2lev
 - o Tamaño del BHR <11-size>: 1 y del PHT<12-size>:
 16,64,256,1024,4096


- o -bpred:21ev 1 <X> <log₂X> 0
- Pag: opción -bpred 2lev
 - Tamaño del BHR <I1-size> y del PHT<I2-size> respectivament: (8-8), (16-32), (32-128), (64-512), (128-2048), (64-4096) son (Y-X)
 - \circ -bpred:2lev <Y> <X> <log₂X> 0

La idea es observar y obtener gráficas que muestren el comportamiento del *IPC* y porcentaje de acierto (.bpred_dir_rate) para diferentes valores de configuración de los predictores con los cinco benchmarks de que se disponen (applu, crafty, gzip, twolf y vortex)

Los resultados se mostrarán en gráficas.


Para los distintos estudios que se deben realizar, y si no se indica lo contrario, tened en cuenta los siguientes comentarios:

1) Se mostrará una gráfica de cada parámetro para cada uno de los siete predictores, donde en el eje de las Y estará el parámetro y en el eje de las X las diferentes configuraciones en tamaño del predictor estudiado. En la misma gráfica apareceran los cinco benchmarks y la media de los mismos.



2) Para cada estudio se presentarán gráficas con los resultados individuales de cada benchmark y con la media de todos ellos.

3) También se generarán gráficas resumen del comportamiento de cada uno de los predictores. En la misma gráfica apareceran los siete predictores teniendo en el eje de las X las diferentes configuraciones.



- 4) Para cada benchmark simulado, se saltarán 50 millones de instrucciones y se recolectarán las estadísticas para los siguientes 10 millones. Además, se utilizarán los datos de entrada TEST.
- 5) El tamaño de BTB y RAS no se modificarán de su valor por defecto.
- 6) Para el resto de parámetros del simulador se utilizarán los valores por defecto, a excepción del bus de acceso a memoria (de 32 bytes) y de la latencia de la misma (300 ciclos iniciales y 2 por acceso consecutivo).

2 fase:

(siguiente documento)