カタログ等資料中の旧社名の扱いについて

2010年4月1日を以ってNECエレクトロニクス株式会社及び株式会社ルネサステクノロジが合併し、両社の全ての事業が当社に承継されております。従いまして、本資料中には旧社名での表記が残っておりますが、当社の資料として有効ですので、ご理解の程宜しくお願い申し上げます。

ルネサスエレクトロニクス ホームページ (http://www.renesas.com)

2010年4月1日 ルネサスエレクトロニクス株式会社

【発行】ルネサスエレクトロニクス株式会社(http://www.renesas.com)

【問い合わせ先】http://japan.renesas.com/inquiry



ご注意書き

- 1. 本資料に記載されている内容は本資料発行時点のものであり、予告なく変更することがあります。当社製品のご購入およびご使用にあたりましては、事前に当社営業窓口で最新の情報をご確認いただきますとともに、当社ホームページなどを通じて公開される情報に常にご注意ください。
- 2. 本資料に記載された当社製品および技術情報の使用に関連し発生した第三者の特許権、著作権その他の知的 財産権の侵害等に関し、当社は、一切その責任を負いません。当社は、本資料に基づき当社または第三者の 特許権、著作権その他の知的財産権を何ら許諾するものではありません。
- 3. 当社製品を改造、改変、複製等しないでください。
- 4. 本資料に記載された回路、ソフトウェアおよびこれらに関連する情報は、半導体製品の動作例、応用例を説明するものです。お客様の機器の設計において、回路、ソフトウェアおよびこれらに関連する情報を使用する場合には、お客様の責任において行ってください。これらの使用に起因しお客様または第三者に生じた損害に関し、当社は、一切その責任を負いません。
- 5. 輸出に際しては、「外国為替及び外国貿易法」その他輸出関連法令を遵守し、かかる法令の定めるところにより必要な手続を行ってください。本資料に記載されている当社製品および技術を大量破壊兵器の開発等の目的、軍事利用の目的その他軍事用途の目的で使用しないでください。また、当社製品および技術を国内外の法令および規則により製造・使用・販売を禁止されている機器に使用することができません。
- 6. 本資料に記載されている情報は、正確を期すため慎重に作成したものですが、誤りがないことを保証するものではありません。万一、本資料に記載されている情報の誤りに起因する損害がお客様に生じた場合においても、当社は、一切その責任を負いません。
- 7. 当社は、当社製品の品質水準を「標準水準」、「高品質水準」および「特定水準」に分類しております。また、各品質水準は、以下に示す用途に製品が使われることを意図しておりますので、当社製品の品質水準をご確認ください。お客様は、当社の文書による事前の承諾を得ることなく、「特定水準」に分類された用途に当社製品を使用することができません。また、お客様は、当社の文書による事前の承諾を得ることなく、意図されていない用途に当社製品を使用することができません。当社の文書による事前の承諾を得ることなく、「特定水準」に分類された用途または意図されていない用途に当社製品を使用したことによりお客様または第三者に生じた損害等に関し、当社は、一切その責任を負いません。なお、当社製品のデータ・シート、データ・ブック等の資料で特に品質水準の表示がない場合は、標準水準製品であることを表します。

標準水準: コンピュータ、OA 機器、通信機器、計測機器、AV 機器、家電、工作機械、パーソナル機器、 産業用ロボット

高品質水準:輸送機器(自動車、電車、船舶等)、交通用信号機器、防災・防犯装置、各種安全装置、生命 維持を目的として設計されていない医療機器(厚生労働省定義の管理医療機器に相当)

特定水準: 航空機器、航空宇宙機器、海底中継機器、原子力制御システム、生命維持のための医療機器(生命維持装置、人体に埋め込み使用するもの、治療行為(患部切り出し等)を行うもの、その他直接人命に影響を与えるもの)(厚生労働省定義の高度管理医療機器に相当)またはシステム

- 8. 本資料に記載された当社製品のご使用につき、特に、最大定格、動作電源電圧範囲、放熱特性、実装条件その他諸条件につきましては、当社保証範囲内でご使用ください。当社保証範囲を超えて当社製品をご使用された場合の故障および事故につきましては、当社は、一切その責任を負いません。
- 9. 当社は、当社製品の品質および信頼性の向上に努めておりますが、半導体製品はある確率で故障が発生したり、使用条件によっては誤動作したりする場合があります。また、当社製品は耐放射線設計については行っておりません。当社製品の故障または誤動作が生じた場合も、人身事故、火災事故、社会的損害などを生じさせないようお客様の責任において冗長設計、延焼対策設計、誤動作防止設計等の安全設計およびエージング処理等、機器またはシステムとしての出荷保証をお願いいたします。特に、マイコンソフトウェアは、単独での検証は困難なため、お客様が製造された最終の機器・システムとしての安全検証をお願いいたします。
- 10. 当社製品の環境適合性等、詳細につきましては製品個別に必ず当社営業窓口までお問合せください。ご使用に際しては、特定の物質の含有・使用を規制する RoHS 指令等、適用される環境関連法令を十分調査のうえ、かかる法令に適合するようご使用ください。お客様がかかる法令を遵守しないことにより生じた損害に関して、当社は、一切その責任を負いません。
- 11. 本資料の全部または一部を当社の文書による事前の承諾を得ることなく転載または複製することを固くお断りいたします。
- 12. 本資料に関する詳細についてのお問い合わせその他お気付きの点等がございましたら当社営業窓口までご 照会ください。
- 注1. 本資料において使用されている「当社」とは、ルネサスエレクトロニクス株式会社およびルネサスエレクトロニクス株式会社がその総株主の議決権の過半数を直接または間接に保有する会社をいいます。
- 注 2. 本資料において使用されている「当社製品」とは、注 1 において定義された当社の開発、製造製品をいいます。



H8/300Hシリーズ

プログラミングマニュアル ルネサス16ビットシングルチップマイクロコンピュータ H8 ファミリ

━ 安全設計に関するお願い =

1. 弊社は品質、信頼性の向上に努めておりますが、半導体製品は故障が発生したり、誤動作する場合があります。弊社の半導体製品の故障又は誤動作によって結果として、人身事故、火災事故、社会的損害などを生じさせないような安全性を考慮した冗長設計、延焼対策設計、誤動作防止設計などの安全設計に十分ご留意ください。

本資料ご利用に際しての留意事項 =

- 1. 本資料は、お客様が用途に応じた適切なルネサス テクノロジ製品をご購入いただくための参考資料であり、本資料中に記載の技術情報についてルネサス テクノロジが所有する知的財産権その他の権利の実施、使用を許諾するものではありません。
- 2. 本資料に記載の製品データ、図、表、プログラム、アルゴリズムその他応用回路例の 使用に起因する損害、第三者所有の権利に対する侵害に関し、ルネサス テクノロジは 責任を負いません。
- 3. 本資料に記載の製品データ、図、表、プログラム、アルゴリズムその他全ての情報は本資料発行時点のものであり、ルネサステクノロジは、予告なしに、本資料に記載した製品または仕様を変更することがあります。ルネサステクノロジ半導体製品のご購入に当たりましては、事前にルネサステクノロジ、ルネサス販売または特約店へ最新の情報をご確認頂きますとともに、ルネサステクノロジホームページ (http://www.renesas.com)などを通じて公開される情報に常にご注意ください。
- 4. 本資料に記載した情報は、正確を期すため、慎重に制作したものですが万一本資料の 記述誤りに起因する損害がお客様に生じた場合には、ルネサス テクノロジはその責任 を負いません。
- 5. 本資料に記載の製品データ、図、表に示す技術的な内容、プログラム及びアルゴリズムを流用する場合は、技術内容、プログラム、アルゴリズム単位で評価するだけでなく、システム全体で十分に評価し、お客様の責任において適用可否を判断してください。ルネサステクノロジは、適用可否に対する責任は負いません。
- 6. 本資料に記載された製品は、人命にかかわるような状況の下で使用される機器あるいはシステムに用いられることを目的として設計、製造されたものではありません。本資料に記載の製品を運輸、移動体用、医療用、航空宇宙用、原子力制御用、海底中継用機器あるいはシステムなど、特殊用途へのご利用をご検討の際には、ルネサステクノロジ、ルネサス販売または特約店へご照会ください。
- 7. 本資料の転載、複製については、文書によるルネサステクノロジの事前の承諾が必要です。
- 8. 本資料に関し詳細についてのお問い合わせ、その他お気付きの点がございましたらルネサス テクノロジ、ルネサス販売または特約店までご照会ください。

はじめに

H8/300H シリーズは、内部 32 ビット構成の H8/300H CPU をコアとしています。H8/300H CPU は、16 ビット×16 本の汎用レジスタと高速動作を指向した簡潔で最適化された命令セットを備え、16M バイトのリニアなアドレス空間を扱うことができます。命令は、16H8/300 シリーズとオブジェクトレベルで上位互換を保っており、容易に 16H8/300 シリーズから移行できます。また、高級言語 16C で書かれたプログラムも効率的に実行できます。

本マニュアルは、H8/300H CPU の命令の詳細について記載しており、H8/300H シリーズ共通に使用することができます。

なお、ハードウェアの詳細については、当該 LSI のハードウェアマニュアルをご覧ください。

目次

第1章	CPU		
1.1	概要		1
	1.1.1	特長	1
	1.1.2	H8/300CPU との相違点	2
1.2	CPU 動作	乍モード	2
1.3	アドレス	空間	5
1.4	レジスタ	7構成	6
	1.4.1	概要	6
	1.4.2	汎用レジスタ	6
	1.4.3	コントロールレジスタ	7
	1.4.4	CPU 内部レジスタの初期値	8
1.5	データ棒	5成	9
	1.5.1	汎用レジスタのデータ構成	9
	1.5.2	メモリ上でのデータ構成	
1.6	命令セッ	, F	
	1.6.1	概要	10
	1.6.2	命令とアドレッシングモードの組合せ	
	1.6.3	命令の機能別一覧	
	1.6.4	命令の基本フォーマット	
1.7	アドレッ	,シングモードと実効アドレスの計算方法	
	1.7.1	アドレッシングモード	18
	1.7.2	実効アドレスの計算方法	
第2章	Ē 各命←	うの説明	
2.1		· · · · · · · · · · · · · · · · · · ·	25
	2.1.1	アセンブラフォーマット	25
	2.1.2	オペレーション	
	2.1.3	コンディションコード	
	2.1.4	インストラクションフォーマット	
	2.1.5	レジスタの指定方法	
	2.1.6	ビット操作命令におけるビットデータのアクセス方法	28
2.2	各命令の	説明	29
2.3	命令セッ	,卜一覧	164
	2.3.1	命令とアドレッシングモードの組合せ	164
	2.3.2	命令セット一覧	165

2.4	命令コード一覧	
2.5	オペレーションコードマップ	185
2.6	命令実行ステート数	188
2.7	コンディションコードの変化	193
2.8	命令実行中のバス状態	197
第3章		
3.1	概要	207
3.2	プログラム実行状態	208
3.3	例外処理状態	208
	3.3.1 例外処理の種類と優先度	
	3.3.2 例外処理の動作	209
3.4	バス権解放状態	211
3.5	リセット状態	211
3.6	低消費電力状態	211
	3.6.1 スリープモード	211
	3.6.2 ソフトウェアスタンバイモード	
	3.6.3 ハードウェアスタンバイモード	
第 4 章	基本動作タイミング	
4.1	概要	213
4.2	内蔵メモリ(RAM、ROM)	213
4.3	内蔵周辺モジュールアクセスタイミング	214
4.4	外部アドレス空間アクセスタイミング	216

1. CPU

1.1 概要

H8/300H CPU は、H8/300CPU の上位互換のアーキテクチャを持つ内部 32 ビット構成の高速 CPU です。H8/300H CPU は、16 ビット×16 本の汎用レジスタを持ち、16M バイトのリニアなアドレス 空間を扱うことができ、リアルタイム制御に最適です。

1.1.1 特長

H8/300H CPU には、次の特長があります。

- H8/300CPU の上位互換 H8/300オブジェクトプログラムを実行可能
- 汎用レジスタ方式 16ビット×16本(8ビット×16本、32ビット×8本としても使用可能)
- 62 種類の基本命令 8/16/32ビット演算命令 乗除算命令 強力なビット操作命令
- 8種類のアドレッシングモード

レジスタ直接 (Rn)

レジスタ間接(@ERn)

ディスプレースメント付レジスタ間接(@(d:16,ERn)/@(d:24,ERn)) ポストインクリメント/プリデクリメントレジスタ間接(@ERn+/@-ERn)

絶対アドレス (@aa:8/@aa:16/@aa:24)

イミディエイト (#xx:8/# xx:16/# xx:32)

プログラムカウンタ相対(@(d:8,PC)/@(d:16,PC))

メモリ間接 (@@aa:8)

- 16Mバイトのアドレス空間
- 高速動作

頻出命令をすべて2~4ステートで実行

最高動作周波数:20MHzの場合

8/16/32ビットレジスタ間加減算 100ns 8×8ビットレジスタ間乗算 700ns 16÷8ビットレジスタ間除算 700ns 16×16ビットレジスタ間乗算 1100ns 32÷16ビットレジスタ間除算 1100ns

- 2種類の CPU 動作モード ノーマルモード/アドバンストモード
- 低消費電力状態 SLEEP命令により低消費電力状態に遷移

1.1.2 H8/300CPU との相違点

H8/300H CPU は、H8/300CPU に対して、次の点が追加、拡張されています。

- 汎用レジスタを拡張 16ビット×8本の拡張レジスタを追加
- アドレス空間を拡張 ノーマルモードのとき、H8/300CPUと同一の64kバイトのアドレス空間を使用可能 アドバンストモードのとき、最大16Mバイトのアドレス空間を使用可能
- アドレッシングモードを強化 16Mバイトのアドレス空間を有効に使用可能
- 命令強化 符号付き乗除算命令などを追加 32ビット転送、演算命令を追加

1.2 CPU 動作モード

H8/300H CPU は、ノーマルモードおよびアドバンストモードの 2 つの CPU 動作モードをもっています。サポートするアドレス空間は、ノーマルモードの場合最大 64k バイト、アドバンストモードの場合最大 16M バイトとなります。

各モードは LSI のモード端子によって選択されます。詳細は当該 LSI のハードウェアマニュアルを参照してください。




図 1.1 CPU 動作モード

(1) ノーマルモード

ノーマルモードでは例外処理ベクタ、スタックの構造が H8/300CPU と同一になります。

(a) アドレス空間

H8/300CPU と同様、最大 64k バイトをアクセス可能です。

(b) 拡張レジスタ(En)

拡張レジスタ($E0\sim E7$)は、16 ビットレジスタとして、または 32 ビットレジスタの上位 16 ビットとして使用できます。

拡張レジスタ En は、対応する汎用レジスタ Rn をアドレスレジスタとして使用している場合でも、16 ビットレジスタとして任意の値を設定することができます(ただし、プリデクリメントレジスタ間接(@-Rn)、ポストインクリメントレジスタ間接(@Rn+)により汎用レジスタ Rn が参照された場合、キャリ/ボローが発生すると、対応する拡張レジスタ En の内容に伝播しますので注意してください)。

(c) 命令セット

H8/300CPU に対して追加された命令およびアドレッシングモードはすべて使用できます。実効アドレス(EA)の下位16ビットのみが有効となります。

(d) 例外処理ベクタテーブルおよびメモリ間接の分岐アドレス

ノーマルモードでは、H'0000 から始まる先頭領域に例外処理ベクタテーブル領域が割り当てられており、各 16 ビットの分岐先アドレスを格納します。ノーマルモードの例外処理ベクタテーブルの構造を図 1.2 に示します。例外処理ベクタテーブルは各製品ごとに異なりますので、詳細は当該 LSIのハードウェアマニュアルを参照してください。




図 1.2 例外処理ベクタテーブル (ノーマルモード)

メモリ間接(@@aa:8) は、JMP および JSR 命令で使用されます。命令コードに含まれる 8 ビット絶対アドレスによりメモリ上のオペランドを指定し、この内容が分岐先アドレスとなります。

ノーマルモードでは、オペランドは 16 ビット (ワード) となり、この 16 ビットが分岐先アドレスとなります。なお、分岐先アドレスを格納できるのは、H'0000~H'00FF の領域であり、この範囲の先頭領域は例外処理ベクタテーブルと共通となっていますので注意してください。

(e) スタック構造

サブルーチン分岐時の PC スタック構造と、例外処理時の PC と CCR のスタックの構造を図 1.3 に示します。




図 1.3 ノーマルモードのスタック構造

(2) アドバンストモード

(a) アドレス空間

最大 16M バイトをリニアにアクセス可能です。

(b) 拡張レジスタ(En)

拡張レジスタ (E0~E7) は、16 ビットレジスタとして、または32 ビットレジスタ・アドレスレジスタの上位16 ビットとして使用できます。

(c) 命令セット

命令およびアドレッシングモードはすべて使用できます。

(d) 例外処理ベクタテーブル、メモリ間接の分岐アドレス

アドバンストモードでは、H'000000 から始まる先頭領域に 32 ビット単位で例外処理ベクタテーブル領域が割り当てられており、上位 8 ビットは無視され 24 ビットの分岐先アドレスを格納します(図 1.4 参照)。例外処理ベクタテーブルは各製品ごとに異なりますので、詳細は当該 LSI のハードウェアマニュアルを参照してください。




図 1.4 例外処理ベクタテーブル(アドバンストモード)

メモリ間接 (@@aa:8) は、JMP および JSR 命令で使用されます。命令コードに含まれる 8 ビット絶対アドレスによるメモリ上のオペランドを指定し、この内容が分岐先アドレスとなります。 アドバンストモードでは、オペランドは 32 ビット (ロングワード) となり、この 32 ビットの下位 24 ビットが分岐先アドレスとなります。なお、分岐先アドレスを格納できるのは、H'000000~ H'0000FF の領域であり、この範囲の先頭領域は例外処理ベクタテーブルと共通となっていますので注意してください。

(e) スタック構造

アドバンストモード時のサブルーチン分岐時の PC のスタック構造と、例外処理時の PC と CCR のスタックの構造を図 1.5 に示します。




図 1.5 アドバンストモードのスタック構造

1.3 アドレス空間

H8/300H CPU のメモリマップを図 1.6 に示します。H8/300H CPU は、ノーマルモードのとき最大 64k バイト、またはアドバンストモードのとき最大 16M バイトのアドレス空間をリニアに使用することができます。

アドレス空間は動作モードなどによって異なります。詳細は当該 LSI のハードウェアマニュアルを参照してください。




図 1.6 メモリマップ

1.4 レジスタ構成

1.4.1 概要

H8/300H CPU の内部レジスタ構成を図 1.7 に示します。これらのレジスタは、汎用レジスタとコントロールレジスタの 2 つに分類することができます。

R1 E1 R1H R1L R2 E2 R2H R2L R3 E3 R3H R3L R4 E4 R4H R4L R5 E5 R5H R5L R6 E6 R6H R6L		15	0 7 0	7 0					
R2 E2 R2H R2L R3L R3H R3L R4 E4 R4H R4L R5 E5 R5H R5L R6 E6 R6H R6L R7(SP) E7 R7H R7L	ER0	E0	R0H	R0L					
R3 E3 R3H R3L R4 E4 R4H R4L R5 E5 R5H R5L R6 E6 R6H R6L R7(SP) E7 R7H R7L 23 PC T 6 5 4 3 2 1 CCR I UI H U N Z V コントロールレジスタ (CR) 《記号説明》 SP : スタックポインタ PC : プログラムカウンタ CCR : コンディションコードレジスタ I :割り込みマスクビット UI : ユーザビット/割り込みマスクビット H : ハーフキャリフラグ U : ユーザビット N : ネガティブフラグ	ER1	E1	R1H	R1L					
R4 E4 R4H R4L R5 R5 R5H R5L R6 E6 R6H R6L R7(SP) E7 R7H R7L PC R7H R7L PC R7H R7L PC R7H R7L R7L R7H R7H R7L R7H R7H R7L R7H	ER2	E2	R2H	R2L					
R5 E5 R5H R5L R6L R7(SP) E7 R7H R7L 23 PC TCR TUIL HUN Z V TCR コントロールレジスタ (CR) (記号説明) SP : スタックポインタ PC : プログラムカウンタ CCR コンディションコードレジスタ I : 割り込みマスクビット UI : ユーザビット /割り込みマスクビット H : ハーフキャリフラグ U : ユーザビット N : ネガティブフラグ	ER3	E3	R3H	R3L					
R6 E6 R6H R6L R7(SP) E7 R7H R7L 23 PC 7 6 5 4 3 2 1 CCR I UI H U N Z V CCR I UI UI H U N Z V CCR I UI UI H U N Z V CCR I UI UI H U N Z V CCR I コンディションコードレジスタ CCR コンディションコードレジスタ I 割り込みマスクビット UI コーザビット 割り込みマスクビット H : ハーフキャリフラグ U : ユーザビット N : ネガティブフラグ	ER4	E4	R4H	R4L					
R7(SP) E7 R7H R7L 23 PC 7 6 5 4 3 2 1 CCR I UI H U N Z V コントロールレジスタ (CR) 《記号説明》 SP : スタックポインタ PC : プログラムカウンタ CCR : コンディションコードレジスタ I : 割り込みマスクビット UI : ユーザビット / 割り込みマスクビット H : ハーフキャリフラグ U : ユーザビット N : ネガティブフラグ	ER5	E5	R5H	R5L					
PC 7 6 5 4 3 2 1 CCR I UI H U N Z V V V V V V V V V	ER6	E6	R6H	R6L					
PC 7 6 5 4 3 2 1 CCR	ER7(SP)	E7	R7H	R7L					
《記号説明》 SP : スタックポインタ PC : プログラムカウンタ CCR : コンディションコードレジスタ : 割り込みマスクビット UI : ユーザビット/割り込みマスクビット H : ハーフキャリフラグ U : ユーザビット N : ネガティブフラグ		CCR U HU N Z V C							
《記号説明》 SP : スタックポインタ PC : プログラムカウンタ CCR : コンディションコードレジスタ : 割り込みマスクビット UI : ユーザビット/割り込みマスクビット H : ハーフキャリフラグ U : ユーザビット N : ネガティブフラグ									
SP : スタックポインタ PC : プログラムカウンタ CCR : コンディションコードレジスタ : 割り込みマスクビット UI : ユーザビット/割り込みマスクビット H : ハーフキャリフラグ U : ユーザビット N : ネガティブフラグ	コントロ-	-ルレジスタ(CR)		X 1 0 11 0 1 1 2 1 V 0					
PC : プログラムカウンタ CCR : コンディションコードレジスタ :割り込みマスクビット UI : ユーザビット/割り込みマスクビット H : ハーフキャリフラグ U : ユーザビット N : ネガティブフラグ			-	N 1 0 1 1 0 1 1 0 1 1 0 1 1 0 1 0 1 0 1					
CCR : コンディションコードレジスタ :割り込みマスクビット UI :ユーザビット/割り込みマスクビット H :ハーフキャリフラグ U :ユーザビット N :ネガティブフラグ	《記号説明	月》		K [
:割り込みマスクビット UI :ユーザビット/割り込みマスクビット H :ハーフキャリフラグ U :ユーザビット N :ネガティブフラグ	《記号説明 SP	用》 :スタックポインタ		<u> </u>					
UJ : ユーザビット/割り込みマスクビット H : ハーフキャリフラグ U : ユーザビット N : ネガティブフラグ	《記号説明 SP PC	別》 :スタックポインタ :プログラムカウンタ		<u> </u>					
H : ハーフキャリフラグ U : ユーザビット N : ネガティブフラグ	《記号説明 SP PC CCR	用》 :スタックポインタ :プログラムカウンタ :コンディションコードレジスタ		<u> </u>					
U : ユーザビット N : ネガティブフラグ	《記号説明 SP PC CCR I	月) : スタックポインタ : プログラムカウンタ : コンディションコードレジスタ : 割り込みマスクビット		<u> </u>					
N : ネガティブフラグ	《記号説明 SP PC CCR I UI	月) : スタックポインタ : プログラムカウンタ : コンディションコードレジスタ : 割り込みマスクビット : ユーザビット/割り込みマスクビット		<u> </u>					
	《記号説明 SP PC CCR I UI H	月) : スタックポインタ : プログラムカウンタ : コンディションコードレジスタ : 割り込みマスクビット : ユーザビット/割り込みマスクビット : ハーフキャリフラグ		<u> </u>					
	《記号説明 SP PC CCR I UI H U	用) : スタックポインタ : プログラムカウンタ : コンディションコードレジスタ : 割り込みマスクビット : ユーザビット/割り込みマスクビット : ハーフキャリフラグ : ユーザビット		<u> </u>					
	《記号説明 SP PC CCR I UI H U N	用) : スタックポインタ : プログラムカウンタ : コンディションコードレジスタ : 割り込みマスクビット : ユーザビット/割り込みマスクビット : ハーフキャリフラグ : ユーザビット : ネガティブフラグ		<u> </u>					

図 1.7 CPU 内部レジスタ構成

1.4.2 汎用レジスタ

H8/300H CPU は、32 ビット長の汎用レジスタを8本持っています。汎用レジスタは、すべて同じ機能を持っており、アドレスレジスタとしてもデータレジスタとしても使用することができます。 データレジスタとしては32 ビット、16 ビットおよび8 ビットレジスタとして使用できます。

アドレスレジスタおよび32ビットレジスタとしては、一括して汎用レジスタER(ER0~ER7)として使用します。

16 ビットレジスタとしては、汎用レジスタ ER を分割して汎用レジスタ E ($EO\sim E7$)、汎用レジスタ R ($RO\sim R7$) として使用します。これらは同等の機能を持っており、16 ビットレジスタを最大 16 本まで使用することができます。なお、汎用レジスタ E ($EO\sim E7$) を、特に拡張レジスタと呼ぶ 場合があります。

8 ビットレジスタとしては、汎用レジスタ R を分割して汎用レジスタ RH(R0H~R7H)、汎用レジスタ RL(R0L~R7L)として使用します。これらは同等の機能を持っており、8 ビットレジスタを最大 16 本まで使用することができます。

汎用レジスタの使用方法を**図 1.8** に示します。各レジスタ独立に使用方法を選択することができます。




図 1.8 汎用レジスタの使用方法

汎用レジスタ ER7 には、汎用レジスタとしての機能に加えて、スタックポインタ (SP) としての機能が割り当てられており、例外処理やサブルーチン分岐などで暗黙的に使用されます。スタックの状態を図 1.9 に示します。




図 1.9 スタックの状態

1.4.3 コントロールレジスタ

コントロールレジスタには、24 ビットのプログラムカウンタ (PC) と8 ビットのコンディションコードレジスタ (CCR) があります。

(1) プログラムカウンタ (PC)

24 ビットのカウンタで、CPU が次に実行する命令のアドレスを示しています。CPU の命令は、すべて 2 バイト (ワード) を単位としているため、最下位ビットは無効です (命令コードのリード時には最下位ビットは 0 とみなされます)。

(2) コンディションコードレジスタ(CCR)

8 ビットのレジスタで、CPU の内部状態を示しています。割り込みマスクビット(I)とハーフキャリ(H)、ネガティブ(N)、ゼロ(Z)、オーバフロー(V)、キャリ(C)の各フラグを含む 8 ビットで構成されています。

ビット7:割り込みマスクビット(1)

本ビットが1にセットされると、割り込みがマスクされます。ただし、NMIはIビットに関係なく受け付けられます。例外処理の実行が開始されたときに1にセットされます。

ビット 6: ユーザビット/割り込みマスクビット(UI)

ソフトウェア(LDC、STC、ANDC、ORC、XORC命令)でリード/ライトできます。割り込みマスクビットとしても使用可能です。詳細は当該 LSI のハードウェアマニュアルを参照してください。

ビット5: ハーフキャリフラグ(H)

ADD.B、ADDX.B、SUB.B、SUBX.B、CMP.B、NEG.B 命令の実行により、ビット 3 にキャリまたはボローが生じたとき 1 にセットされ、生じなかったとき 0 にクリアされます。また、ADD.W、SUB.W、CMP.W、NEG.W 命令の実行により、ビット 11 にキャリまたはボローが生じたとき、ADD.L、SUB.L、CMP.L、NEG.L 命令の実行により、ビット 27 にキャリまたはボローが生じたとき 1 にセットされ、生じなかったとき 0 にクリアされます。

ビット4:ユーザビット(U)

ソフトウェア (LDC、STC、ANDC、ORC、XORC 命令) でリード/ライトできます。

ビット3:ネガティブフラグ(N)

データの最上位ビットを符号ビットとみなし、最上位ビットの値を格納します。

ビット2:ゼロフラグ(Z)

データがゼロのとき1にセットされ、ゼロ以外のとき0にクリアされます。

ビット1:オーバフローフラグ(V)

算術演算命令の実行により、オーバフローが生じたとき1にセットされます。それ以外のとき0にクリアされます。

ビット 0: キャリフラグ (C)

演算の実行により、キャリが生じたとき1にセットされ、生じなかったとき0にクリアされます。 キャリには次の種類があります。

- (a) 加算結果のキャリ
- (b) 減算結果のボロー
- (c) シフト/ローテートのキャリ

また、キャリフラグには、ビットアキュムレータ機能があり、ビット操作命令で使用されます。

なお、命令によってはフラグが変化しない場合があります。 各命令ごとのフラグの変化については、2.2.1 以降の各命令の説明を参照してください。

CCR は、LDC、STC、ANDC、ORC、XORC 命令で操作することができます。また、N、Z、V、Cの各フラグは、条件分岐命令(Bcc)で使用されます。

1.4.4 CPU 内部レジスタの初期値

リセット例外処理によって、CPU 内部レジスタのうち、PC はベクタからロードすることにより 初期化され、CCR の I ビットは 1 にセットされますが、汎用レジスタと CCR の他のビットは初期化 されません。SP (ER7) の初期値も不定です。したがって、リセット直後に、MOV.L 命令を使用して SP を初期化してください。

1.5 データ構成

H8/300H CPU は、1 ビット、4 ビット BCD、8 ビット (バイト)、16 ビット (ワード)、および 32 ビット (ロングワード)のデータを扱うことができます。

1ビットデータはビット操作命令で扱われ、オペランドデータ(バイト)の第nビット(n=0、1、2、…、7)という形式でアクセスされます。

なお、DAA および DAS の 10 進補正命令では、バイトデータは 2 桁の 4 ビット BCD データとなります。

1.5.1 汎用レジスタのデータ構成

汎用レジスタのデータ構成を図 1.10 に示します。




図 1.10 汎用レジスタのデータ構成

1.5.2 メモリ上でのデータ構成

メモリ上でのデータ構成を図 1.11 に示します。

H8/300H CPU は、メモリ上のワードデータ/ロングワードデータをアクセスすることができます。これらは、偶数番地から始まるデータに限定されます。奇数番地から始まるワードデータ/ロングワードデータをアクセスした場合、アドレスの最下位ビットは0とみなされ、1番地前から始まるデータをアクセスします。この場合、アドレスエラーは発生しません。命令コードについても同様です。




図 1.11 メモリ上でのデータ構成

なお、SP(ER7)をアドレスレジスタとしてスタックをアクセスするときは、必ずワードサイズ またはロングワードサイズでアクセスしてください。

1.6 命令セット

1.6.1 概要

H8/300H CPU の命令は合計 62 種類あり、各命令のもつ機能によって表 1.1 に示すように分類されます。各命令についての詳細は「2.2 各命令の説明」を参照してください。

表 1.1 命令の分類

	20 111 11 12 12 12 12 12	
機能	命 令	種 類
データ転送命令	MOV、PUSH*1、POP*1、MOVTPE、MOVFPE	3
算術演算命令	ADD, SUB, ADDX, SUBX, INC, DEC, ADDS, SUBS, DAA, DAS, MULXU, MULXS, DIVXU, DIVXS, CMP, NEG, EXTS, EXTU	18
論理演算命令	AND, OR, XOR, NOT	4
シフト命令	SHAL、SHAR、SHLL、SHLR、ROTL、ROTR、ROTXL、ROTXR	8
ビット操作命令	BSET, BCLR, BNOT, BTST, BAND, BIAND, BOR, BIOR, BXOR, BIXOR, BLD, BILD, BST, BIST	14
分岐命令	Bcc* ² 、JMP、BSR、JSR、RTS	5
システム制御命令	TRAPA、RTE、SLEEP、LDC、STC、ANDC、ORC、XORC、NOP	9
ブロック転送命令	EEPMOV	1

合計 62 種類

【注】 : H8/300H CPU で追加された命令

- *1 POP.W Rn、PUSH.W Rn は、それぞれ MOV.W @SP+,Rn、 MOV.W Rn,@-SP と同一です。 また、POP.L ERn、 PUSH.L ERn は、それぞれ MOV.L @SP+,Rn、 MOV.L Rn,@-SP と同一です。
- *2 Bcc は条件分岐命令の総称です。

1.6.2 命令とアドレッシングモードの組合せ

H8/300H CPU で使用できる命令とアドレッシングモードの組合せを表 1.2 に示します。

機		アドレッシングモード												
能	命令	#xx	Rn	@ERn	@(d:16.ERn)	1)@-ERn/@ERn+		@aa:16	@aa:24	@(d:8,PC)	@(d:16.PC)	@ @ aa:8	_
デ	MOV	BWL	BWL	BWL	BWL	BWL	BWL	В	BWL	BWL		-	_	_
夕	POP、PUSH	_	_		_	_		_		_	_	_	_	WL
転送	MOVEPE	_	_	_	_	_	_	_	В	_	_	_	_	_
夕転送命令	MOVTPE													
	ADD, CMP	BWL	BWL	-	-	-	_	_	-	_	-	_	_	_
	SUB	WL	BWL	_	-	-	-	_	-	_	_	_	-	_
算	ADDX, SUBX	В	В	_	-	-	_	_	-	_	_	_	_	_
術	ADDS, SUBS	-	L*1	_	-	-	_	_	_	_	_	-	_	_
演	INC, DEC	_	BWL	_	_	_	_	_	_	-	_	_	_	_
算	DAA、DAS	_	В	_	-	_	_	_	_	_	_	-	_	_
命令	MULXU、	-	BW	_	-	_	_	_	_	_	_	-	_	_
T	DIVXU							_						
	MULXS、	_	BW	_	_	_	_	_	_	_	_	_	_	_
	DIVXS													
	NEG	_	BWL	_	_	_	_	_	-	_	-	_	_	_
	EXTU, EXTS	_	WL	_	-	_	-	_	_	_	_	-	-	_
論理演算命令	AND, OR,	BWL	BWL	_	_	_	_	_	_	_	_	_	_	-
演算	XOR													
	NOT	_	BWL	_	-	-	_	_	_	_	_	_	_	
	卜命令	_	BWL	_	-	-	_	_	_	_	_	_	_	
	ト操作命令	_	В	В	-	_	_	В	_	_	-	_	_	
分岐	Bcc, BSR	_	_	_	_	_	_	_	_	_	0	0	_	
命	JMP、JSR	-	-	0	-	_	_	_	_	○*2	_	_	0	_
令	RTS	_	_	_	-	_	_	_	_	_	_	_		0
シ	TRAPA	_	_	-	-	_	_	_	_	_	_	_	_	0
ンス	RTE	_	-	_	-	-	-	_	-	_	_	_	_	0
ーテ	SLEEP	_	_	_	-	_	_	_	_	_	_	_	_	0
4	LDC	В	В	W	W	W	W	_	W	W	_	_	_	
制	STC	-	В	W	W	W	W	_	W	W	_	_	-	_
御	ANDC.													
命	ORC.	В	_	_	_	_	_	_	_	_	_	_	-	-
令														
<u></u>	NOP	_	_	_	_	_		_	_	_	_	_	_	0
_ ブ	ロック転送命令	_	_	-	_	_	_	_	_	_	_	_	<u> </u>	BW

表 1.2 命令とアドレッシングモードの組合せ

《記号説明》

B:バイト

W:ワード L:ロングワード

:H8/300H CPUで追加された命令

【注】 *1 ADDS、SUBS命令のオペランドサイズは、H8/300H CPUではロングワード、H8/300CPUではワードサイズです。*2 JMP、JSR命令の絶対アドレス(@aa)のビット長は、H8/300H CPUでは24ビット、H8/300HCPUでは16ビットです。

1.6.3 命令の機能別一覧

表 1.3 に命令の機能別一覧を示します。また、以下に表 1.3 で使用される記号の意味を示します。

オペレーションの記号

Rd	汎用レジスタ(デスティネーション側)*
Rs	汎用レジスタ(ソース側)*
Rn	汎用レジスタ*
ERn	汎用レジスタ(32 ビットレジスタ)
(EAd)	デスティネーションオペランド
(EAs)	ソースオペランド
CCR	コンディションコードレジスタ
N	CCR の N(ネガティブ)フラグ
Z	CCR の Z(ゼロ)フラグ
V	CCR の V(オーバフロー)フラグ
С	CCR の C(キャリ)フラグ
PC	プログラムカウンタ
SP	スタックポインタ
#IMM	イミディエイトデータ
disp	ディスプレースメント
+	加算
	減算
X	乗算
÷	除算
٨	論理積
V	論理和
\oplus	排他的論理和
\rightarrow	転送
~	反転論理 (論理的補数)
:3/:8/:16/:24	3/8/16/24 ビット長

【注】*汎用レジスタは、8 ビット(R0H~R7H、R0L~R7L)、16 ビット(R0~R7、E0~E7)、または 32 ビットレジスタ(ER0~ER7)です。

表 1.3 命令の機能別一覧

分類	命令	サイズ*	機能
データ	MOV	B/W/L	(EAs)→Rd、Rs→(EAd)
転送命令			汎用レジスタと汎用レジスタ、または汎用レジスタとメモリ間でデータ 転送します。また、イミディエイトデータを汎用レジスタに転送します。
	MOVFPE	В	(EAs)→Rd
			外部メモリの内容(@aa:16 で指定)を E クロックに同期したタイミングで汎用レジスタに転送します。
	MOVTPE	В	Rs→(EAs)
			汎用レジスタの内容を E クロックに同期したタイミングで外部メモリ (@aa:16 で指定)に転送します。
	POP	W/L	@SP+→Rn
			スタックから汎用レジスタヘデータを復帰します。
			POP.W Rn は MOV.W @SP+,Rn と、また POP.L ERn は MOV.L @ SP+,ERn と同一です。

分類	命令	サイズ*	機能
データ	PUSH	W/L	Rn→@-SP
転送命令			汎用レジスタの内容をスタックに退避します。
			PUSH.W Rn は MOV.W Rn,@-SP と、また PUSH.L ERn は MOV.L ERn, @-SP と同一です。
算術演算	ADD	B/W/L	Rd±Rs→Rd、Rd±#IMM→Rd
命令	SUB		汎用レジスタと汎用レジスタ、または汎用レジスタとイミディエイトデータ間の加減算を行います(バイトサイズでの汎用レジスタとイミディエイトデータ間の減算はできません。SUBX 命令または ADD 命令を使用してください)。
	ADDX	В	$Rd\pm Rs\pm C\rightarrow Rd$ 、 $Rd\pm \#IMM\pm C\rightarrow Rd$
	SUBX		汎用レジスタと汎用レジスタ、または汎用レジスタとイミディエイトデータ間のキャリ付きの加減算を行います。
	INC	B/W/L	Rd±1→Rd、Rd±2→Rd
	DEC		汎用レジスタに1または2を加減算します(バイトサイズでは1の加減算のみ可能です)。
	ADDS	L	Rd±1→Rd、Rd±2→Rd、Rd±4→Rd
	SUBS		32 ビットレジスタに 1、2、または 4 を加減算します。
	DAA	В	Rd(10 進補正)→Rd
	DAS		汎用レジスタ上の加減算結果を CCR を参照して 4 ビット BCD データ に補正します。
	MULXU	B/W	Rd×Rs→Rd
			汎用レジスタと汎用レジスタ間の符号なし乗算を行います。
			8 ビット×8 ビット→16 ビット、16 ビット×16 ビット→32 ビットの乗 算が可能です。
	MULXS	B/W	Rd×Rs→Rd
			汎用レジスタと汎用レジスタ間の符号付き乗算を行います。
			8 ビット×8 ビット→16 ビット、16 ビット×16 ビット→32 ビットの乗 算が可能です。
	DIVXU	B/W	Rd÷Rs→Rd
			汎用レジスタと汎用レジスタ間の符号なし除算を行います。
			16 ビット÷8 ビット→商 8 ビット余り 8 ビット、
			32 ビット÷16 ビット→商 16 ビット余り 16 ビットの除算が可能です。
	DIVXS	B/W	Rd÷Rs→Rd
			汎用レジスタと汎用レジスタ間の符号付き除算を行います。
			16 ビット÷8 ビット→商 8 ビット余り 8 ビット、
			32 ビット÷16 ビット→商 16 ビット余り 16 ビットの除算が可能です。
	CMP	B/W/L	Rd-Rs、Rd-#IMM
			汎用レジスタと汎用レジスタ、または汎用レジスタとイミディエイトデータ間の比較を行い、その結果を CCR に反映します。
	NEG	B/W/L	0-Rd→Rd
			汎用レジスタの内容の2の補数(算術的補数)をとります。
	EXTU	W/L	Rd(ゼロ拡張)→Rd
			16 ビットレジスタの下位 8 ビットをワードサイズにゼロ拡張します。 または、32 ビットレジスタの下位 16 ビットをロングワードサイズにゼロ拡張します。

分類	命令	サイズ*	機能
算術演算	EXTS	W/L	Rd(符号拡張)→Rd
命令			16 ビットレジスタの下位 8 ビットをワードサイズに符号拡張します。 または、32 ビットレジスタの下位 16 ビットをロングワードサイズに符 号拡張します。
論理演算	AND	B/W/L	Rd∧Rs→Rd、Rd∧#IMM→Rd
命令			汎用レジスタと汎用レジスタ、または汎用レジスタとイミディエイトデータ間の論理積をとります。
	OR	B/W/L	Rd∨Rs→Rd、Rd∨#IMM→Rd
			汎用レジスタと汎用レジスタ、または汎用レジスタとイミディエイトデ 一夕間の論理和をとります。
	XOR	B/W/L	Rd⊕Rs→Rd、Rd⊕#IMM→Rd
			汎用レジスタと汎用レジスタ、または汎用レジスタとイミディエイトデータ間の排他的論理和をとります。
	NOT	B/W/L	~Rd→Rd
			汎用レジスタの内容の 1 の補数(論理的補数)をとります。
シフト	SHAL	B/W/L	Rd(シフト処理)→Rd
命令	SHAR		汎用レジスタの内容を算術的にシフトします。
	SHLL	B/W/L	Rd(シフト処理)→Rd
	SHLR		汎用レジスタの内容を論理的にシフトします。
	ROTL	B/W/L	Rd(ローテート処理)→Rd
	ROTR		汎用レジスタの内容をローテートします。
	ROTXL	B/W/L	Rd(ローテート処理)→Rd
	ROTXR		汎用レジスタの内容をキャリフラグを含めてローテートします。
ビット 操作命令	BSET	В	1→(<ビット番号>of <ead>) 汎用レジスタまたはメモリのオペランドの指定された 1 ビットを 1 に セットします。ビット番号は、3 ビットのイミディエイトデータまたは 汎用レジスタの内容下位 3 ビットで指定します。</ead>
	BCLR	В	0→(<ビット番号>of <ead>) 汎用レジスタまたはメモリのオペランドの指定された 1 ビットを 0 に クリアします。ビット番号は、3 ビットのイミディエイトデータまたは 汎用レジスタの内容下位 3 ビットで指定します。</ead>
	BNOT	В	〜 (<ビット番号>of <ead>) → (<ビット番号>of<ead>) 汎用レジスタまたはメモリのオペランドの指定された 1 ビットを反転します。ビット番号は、3 ビットのイミディエイトデータまたは汎用レジスタの内容下位 3 ビットで指定します。</ead></ead>
	BTST	В	~(<ビット番号>of <ead>)→Z 汎用レジスタまたはメモリのオペランドの指定された 1 ビットをテスト し、ゼロフラグに反映します。ビット番号は、3 ビットのイミディエイ トデータまたは汎用レジスタの内容下位 3 ビットで指定します。</ead>
	BAND	В	C∧(<ビット番号>of <ead>)→C 汎用レジスタまたはメモリのオペランドの指定された 1 ビットとキャリ フラグとの論理積をとり、結果をキャリフラグに格納します。</ead>
	BIAND	В	C△[~(<ビット番号>of <ead>)]→C 汎用レジスタまたはメモリのオペランドの指定された 1 ビットを反転 し、キャリフラグとの論理積をとり、結果をキャリフラグに格納します。 ビット番号は、3 ビットのイミディエイトデータで指定されます。</ead>

分類	命令	サイズ*	機能
ビット	BOR	В	C∨(<ビット番号>of <ead>)→C</ead>
操作命令			汎用レジスタまたはメモリのオペランドの指定された1ビットとキャリフラグとの論理和をとり、結果をキャリフラグに格納します。
	BIOR	В	C∨[~(<ビット番号>of <ead>)]→C</ead>
			汎用レジスタまたはメモリのオペランドの指定された1ビットを反転 し、キャリフラグとの論理和をとり、結果をキャリフラグに格納します。
			ビット番号は、3 ビットのイミディエイトデータで指定されます。
	BXOR	В	C⊕(<ビット番号>of <ead>)→C</ead>
			汎用レジスタまたはメモリのオペランドの指定された1ビットとキャリフラグとの排他的論理和をとり、結果をキャリフラグに格納します。
	BIXOR	В	C⊕[~(<ビット番号>of <ead>)]→C</ead>
			汎用レジスタまたはメモリのオペランドの指定された1ビットを反転し、キャリフラグとの排他的論理和をとり、結果をキャリフラグに格納します。
			ビット番号は、3 ビットのイミディエイトデータで指定されます。
	BLD	В	(<ビット番号>of <ead>)→C</ead>
_			汎用レジスタレジスタまたはメモリのオペランドの指定された 1 ビット をキャリフラグに転送します。
	BILD	В	~(<ビット番号>of <ead>)→C</ead>
			汎用レジスタレジスタまたはメモリのオペランドの指定された 1 ビット
			を反転し、キャリフラグに転送します。
			ビット番号は、3 ビットのイミディエイトデータで指定されます。
	BST	В	C→(<ビット番号>of <ead>)</ead>
			汎用レジスタまたはメモリのオペランドの指定された 1 ビットに、キャ リフラグの内容を転送します。
	BIST	В	C→~(<ビット番号>of <ead>)</ead>
			汎用レジスタまたはメモリのオペランドの指定された1ビットに、キャリフラグを反転して転送します。
			ビット番号は、3 ビットのイミディエイトデータで指定されます。
分岐命令	Bcc	_	指定した条件が成立しているとき、指定されたアドレスへ分岐します。 分岐条件を下表に示します。
			ニーモニック 説明 分岐条件
			BRA(BT) Always(True) Always
			BRN(BF) Never(False) Never
			BHI
			BCC(BHS) Carry Clear(High or Same) C=0
			BCS(BLO) Carry Set(LOw) C=1
			BNE Not Equal Z=0
			BEQ EQual Z=1
			BVC oVerflow Clear V=0 BVS oVerflow Set V=1
			BPL PLus N=0
			BMI Minus N=1
			BGE Greater or Equal N⊕V=0
			$ \begin{array}{ c c c c c } \hline BLT & Less Than & N \oplus V = 1 \\ \hline BGT & Greater Than & Z_{\vee} (N \oplus V) = 0 \\ \hline \end{array} $
			BLE Less or Equal Z_{\vee} $(N \oplus V) = 1$
	JMP		指定されたアドレスへ無条件に分岐します。
	BSR	_	指定されたアドレスヘサブルーチン分岐します。

分類	命令	サイズ*	機能
分岐命令	JSR	_	指定されたアドレスヘサブルーチン分岐します。
	RTS	_	サブルーチンから復帰します。
システム	TRAPA	_	命令トラップ例外処理を行います。
制御命令	RTE	_	例外処理ルーチンから復帰します。
	SLEEP	_	低消費電力状態に遷移します。
	LDC	B/W	(EAs) →CCR
			汎用レジスタまたはメモリの内容を CCR に転送します。また、イミディエイトデータを CCR に転送します。CCR は 8 ビットですが、メモリと CCR 間の転送はワードサイズで行われ、上位 8 ビットが有効になります。
	STC	B/W	CCR→ (EAd)
			CCR の内容を汎用レジスタまたはメモリに転送します。CCR は 8 ビットですが、CCR とメモリ間の転送はワードサイズで行われ、上位 8 ビットが有効になります。
	ANDC	В	CCR∧#IMM→CCR
			CCR とイミディエイトデータの論理積をとります。
	ORC	В	CCR√#IMM→CCR
			CCR とイミディエイトデータの論理和をとります。
	XORC	В	CCR⊕#IMM→CCR
			CCR とイミディエイトデータの排他的論理和をとります。
	NOP	_	PC+2→PC
			PC のインクリメントだけを行います。
ブロック	EEPMOV.B	_	if R4L≠0 then
転送命令			Repeat@ER5+→@ER6+
			R4L-1→R4L
			Until R4L=0
			else next;
	EEPMOV.W	_	if R4≠0 then
			Repeat@ER5+→@ER6+
			R4-1→R4
			Until R4=0
			else next;
			ブロック転送命令です。ER5 で示されるアドレスから始まり、R4L または R4 で指定されるバイト数のデータを、ER6 で示されるアドレスのロケーションへ転送します。転送終了後、次の命令を実行します。

【注】*サイズはオペランドサイズを示します。

B:バイト

W:ワード

L:ロングワード

1.6.4 命令の基本フォーマット

H8/300H CPU の命令は、2 バイト(ワード)を単位にしています。各命令はオペレーションフィールド(op)、レジスタフィールド(r)、EA 拡張部(EA)、およびコンディションフィールド(cc)から構成されています。

(1) オペレーションフィールド

命令の機能を表し、アドレッシングモードの指定、オペランドの処理内容を指定します。命令の 先頭 4 ビットを必ず含みます。 2 つのオペレーションフィールドを持つ場合もあります。

(2) レジスタフィールド

汎用レジスタを指定します。アドレスレジスタのとき 3 ビット、データレジスタのとき 3 ビットまたは 4 ビットです。2 つのレジスタフィールドを持つ場合、またはレジスタフィールドを持たない場合もあります。

(3) EA 拡張部

イミディエイトデータ、絶対アドレスまたはディスプレースメントを指定します。8 ビット、16 ビット、または32 ビットです。24 ビットアドレスおよびディスプレースメントは、上位8 ビットをすべて0(H'00) とした32 ビットデータとして扱われます。

(4) コンディションフィールド

Bcc 命令の分岐条件を指定します。

図 1.12 に命令フォーマットの例を示します。




図 1.12 命令フォーマットの例

1.7 アドレッシングモードと実効アドレスの計算方法

1.7.1 アドレッシングモード

H8/300H CPU は表 1.4 に示すように、8 種類のアドレッシングモードをサポートしています。命令ごとに、使用できるアドレッシングモードは異なります。

演算命令では、レジスタ直接、およびイミディエイトが使用できます。

転送命令では、プログラムカウンタ相対とメモリ間接を除くすべてのアドレッシングモードが使用できます。

また、ビット操作命令では、オペランドの指定にレジスタ直接、レジスタ間接、および絶対アドレス (@aa:8) が使用できます。さらに、オペランド中のビット番号を指定するためにレジスタ直接 (BSET、BCLR、BNOT、BTST の各命令)、およびイミディエイト(3 ビット)が独立して使用できます。

No.	アドレッシングモード	記号
1	レジスタ直接	Rn
2	レジスタ間接	@ERn
3	ディスプレースメント付きレジスタ間接	@(d:16,ERn)/@(d:24,ERn)
4	ポストインクリメントレジスタ間接	@ERn+
	プリデクリメントレジスタ間接	@-ERn
5	絶対アドレス	@aa:8/@aa:16/@aa:24
6	イミディエイト	#xx:8/#xx:16/#xx:32
7	プログラムカウンタ相対	@(d:8,PC)/@(d:16,PC)
8	メモリ間接	@@aa:8

表 1.4 アドレッシングモード一覧表

(1) レジスタ直接 Rn

命令コードのレジスタフィールドで指定されるレジスタ (8 ビット、16 ビットまたは 32 ビット) がオペランドとなります。

8ビットレジスタとしてはROH~R7H、ROL~R7Lを指定可能です。

16 ビットレジスタとしては R0~R7、E0~E7 を指定可能です。

32 ビットレジスタとしては ER0~ER7 を指定可能です。

(2) レジスタ間接 @ERn

命令コードのレジスタフィールドで指定されるアドレスレジスタ (ERn) の内容の下位 24 ビットをアドレスとしてメモリ上のオペランドを指定します。

(3) ディスプレースメント付きレジスタ間接 @ (d:16,ERn) / @ (d:24,ERn)

命令コードのレジスタフィールドで指定されるアドレスレジスタ(ERn)の内容に命令コード中に含まれる 16 ビットディスプレースメントまたは 24 ビットディスプレースメントを加算した内容の下位 24 ビットをアドレスとしてメモリ上のオペランドを指定します。加算に際して、ディスプレースメントは符号拡張されます。

(4) ポストインクリメントレジスタ間接 @ERn+/プリデクリメントレジスタ間接@-ERn

(a) ポストインクリメントレジスタ間接 @ERn+

命令コードのレジスタフィールドで指定されるアドレスレジスタ (ERn) の内容の下位 24 ビットをアドレスとしてメモリ上のオペランドを指定します。その後、アドレスレジスタの内容 (32 ビット) に 1、2 または 4 が加算され、加算結果がアドレスレジスタに格納されます。バイトサイズでは 1、ワードサイズでは 2、ロングワードサイズでは 4 がそれぞれ加算されます。ワードサイズまたはロングワードサイズのとき、アドレスレジスタの内容が偶数となるようにしてください。

(b) プリデクリメントレジスタ間接 @-ERn

命令コードのレジスタフィールドで指定されるアドレスレジスタ (ERn) の内容から 1、2 または 4 を減算した内容の下位 24 ビットをアドレスとしてメモリ上のオペランドを指定します。その後、減算結果がアドレスレジスタに格納されます。バイトサイズでは 1、ワードサイズでは 2、ロングワードサイズでは 4 がそれぞれ減算されます。ワードサイズまたはロングワードサイズのとき、アドレスレジスタの内容が偶数になるようにしてください。

(5) 絶対アドレス @aa:8/@aa:16/@aa:24

命令コード中に含まれる絶対アドレスで、メモリ上のオペランドを指定します。 絶対アドレスは8ビット(@aa:8)、16ビット(@aa:16)、または24ビット(@aa:24)です。 8ビット絶対アドレスの場合、上位16ビットはすべて1(HTFFF)となります。16ビット絶対ア ドレスの場合、上位8ビットは符号拡張されます。24ビット絶対アドレスの場合、全アドレス空間をアクセスできます。

絶対アドレスのアクセス範囲を表 1.5 に示します。

表 1.5 紀対プトレスのプクセス範囲				
	ノーマルモード	アドバンストモード(16M バイトモードの場合)		
8ビット (@aa:8)	H'FF00~H'FFFF (65,280~65,535)	H'FFFF00~H'FFFFFF (16,776,960~16,777,215)		
16 ビット (@aa:16)	H'0000~H'FFFF (0~65,535)	H'000000~H'007FFF,H'FF8000~H'FFFFFF (0~32,767、16,744,448~16,777,215)		
24 ビット (@aa:24)	H'0000~H'FFFF (0~65,535)	H'000000~H'FFFFFF (0~16,777,215)		

表 1.5 絶対アドレスのアクセス範囲

アクセス範囲の詳細については当該 LSI のハードウェアマニュアルを参照してください。

(6) イミディエト #xx:8/#xx:16/#xx:32

命令コード中に含まれる 8 ビット(#xx:8)、16 ビット(#xx:16)、または 32 ビット(#xx:32)の データを直接オペランドとして使用します。

なお、ADDS、SUBS、INC、DEC 命令では、イミディエイトデータが命令コード中に暗黙的に含まれます。ビット操作命令では、ビット番号を指定するための 3 ビットのイミディエイトデータが、命令コード中に含まれる場合があります。また、TRAPA 命令ではベクタアドレスを指定するための 2 ビットのイミディエイトデータが、命令コードの中に含まれます。

(7) プログラムカウンタ相対 @(d:8,PC)/@(d:16,PC)

Bcc、BSR 命令で使用されます。PC の内容で指定される 24 ビットのアドレスに、命令コード中に含まれる 8 ビット、または 16 ビットディスプレースメントを加算して 24 ビットの分岐アドレスを生成します。加算に際して、ディスプレースメントは 24 ビットに符号拡張されます。また加算される PC の内容は次の命令の先頭アドレスとなっていますので、分岐可能範囲は分岐命令に対して-126~+128 バイト(-63~+64 ワード)または-32766~+32768 バイト(-16383~+16384 ワード)です。このとき、加算結果が偶数となるようにしてください。

(8) メモリ間接 @@aa:8

JMP、JSR 命令で使用されます。命令コード中に含まれる 8 ビット絶対アドレスでメモリ上のオペランドを指定し、この内容を分岐アドレスとして分岐します。

8 ビット絶対アドレスの上位のビットはすべて 0 となりますので、分岐アドレスを格納できるのは 0~255 (ノーマルモードのとき H'0000~H'00FF、アドバンストモードのとき H'000000~H'000FF) 番地です。

ノーマルモードの場合は、メモリ上のオペランドはワードサイズで指定し、16 ビットの分岐アドレスを生成します。

また、アドバンストモードの場合は、メモリ上のオペランドはロングワードサイズで指定します。 このうち先頭の1バイトは無視され、24ビットの分岐アドレスを生成します。

ただし、分岐アドレスを格納可能なアドレスの先頭領域は、例外処理ベクタ領域と共通になっていますから注意してください。詳細は当該 LSI のハードウェアマニュアルを参照してください。




図 1.13 メモリ間接による分岐アドレスの指定

ワードサイズ、ロングワードサイズでメモリを指定する場合、および分岐アドレスを指定する場合に奇数アドレスを指定すると、最下位ビットは0とみなされ、1番地前から始まるデータまたは命令コードをアクセスします(「1.5.2 メモリ上でのデータ構成」を参照してください)。

1.7.2 実効アドレスの計算方法

各アドレッシングモードにおける実効アドレス(EA:Effective Address)の計算法を**表 1.6** に示します。ノーマルモードの場合、実効アドレスの上位 8 ビットは無視され、16 ビットのアドレスとなります。





表1.6 実効アドレスの計算方法


算方法 実効アドレス (EA)	23 8 7 0 HFFFF	23 16 15 0 符号拡張	23 0	オベランドはイミディエイトデータです。
-マット 実効アドレス計算方法				
アドレッシングモード・命令フォーマット	着対アドレス @aa:8 op abs	@aa:16 op abs	@aa.24	イミディエイト#xx:8/#xx:16/#xx:32 op IMM
2	ഹ			9



2. 各命令の説明

2.1 表と記号の説明

「2.2 各命令の説明」の表の見方について説明します。なお、同一の命令についての説明でも、複数ページにわたっているものがありますから注意してください。



- (1) ニーモニック (フルネーム) 命令のニーモニックとフルネームを示します。
- (2) 分類 命令の機能を示します。
- (3) オペレーション 命令の操作を簡潔に示します。(2.1.2を参照)
- (4) アセンブラフォーマット 命令のアセンブラフォーマットを示します。(2.1.1を参照)
- (5) オペランドサイズ 使用できるオペランドのサイズを示します。
- (6) コンディションコード 命令実行後のコンディションコードレジスタ (CCR) の 各ビットの変化を示します。 (2.1.3を参照)
- (7) 説明 命令の動作について詳細に説明します。
- (8) 使用可能なレジスタ 命令コードのレジスタフィールドで指定できるレジスタを 示します。
- (9) オペランド形式と実行ステート数 命令のアドレッシングモード、インストラクション フォーマット、ならびに実行ステート数を示します。
- (10) 注意事項 命令を実行するうえでの注意事項などを示します。

2.1.1 アセンブラフォーマット



オペランドサイズは、バイト (B) 、ワード (W) 、ロングワード (L) があります。命令によって、使用できるオペランドサイズは異なります。

<EA>は、複数のアドレッシングモードが使用できることを示します。H8/300H CPU がサポートするアドレッシングモードは、次の8種類です。実効アドレスの計算方法については「1.7 アドレッシングモードと実効アドレスの計算方法」を参照してください。

2. 各命令の説明

記号	アドレッシングモード
Rn	レジスタ直接
@ERn	レジスタ間接
@(d:16,ERn)/@(d:24,ERn)	ディスプレースメント(16/24 ビット)付レジスタ間接
@ERn+/@-ERn	ポストインクリメントレジスタ間接/プリデクリメントレジスタ間接
@aa:8/@aa:16/@aa:24	絶対アドレス(8/16/24 ビット)
#xx:8/#xx:16/#xx:32	イミディエイト(8/16/32 ビット)
@(d:8,PC)/@(d:16, PC)	プログラムカウンタ相対(8/16 ビット)
@@aa:8	メモリ間接

なお、:8/:16/:24/:32 は省略することができます。特に絶対アドレス、およびディスプレースメントについては:8/:16/:24 を省略すると、値の範囲に応じてアセンブラが最適化を行います。 詳細は「H8/300 シリーズクロスアセンブラユーザーズマニュアル」を参照してください。

2.1.2 オペレーション

オペレーションの欄で使用されている記号と動作記号を以下に示します。

Rd	デスティネーション側の汎用レジスタ
Rs	ソース側の汎用レジスタ
Rn	汎用レジスタ
ERd	デスティネーション側の汎用レジスタ(アドレスレジスタまたは 32 ビットレジスタ)
ERs	ソース側の汎用レジスタ(アドレスレジスタまたは 32 ビットレジスタ)
ERn	汎用レジスタ(32 ビットレジスタ)
(EAd)	デスティネーションオペランド
(EAs)	ソースオペランド
PC	プログラムカウンタ
SP	スタックポインタ
CCR	コンディションコードレジスタ
N	CCR の N(ネガティブ)フラグ
Z	CCR の Z(ゼロ)フラグ
V	CCR の V(オーバフロー)フラグ
С	CCR の C(キャリ)フラグ
disp	ディスプレースメント
\rightarrow	左辺のオペランドから右辺のオペランドへの転送、
	または左辺の状態から右辺の状態への遷移
+	両辺のオペランドを加算
_	左辺のオペランドから右辺のオペランドを減算
×	両辺のオペランドを乗算
÷	左辺のオペランドから右辺のオペランドで除算
^	両辺のオペランドの論理積
V	両辺のオペランドの論理和
\oplus	両辺のオペランドの排他的論理和
~	反転論理(論理的補数)
()<>	オペランドの内容

【注】 *汎用レジスタは、8 ビット(R0H~R7H、R0L~R7L)、16 ビット(R0~R7、E0~E7)または32 ビット(ER0~ER7)です。

2.1.3 コンディションコード

コンディションコードの欄で使用されている記号を以下に示します。

記号	内容
\$	実行結果にしたがって変化することを表します。
*	不確定であることを表します(値を保証しません)。
0	常に0にクリアされることを表します。
1	常に 1 にセットされることを表します。
_	実行結果に影響を受けないことを表します。
\triangle	条件によって異なります。注意事項を参照してください。

コンディションコードの変化の詳細については「2.7 コンディションコードの変化」を参照してください。

2.1.4 インストラクションフォーマット

インストラクションフォーマットの欄で使用されている記号を以下に示します。

記号	内容
IMM	イミディエイトデータ (2、3、8、16、32 ビット)
abs	絶対アドレス(8、16、24 ビット)
disp	ディスプレースメント(8、16、24 ビット)
rs, rd, rn	レジスタフィールド(4 ビット)
	rs、rd、rn はそれぞれオペランドの形式の Rs、Rd、Rn に対応
ers, erd, ern	レジスタフィールド (3 ビット)
	ers、erd、ern はオペランドの形式の ERs、ERd、ERn に対応

2.1.5 レジスタの指定方法

(1) アドレスレジスタの指定

汎用レジスタをアドレスレジスタとして使用するとき (@ERn、@(d:16,ERn)、@(d:24,ERn)、@ERn+、@-ERn) は 32 ビットのレジスタフィールド (ers、erd) で指定されます。

(2) データレジスタの指定

汎用レジスタは、データレジスタとして使用するとき、32 ビット、16 ビットまたは 8 ビットレジスタです。

32 ビットレジスタとして使用するとき、3 ビットのレジスタフィールド (ers、erd、ern) で指定されます。

16 ビットレジスタとして使用するとき、4 ビットのレジスタフィールド (rs、rd、rn) で指定されます。このときレジスタフィールドの下位 3 ビットがレジスタ番号を示し、上位 1 ビットが 1 のとき汎用レジスタ En が指定され、0 のとき汎用レジスタ En が指定されます。


また、8 ビットレジスタとして使用するとき、4 ビットのレジスタフィールド (rs、rd、rn) で指定されます。また、このときレジスタフィールドの下位 3 ビットがレジスタ番号を示し、上位 1 ビットが 1 のとき汎用レジスタ RnL が指定され、0 のとき汎用レジスタ RnH が指定されます。この対応を以下に示します。

アドレスレジスタ		16 ビットレジスタ		8 ビットレジスタ	
32 ビットレジスタ					
レジスタ	汎用レジスタ	レジスタ	汎用レジスタ	レジスタ	汎用レジスタ
フィールド		フィールド		フィールド	
000	ER0	0000	R0	0000	R0H
001	ER1	0001	R1	0001	R1H
:	•	:	:	:	•
	•	•	•	•	•
111	ER7	0111	R7	0111	R7H
		1000	E0	1000	R0L
		1001	E1	1001	R1L
		:	:	:	•
		•	•		•
		1111	E7	1111	R7L


2.1.6 ビット操作命令におけるビットデータのアクセス方法

ビットデータは、レジスタまたはメモリ上のオペランドデータ(バイト)の第nビット(n=0、1、2、3、…7)という形でアクセスされます。このとき、ビット番号は、3 ビットのイミディエイト データまたは汎用レジスタの内容(下位 3 ビットのみ有効)によって指定されます。

(例1) R2Hのビット3を1にセットする場合



(例2) H'FFFF02番地のビット5をビットアキュムレータに転送する場合



なお、ビット操作命令のオペランドサイズおよびアドレス形式はレジスタまたはメモリ上のオペランドデータについて示しています。

2.2 各命令の説明

2.2.1 以降に各命令について説明します。

2.2.1(1) ADD(B)

ADD (ADD binary) 2進加算 ●オペレーション ●コンディションコード Rd+(EAs)→Rd I UIH U N Z V C -| | | -| | | | | | | | H: ビット3にキャリが発生したとき1にセ ットされ、それ以外のときは0にクリア ●アセンブラフォーマット されます。 N: 実行結果が負のとき1にセットされ、 ADD.B <EAs>, Rd それ以外のときは0にクリアされます。 Z: 実行結果が0(ゼロ)のとき1にセット され、それ以外のときは0にクリアさ れます。 V: オーバフローが発生したとき1にセッ ●オペランドサイズ トされ、それ以外のときは0にクリア バイト されます。 C: ビット7にキャリが発生したとき1にセ ットされ、それ以外のときは0にクリア されます。

●説明

8ビットレジスタRdの内容(デスティネーションオペランド)とソースオペランドを加算し、結果を8ビットレジスタRdに格納します。

●使用可能な汎用レジスタ

Rd : R0L \sim R7L, R0H \sim R7H Rs : R0L \sim R7L, R0H \sim R7H

●オペランド形式と実行ステート数

アドレッシング	_			イン	ノスト	ヌ 実行 ト			
モード	ニック	形式	第1/	バイト	第2/	バイト	第3バイト	第4バイト	クリート 数
イミディエイト	ADD.B	#xx:8,Rd	8	rd	IM	IM			2
レジスタ直接	ADD.B	Rs,Rd	0	8	rs	rd			2

2.2.1(2) ADD(W)

2進加算 ADD (ADD binary) ●オペレーション ●コンディションコード Rd+(EAs)→Rd I UIH U N Z V C H: ビット11にキャリが発生したとき1にセ ットされ、それ以外のときは0にクリア ●アセンブラフォーマット されます。 N: 実行結果が負のとき1にセットされ、 ADD.W \leq EAs>, Rd それ以外のときは0にクリアされます。 Z: 実行結果が0(ゼロ)のとき1にセット され、それ以外のときは0にクリアさ れます。 V: オーバフローが発生したとき1にセッ ●オペランドサイズ トされ、それ以外のときは0にクリア ワード されます。 C: ビット15にキャリが発生したとき1にセ ットされ、それ以外のときは0にクリア されます。

●説明

16ビットレジスタRdの内容(デスティネーションオペランド)とソースオペランドを加算し、結果を16ビットレジスタRdに格納します。

●使用可能な汎用レジスタ

Rd: R0~R7, E0~E7 Rs: R0~R7, E0~E7

●オペランド形式と実行ステート数

アドレッシング	ニーモ			インストラクションフォーマット							
モード	ニック	形式	第1/	バイト	第2バイト		第3バイト 第4バイト		数し		
イミディエイト	ADD.W	#xx:16,Rd	7	9	1	rd	IN	ИM	4		
レジスタ直接	ADD.W	Rs,Rd	0	9	rs	rd			2		

2.2.1(3) ADD(L)

2進加算 ADD (ADD binary) ●オペレーション ●コンディションコード ERd+(EAs)→ERd I UIH U N Z V C H: ビット27にキャリが発生したとき1にセ ットされ、それ以外のときは0にクリア ●アセンブラフォーマット されます。 N: 実行結果が負のとき1にセットされ、 ADD.L <EAs>, ERd それ以外のときは0にクリアされます。 Z: 実行結果が0(ゼロ)のとき1にセット され、それ以外のときは0にクリアさ れます。 V: オーバフローが発生したとき1にセッ ●オペランドサイズ トされ、それ以外のときは0にクリア ロングワード されます。 C: ビット31にキャリが発生したとき1にセ ットされ、それ以外のときは0にクリア されます。

●説明

32ビットレジスタERdの内容(デスティネーションオペランド)とソースオペランドを加算し、 結果を32ビットレジスタERdに格納します。

●使用可能な汎用レジスタ

ERd: ER0~ER7 ERs: ER0~ER7

●オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド		インストラクションフォーマット							
モード	ニック	形式	第1バイト	第2バイト	第3バイト	第4バイト	第5バイト	第6バイト	数		
イミディエイト	ADD.L	#xx:32,Rd	7 A	1 0 erd		II	MM		6		
レジスタ直接	ADD.L	ERs,ERd	0 A	1 ers 0 erd					2		

2.2.2 ADDS

ADDS (ADD with Sign extention)

アドレスデータ2進加算

●オペレーション

 $Rd+1\rightarrow ERd$ $Rd+2\rightarrow ERd$

Rd+4→ERd

●アセンブラフォーマット

ADD.S #1, ERd ADD.S #2, ERd ADD.S #4, ERd

●オペランドサイズ ロングワード ●コンディションコード

I UI H U N Z V C

H: 実行前の値が保持されます。 N: 実行前の値が保持されます。 Z: 実行前の値が保持されます。 V: 実行前の値が保持されます。

C: 実行前の値が保持されます。

●説明

32ビットレジスタERdの内容(デスティネーションオペランド)に1、2または4を加算します。 ADD命令とは異なり、コンディションコードは実行前の値を保持します。

●使用可能な汎用レジスタ

ERd: ER0~ER7

●オペランド形式と実行ステート数

アドレッシング	_	オペランド		インストラクションフォーマット						
モード	ニック	形式	第1バ	イト	第2	バイト	第3バイト	第4バイト	数数	
レジスタ直接	ADDS	#1,ERd	0	В	0	0 erd			2	
レジスタ直接	ADDS	#2,ERd	0	В	8	0 erd			2	
レジスタ直接	ADDS	#4,ERd	0	В	9	0 erd			2	

2.2.3 ADDX

ADDX (ADD with eXtend carry)

キャリ付加算

●オペレーション Rd+(EAs)+C→Rd

●アセンブラフォーマット ADDX <EAs>、Rd H: ビット3にキャリが発生したとき1にセットされ、それ以外のときは0にクリアされます。

N: 実行結果が負のとき1にセットされ、 それ以外のときは0にクリアされます。

Z: 実行結果が0(ゼロ)のとき実行前の値が保持され、それ以外のときは0にクリアされます。

V: オーバフローが発生したとき1にセットされ、それ以外のときは0にクリアされます。

C: ビット7にキャリが発生したとき1にセットされ、それ以外のときは0にクリアされます。

●オペランドサイズ バイト

●説明

8ビットレジスタRdの内容(デスティネーションオペランド)とソースオペランドとキャリフラグの値を加算し、結果を8ビットレジスタRdに格納します。

●使用可能な汎用レジスタ

Rd: R0L~R7L, R0H~R7H Rs: R0L~R7L, R0H~R7H

●オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド		イン	ストラ	っ 実行 ト			
モード	ニック	形式	第1/	バイト	第2/	バイト	第3バイト	第4バイト	数数
イミディエイト	ADDX	#xx:8,Rd	9	rd	IN	1M			2
レジスタ直接	ADDX	Rs,Rd	0	Е	rs	rd			2

2.2.4(1) AND(B)

論理積 AND (AND logical) ●オペレーション ●コンディションコード $Rd \land (EAs) \rightarrow Rd$ I UIH U N Z V C H: 実行前の値が保持されます。 N: 実行結果が負のとき1にセットされ、 ●アセンブラフォーマット それ以外のときは0にクリアされます。 Z: 実行結果が0(ゼロ)のとき1にセット AND.B <EAs>, Rd され、それ以外のときは0にクリア されます。 V: 常に0にクリアされます。 C: 実行前の値が保持されます。 ●オペランドサイズ バイト

●説明

8ビットレジスタRdの内容(デスティネーションオペランド)とソースオペランドの論理積をとり、結果を8ビットレジスタRdに格納します。

●使用可能な汎用レジスタ

Rd: R0L~R7L, R0H~R7H Rs: R0L~R7L, R0H~R7H

●オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド		イン	/スト:	っ 実行 ト			
モード	ニック	形式	第1/	バイト	第2/	バイト	第3バイト	第4バイト	クリード 数
イミディエイト	AND.B	#xx:8,Rd	Е	rd	IN	ИΜ			2
レジスタ直接	AND.B	Rs,Rd	1	6	rs	rd			2

2.2.4(2) AND(W)

論理積 AND (AND logical) ●オペレーション ●コンディションコード $Rd \land (EAs) \rightarrow Rd$ I UIH U N Z V C H: 実行前の値が保持されます。 N: 実行結果が負のとき1にセットされ、 ●アセンブラフォーマット それ以外のときは0にクリアされます。 Z: 実行結果が0(ゼロ)のとき1にセット AND.W <EAs>, Rd され、それ以外のときは0にクリア されます。 V: 常に0にクリアされます。 C: 実行前の値が保持されます。 ●オペランドサイズ ワード

●説明

16ビットレジスタRdの内容(デスティネーションオペランド)とソースオペランドの論理積をとり、結果を16ビットレジスタRdに格納します。

●使用可能な汎用レジスタ

Rd: R0 \sim R7, E0 \sim E7 Rs: R0 \sim R7, E0 \sim E7

●オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド		イン	/スト:	ストラクションフォーマット				
モード	ニック	形式	第1/	バイト	第2/	バイト	第3バイト 第4バイト		数し	
イミディエイト	AND.W	#xx:16,Rd	7	9	6	rd	IIV	1M	4	
レジスタ直接	AND.W	Rs,Rd	6	6	rs	rd			2	

2.2.4(3) AND(L)

論理積 AND (AND logical) ●オペレーション ●コンディションコード ERd∧ (EAs) →ERd I UIH U N Z V C H: 実行前の値が保持されます。 N: 実行結果が負のとき1にセットされ、 ●アセンブラフォーマット それ以外のときは0にクリアされます。 AND.L $\langle \mathsf{EAs} \rangle$, ERd Z: 実行結果が0(ゼロ)のとき1にセット され、それ以外のときは0にクリアさ れます。 V: 常に0にクリアされます。 C: 実行前の値が保持されます。 ●オペランドサイズ ロングワード

●説明

32ビットレジスタERdの内容(デスティネーションオペランド)とソースオペランドの論理積をとり、結果を32ビットレジスタERdに格納します。

●使用可能な汎用レジスタ

ERd: ER0~ER7 ERs: ER0~ER7

●オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド		インストラクションフォーマット							
モード	ニック	形式	第1バイト	第2バイト	第3バイト 第4バイト 第5バイト 第6バイト	数数					
イミディエイト	AND.L	#xx:32,ERd	7 A	6 0 erd	IMM	6					
レジスタ直接	AND.L	ERs,ERd	0 1	F 0	6 6 0 ers 0 erd	4					

2.2.5 ANDC

CCRとの論理積 ANDC (AND Control register) ●オペレーション ●コンディションコード CCR∧ #IMM→CCR I UIH U N Z V C | ‡ | ‡ | ‡ | ‡ | ‡ | ‡ | ‡ | ‡ 1: 実行結果の対応するビットの値が格納され ます。 ●アセンブラフォーマット UI: 実行結果の対応するビットの値が格納され ANDC #xx: 8, CCR H: 実行結果の対応するビットの値が格納され U: 実行結果の対応するビットの値が格納され N: 実行結果の対応するビットの値が格納され ●オペランドサイズ ます。 バイト Z: 実行結果の対応するビットの値が格納され ます。 V: 実行結果の対応するビットの値が格納され C: 実行結果の対応するビットの値が格納され ます。

●説明

CCRの内容とイミディエイトデータの論理積をとり、結果をCCRに格納します。 なお、本命令の実行終了時点では、NMIを含めてすべての割り込みは受け付けられません。

●オペランド形式と実行ステート数

アドレッシング	ニーモ				ノストラクシ			ヌを行った
モード	ニック	形式	第1/	バイト	第2バイト	第3バイト	第4バイト	数
イミディエイト	ANDC	#xx:8,CCR	0	6	IMM			2

2.2.6 BAND

BAND (Bit AND)

ビット論理積

●オペレーション

C_^(〈ビット番号〉of〈EAd〉)→C

●アセンブラフォーマット

BAND #xx:3, <EAd>

H: 実行前の値が保持されます。

I UI H U N Z V C

●コンディションコード

N: 実行前の値が保持されます。

Z: 実行前の値が保持されます。 V: 実行前の値が保持されます。

C: 実行結果が保持されます。


●オペランドサイズ

バイト

●説明

デスティネーションオペランドの指定された1ビットとキャリフラグとの論理積をとり、結果をキャリフラグに格納します。

ビット番号は、3ビットのイミディエイトデータで指定されます。デスティネーションの内容は変化しません。



●使用可能な汎用レジスタ

Rd: R0L~R7L, R0H~R7H

ERd: ER0~ER7

●オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド		イン	ノストラクシ	ョンフ	'ォーマ	っ 実行 ト		
モード*	ニック	形式	第1/	バイト	第2バイト	第3/	バイト	第4バ・	イト	数数
レジスタ直接	BAND	#xx:3,Rd	7	6	0 IMM rd					2
レジスタ間接	BAND	#xx:3,@ERd	7	С	0 erd 0	7	6	0 IMM	0	6
絶対アドレス	BAND	#xx:3,@aa:8	7	E	abs	7	6	0 IMM	0	6

【注】* アドレッシングモードはデスティネーションオペランドの指定〈EAd〉です。

●注意事項

2.2.7 Bcc

Bcc (Branch conditionally)

条件付分岐

●オペレーション

If condition is true, then $PC+disp \rightarrow PC$ else next;

●アセンブラフォーマット

Bcc disp

─+ コンディションフィールド

●オペランドサイズ

I UI H U N Z V C

●コンディションコード

H: 演算前の値が保持されます。 N: 演算前の値が保持されます。

Z: 演算前の値が保持されます。

V: 演算前の値が保持されます。

C: 演算前の値が保持されます。

●説明

コンディションフィールド(cc)で指定された条件が成立していると、PCにディスプレースメントを加えたアドレスに分岐し、条件が不成立の場合は次の命令を実行します。アドレス計算に用いられるPCの値は本命令の直後の命令の先頭アドレスです。ディスプレースメントは符号付き8ビットまたは16ビットデータで、分岐できる範囲は本命令に対して-126~+128、-32766~+32768バイトです。

ニーモニック	説明	СС	条件	符号と条件の対応*
BRA(BT)	Always(True)	0000	True	
BRN(BF)	Never(False)	0001	False	
BHI	Hlgh	0010	C∨Z=0	X>Y 符号なし
BLS	Low or Same	0011	C∨Z=1	X≦Y 符号なし
BCC(BHS)	Carry Clear(High or Same)	0100	C=0	X≧Y 符号なし
BCS(BLO)	Carry Set(LOw)	0101	C=1	X <y td="" 符号なし<=""></y>
BNE	Not Equal	0110	Z=0	X≠Y 符号なし∕あり
BEQ	EQual	0111	Z=1	X=Y 符号なし/あり
BVC	oVerflow Clear	1000	V=0	
BVS	oVerflow Set	1001	V=1	
BPL	PLus	1010	N=0	
BMI	MInus	1011	N=1	
BGE	Greater or Equal	1100	N⊕V=0	X≧Y 符号あり
BLT	Less Than	1101	N⊕V=1	X <y td="" 符号あり<=""></y>
BGT	Greater Than	1110	Z∨(N⊕V)=0	X>Y 符号あり
BLE	Less or Equal	1111	Z∨(N⊕V)=1	X≦Y 符号あり

【注】* 直前の命令がCMP命令のとき、Xは汎用レジスタの内容(デスティネーションオペランド)、 Yはソースオペランドです。

2.2.7 Bcc

Bcc (Branch conditionally)

条件付分岐

●オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド			インス	トラクショ	ョンフォーマット		実行
モード	ニック	形式	第1/	バイト	第2/	バイト	第3バイト	第4バイト	数
プログラム	DDA/DT)	d:8	4	0	dis	sp			4
カウンタ相対	BRA(BT)	d:16	5	8	0	0	dis	sp	6
プログラム	DDN//DE)	d:8	4	1	dis	sp			4
カウンタ相対	BRN(BF)	d:16	5	8	1	0	dis	sp	6
プログラム	DI II	d:8	4	2	dis	sp			4
カウンタ相対	BHI	d:16	5	8	2	0	dis	sp	6
プログラム	51.0	d:8	4	3	dis	sp			4
カウンタ相対	BLS	d:16	5	8	3	0	dis	sp	6
プログラム		d:8	4	4	dis	sp			4
カウンタ相対	BCC(BHS)	d:16	5	8	4	0	dis	sp	6
プログラム		d:8	4	5	dis	sp			4
カウンタ相対	BCS(BLO)	d:16	5	8	5	0	dis	sp	6
プログラム		d:8	4	6	dis	sp			4
カウンタ相対	BNE	d:16	5	8	6	0	dis	sp	6
プログラム		d:8	4	7	dis	sp			4
カウンタ相対	BEQ	d:16	5	8	7	0	dis	sp	6
プログラム		d:8	4	8	dis	sp			4
カウンタ相対	BVC	d:16	5	8	8	0	dis	sp	6
プログラム		d:8	4	9	dis	sp			4
カウンタ相対	BVS	d:16	5	8	9	0	dis	sp	6
プログラム		d:8	4	Α	dis	sp			4
カウンタ相対	BPL	d:16	5	8	Α	0	dis	sp	6
プログラム		d:8	4	В	dis	sp			4
カウンタ相対	BMI	d:16	5	8	В	0	dis	sp	6
プログラム		d:8	4	С	dis	sp			4
カウンタ相対	BGE	d:16	5	8	С	0	dis	sp	6
プログラム		d:8	4	D	dis	sp			4
カウンタ相対	BLT	d:16	5	8	D	0	dis	sp	6
プログラム		d:8	4	Е	dis	sp			4
カウンタ相対	BGT	d:16	5	8	Е	. 0	dis	sp	6
プログラム		d:8	4	F	dis				4
カウンタ相対	BLE	d:16	5	8	F	0	dis	SD	6

- 1. 分岐先アドレスは、必ず偶数になるようにしてください。
- 2. BRA、BRN、BCC、BCSの機械語はそれぞれBT、BF、BHS、BLOと同一です。

2.2.8 BCLR

BCLR (Bit CLeaR)

ビットクリア

●オペレーション

0 → (<ビット番号>of<EAd>)

●アセンブラフォーマット

BCLR #xx:3, <EAd> BCLR Rn, <EAd>

●オペランドサイズ

バイト

●コンディションコード

I UI H U N Z V C

H: 実行前の値が保持されます。


N: 実行前の値が保持されます。

Z: 実行前の値が保持されます。 V: 実行前の値が保持されます。

C: 実行前の値が保持されます。

●説明

デスティネーションオペランドの指定された1ビットを0にクリアします。ビット番号は、3ビットのイミディエイトデータまたは8ビットレジスタRnの内容の下位3ビットで指定されます。 指定された1ビットのテストは行いません(コンディションコードは変化しません)。



●使用可能な汎用レジスタ

Rd : R0L~R7L, R0H~R7H

ERd: ER0~ER7

Rn: R0L~R7L, R0H~R7H

●オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド			インス	トラクシ	ョンフォー	-マット				実行ステート
モード*	ニック	形式	第1/	バイト	第2/	イト	第3/	バイト		第4/	バイト	数
レジスタ直接	BCLR	#xx:3,Rd	7	2	0 IMM	rd						2
レジスタ間接	BCLR	#xx:3,@ERd	7	D	0 erd	0	7	2	0	IMM	0	8
絶対アドレス	BCLR	#xx:3,@aa:8	7	F	al	os	7	2	0	IMM	0	8
レジスタ直接	BCLR	Rn,Rd	6	2	rn	rd				•	•	2
レジスタ間接	BCLR	Rn,@ERd	7	D	0 erd	0	6	2		rn	0	8
絶対アドレス	BCLR	Rn,@aa:8	7	F	al	os	6	2		rn	0	8

【注】* アドレッシングモードはデスティネーションオペランドの指定<EAd>です。

●注意事項

2.2.9 BIAND

BIAND (Bit Invert AND)

ビット論理積

●オペレーション

C^[~(<ビット番号>of<EAd>)]→C

●アセンブラフォーマット BIAND #xx:3, <EAd>

●オペランドサイズ バイト ●コンディションコード I UI H U N Z V C


H: 実行前の値が保持されます。N: 実行前の値が保持されます。

Z: 実行前の値が保持されます。 V: 実行前の値が保持されます。

C: 実行結果が格納されます。

●説明

デスティネーションオペランドの指定された1ビットを反転し、これとキャリフラグの論理積をとり、結果をキャリフラグに格納します。ビット番号は、3ビットのイミディエイトデータで指定されます。デスティネーションの内容は変化しません。



●使用可能な汎用レジスタ

Rd : R0L~R7L, R0H~R7H

ERd: ER0~ER7

●オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド			インストラクショ	ョンフォー	マット		実行
モード*	ニック	形式	第1/	バイト	第2バイト	第3/	バイト	第4バイト	数数
レジスタ直接	BIAND	#xx:3,Rd	7	6	1 IMM rd				2
レジスタ間接	BIAND	#xx:3,@ERd	7	С	0 erd 0	7	6	1 IMM 0	6
絶対アドレス	BIAND	#xx:3,@aa:8	7	E	abs	7	6	1 IMM 0	6

【注】* アドレッシングモードはデスティネーションオペランドの指定〈EAd〉です。

●注意事項

2.2.10 BILD

BILD (Bit Invert LoaD)

ビット転送

●オペレーション

~(<ビット番号>of<EAd>)→C

●アセンブラフォーマット BILD #xx:3, <EAd>

H: 実行前の値が保持されます。N: 実行前の値が保持されます。Z: 実行前の値が保持されます。V: 実行前の値が保持されます。

●コンディションコード

●オペランドサイズ


バイト

C: 指定ビットの内容が反転されて格納されます。

I UI H U N Z V C

●説明

デスティネーションオペランドの指定された1ビットを反転し、これをキャリフラグに転送します。ビット番号は、3ビットのイミディエイトデータで指定されます。デスティネーションの内容は変化しません。



●使用可能な汎用レジスタ

Rd : R0L~R7L, R0H~R7H

ERd: ER0~ER7

●オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド			インストラクショ	ョンフォー	マット			実行
モード*	ニック	形式	第1/	バイト	第2バイト	第3/	バイト	第4/	バイト	数数
レジスタ直接	BILD	#xx:3,Rd	7	7	1 IMM rd					2
レジスタ間接	BILD	#xx:3,@ERd	7	С	0 erd 0	7	7	1 IMM	0	6
絶対アドレス	BILD	#xx:3,@aa:8	7	Е	abs	7	7	1 IMM	0	6

【注】* アドレッシングモードはデスティネーションオペランドの指定<EAd>です。

●注意事項

2.2.11 **BIOR**

BIOR (Bit Invert inclusive OR)

ビット論理和

●オペレーション

C√[~(<ビット番号>of<EAd>)]→C

●アセンブラフォーマット BIOR #xx:3, <EAd>

●オペランドサイズ バイト


●コンディションコード I UIH U N Z V C -|-|-|-|-|t

H: 実行前の値が保持されます。 N: 実行前の値が保持されます。 Z: 実行前の値が保持されます。

V: 実行前の値が保持されます。 C: 実行結果が格納されます。

●説明

デスティネーションオペランドの指定された1ビットを反転し、これとキャリフラグの論理和 をとり、結果をキャリフラグに格納します。ビット番号は、3ビットのイミディエイトデータで 指定されます。デスティネーションの内容は変化しません。



●使用可能な汎用レジスタ

Rd: R0L~R7L, R0H~R7H

ERd: ER0~ER7

●オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド			インストラクショ	ョンフォー	マット			実行 ステート
モード*	ニック	形式	第1/	バイト	第2バイト	第3/	バイト	第4/	バイト	数数
レジスタ直接	BIOR	#xx:3,Rd	7	4	1 IMM rd					2
レジスタ間接	BIOR	#xx:3,@ERd	7	С	0 erd 0	7	4	1 IMM	0	6
絶対アドレス	BIOR	#xx:3,@aa:8	7	Е	abs	7	4	1 IMM	0	6

【注】* アドレッシングモードはデスティネーションオペランドの指定〈EAd〉です。

●注意事項

2.2.12 BIST

BIST (Bit Invert STore)

ビット転送

●オペレーション

~C→ (<ビット番号>of<EAd>)

●アセンブラフォーマット

BIST #xx:3, <EAd>

●コンディションコード I UIH U N Z V C _|_|_|_|_

H: 実行前の値が保持されます。 N: 実行前の値が保持されます。

Z: 実行前の値が保持されます。 V: 実行前の値が保持されます。


C: 実行前の値が保持されます。

●オペランドサイズ

バイト

●説明

デスティネーションオペランドの指定された1ビットのロケーションに、キャリフラグの内容 を反転して転送します。ビット番号は、3ビットのイミディエイトデータで指定されます。なお、 デスティネーションオペランドの指定されない他のビットの内容は変化しません。



●使用可能な汎用レジスタ

Rd : R0L~R7L, R0H~R7H

ERd: ER0~ER7

●オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド			インストラクショ	ョンフォー	マット			実行 ステート
モード*	ニック	形式	第1/	バイト	第2バイト	第3/	ベイト	第4/	バイト	数
レジスタ直接	BIST	#xx:3,Rd	6	7	1 IMM rd					2
レジスタ間接	BIST	#xx:3,@ERd	7	D	0 erd 0	6	7	1 IMM	0	8
絶対アドレス	BIST	#xx:3,@aa:8	7	F	abs	6	7	1 IMM	0	8

【注】* アドレッシングモードはデスティネーションオペランドの指定〈EAd〉です。

●注意事項

2.2.13 BIXOR

BIXOR (Bit Invert eXclusive OR)


ビット排他的論理和

●オペレーション

C⊕ [~ (<ビット番号>of<EAd>)]→C

●アセンブラフォーマット BIXOR #xx:3, <EAd>

●オペランドサイズ バイト ●コンディションコード




H: 実行前の値が保持されます。 N: 実行前の値が保持されます。 Z: 実行前の値が保持されます。

V: 実行前の値が保持されます。C: 実行結果が格納されます。

●説明

デスティネーションオペランドの指定された1ビットを反転し、これとキャリフラグとの排他 的論理和をとり、結果をキャリフラグに格納します。ビット番号は、3ビットのイミディエイト データで指定されます。デスティネーションの内容は変化しません。



●使用可能な汎用レジスタ

Rd : R0L~R7L, R0H~R7H

ERd: ER0~ER7

●オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド			インストラクショ	ョンフォー	マット			実行ステート
モード*	ニック	形式	第1/	バイト	第2バイト	第3/	ベイト	第4/	バイト	数数
レジスタ直接	BIXOR	#xx:3,Rd	7	5	1 IMM rd					2
レジスタ間接	BIXOR	#xx:3,@ERd	7	С	0 erd 0	7	5	1 IMM	0	6
絶対アドレス	BIXOR	#xx:3,@aa:8	7	E	abs	7	5	1 IMM	0	6

【注】* アドレッシングモードはデスティネーションオペランドの指定<EAd>です。

●注意事項

ビット転送

2.2.14 BLD

BLD (Bit LoaD)

●オペレーション

●コンディションコード

I UIH U N Z V C

●アセンブラフォーマット BLD #xx:3, <EAd>

(<ビット番号>of<EAd>) →C

H: 実行前の値が保持されます。 N: 実行前の値が保持されます。 Z: 実行前の値が保持されます。


V: 実行前の値が保持されます。 C: 指定ビットの内容が格納されます。

●オペランドサイズ

バイト

●説明

デスティネーションオペランドの指定された1ビットをキャリフラグに転送します。ビット番号 は、3ビットのイミディエイトデータで指定されます。デスティネーションの内容は変化しません。



●使用可能な汎用レジスタ

Rd : R0L~R7L, R0H~R7H

ERd: ER0~ER7

●オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド			インストラクシ	ョンフォー	-マット			実行
モード*	ニック	形式	第1/	バイト	第2バイト	第3/	バイト	第4	バイト	数数
レジスタ直接	BLD	#xx:3,Rd	7	7	0 IMM rd					2
レジスタ間接	BLD	#xx:3,@ERd	7	С	0 erd 0	7	7	0 IMM	0	6
絶対アドレス	BLD	#xx:3,@aa:8	7	E	abs	7	7	0 IMM	0	6

【注】* アドレッシングモードはデスティネーションオペランドの指定〈EAd〉です。

●注意事項

2.2.15 BNOT

2.2.10

BNOT (Bit NOT)

●オペレーション

~(<ビット番号>of<EAd>)→(<ビット番号>of<EAd>)

●アセンブラフォーマット

BNOT #xx:3, <EAd>

●オペランドサイズ バイト ビット転送


●コンディションコード I UI H U N Z V C

H: 実行前の値が保持されます。N: 実行前の値が保持されます。Z: 実行前の値が保持されます。

V: 実行前の値が保持されます。 C: 実行前の値が保持されます。

●説明

デスティネーションオペランドの指定された1ビットを反転します。ビット番号は、3ビットのイミディエイトデータまたは8ビットレジスタの内容の下位3ビットで指定されます。指定された1ビットのテストは行いません。(コンディションコードは変化しません。)



●使用可能な汎用レジスタ

Rd: R0L~R7L, R0H~R7H

ERd: ER0~ER7

Rn : R0L~R7L, R0H~R7H

●オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド			インストラクシ	ョンフォー	マット			実行 ステート
モード*	ニック	形式	第1/	バイト	第2バイト	第3/	バイト	第4/	バイト	数
レジスタ直接	BNOT	#xx:3,Rd	7	1	0 IMM rd					2
レジスタ間接	BNOT	#xx:3,@ERd	7	D	0 erd 0	7	1	0 IMM	0	8
絶対アドレス	BNOT	#xx:3,@aa:8	7	F	abs	7	1	0 IMM	0	8
レジスタ直接	BNOT	Rn,Rd	6	1	rn rd				•	2
レジスタ間接	BNOT	Rn,@ERd	7	D	0 erd 0	6	1	rn	0	8
絶対アドレス	BNOT	Rn,@aa:8	7	F	abs	6	1	rn	0	8

【注】* アドレッシングモードはデスティネーションオペランドの指定〈EAd〉です。

●注意事項

2.2.16 BOR

BOR (Bit inclusive OR)

ビット論理和

●オペレーション

C∨ (<ビット番号>of<EAd>) →C

●アセンブラフォーマット

BOR #xx:3, <EAd>

●オペランドサイズ バイト


●コンディションコード I UI H U N Z V C

H: 実行前の値が保持されます。N: 実行前の値が保持されます。Z: 実行前の値が保持されます。V: 実行前の値が保持されます。

C: 実行結果が格納されます。

●説明

デスティネーションオペランドの指定された1ビットとキャリフラグとの論理和をとり、結果をキャリフラグに格納します。ビット番号は、3ビットのイミディエイトデータで指定されます。デスティネーションの内容は変化しません。



●使用可能な汎用レジスタ

Rd : R0L~R7L, R0H~R7H

ERd: ER0~ER7

●オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド			インストラクショ	ョンフォー	マット			実行
モード*	ニック	形式	第1/	バイト	第2バイト	第3/	バイト	第4/	バイト	数
レジスタ直接	BOR	#xx:3,Rd	7	4	0 IMM rd					2
レジスタ間接	BOR	#xx:3,@ERd	7	С	0 erd 0	7	4	0 IMM	0	6
絶対アドレス	BOR	#xx:3,@aa:8	7	Е	abs	7	4	0 IMM	0	6

【注】* アドレッシングモードはデスティネーションオペランドの指定<EAd>です。

●注意事項

2.2.17 BSET

BSET (Bit SET)

●オペレーション

1→ (<ビット番号>of<EAd>)

●アセンブラフォーマット

BSET #xx:3, <EAd> BSET Rn, <EAd>

●オペランドサイズ バイト

ビットセット

●コンディションコード

I UI H U N Z V C


H: 実行前の値が保持されます。 N: 実行前の値が保持されます。 Z: 実行前の値が保持されます。

V: 実行前の値が保持されます。

C: 実行前の値が保持されます。

●説明

デスティネーションオペランドの指定された1ビットを1にセットします。ビット番号は、3ビットのイミディエイトデータまたは8ビットレジスタの内容の下位3ビットで指定されます。 指定された1ビットのテストは行いません。(コンディションコードは変化しません。)



●使用可能な汎用レジスタ

Rd : R0L~R7L, R0H~R7H

ERd: ER0~ER7

Rn : R0L~R7L, R0H~R7H

●オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド			インス	トラクシ ョ	ョンフォー	マット			実行 ステート
モード*	ニック	形式	第1/	バイト	第2/	バイト	第3/	バイト	第4/	バイト	数
レジスタ直接	BSET	#xx:3,Rd	7	0	0 IMM	rd					2
レジスタ間接	BSET	#xx:3,@ERd	7	D	0 erd	0	7	0	0 IMM	0	8
絶対アドレス	BSET	#xx:3,@aa:8	7	F	al	os	7	0	0 IMM	0	8
レジスタ直接	BSET	Rn,Rd	6	0	rn	rd					2
レジスタ間接	BSET	Rn,@ERd	7	D	0 erd	0	6	0	rn	0	8
絶対アドレス	BSET	Rn,@aa:8	7	F	al	os	6	0	rn	0	8

【注】* アドレッシングモードはデスティネーションオペランドの指定〈EAd〉です。

●注意事項

2.2.18 BSR

BSR (Branch to SubRoutine)

サブルーチン分岐

●オペレーション

PC→@-SP PC+disp→SP

●アセンブラフォーマット

BSR disp

●オペランドサイズ

) /] ·

●コンディションコード

I UI H U N Z V C

H: 実行前の値が保持されます。 N: 実行前の値が保持されます。

Z: 実行前の値が保持されます。

V: 実行前の値が保持されます。

C: 実行前の値が保持されます。

●説明


指定されたアドレスにサブルーチン分岐します。PCの内容をリスタートアドレスとしてスタックに退避し、PCにディスプレースメントを加えたアドレスに分岐します。スタックに退避されるPCの内容は本命令の直後の命令の先頭アドレスです。ディスプレースメントは符号付き8ビットまたは16ビットで、分岐できる範囲は本命令に対して-126~+128、-32766~+32768バイトです。


●オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド		インストラクションフォーマット							
モード*	ニック	形式	第1/	バイト	第2/	バイト	第3バイト	第4バイト		アドバンスト	
プログラム	BSR	d:8	5	5	di	sp			6	8	
カウンタ相対	DOK	d:16	5	С	0	0	di	sp	8	10	

●注意事項

ノーマルモードとアドバンストモードではスタックの構造が異なりますので、注意してください。ノーマルモードのとき退避されるPCの内容は、下位16ビットのみです。





分岐先アドレスは、必ず偶数になるようにしてください。

2.2.19 BST

2.2.13 DO

サブルーチン分岐

BST (Bit STore)

●オペレーション

C→ (<ビット番号>of<EAd>)

●アセンブラフォーマットBST #xx:3, <EAd>

●オペランドサイズ バイト ●コンディションコード

I UI H U N Z V C


H: 実行前の値が保持されます。 N: 実行前の値が保持されます。

Z: 実行前の値が保持されます。

V: 実行前の値が保持されます。 C: 実行前の値が保持されます。

●説明

デスティネーションオペランドの指定された1ビットのロケーションに、キャリフラグの内容を 転送します。ビット番号は、3ビットのイミディエイトデータで指定されます。



●使用可能な汎用レジスタ

Rd : R0L~R7L, R0H~R7H

ERd: ER0~ER7

●オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド			インストラクシ	ョンフォー	マット		実行ステート
モード*	ニック	形式	第1/	バイト	第2バイト	第3/	バイト	第4バイト	数数
レジスタ直接	BST	#xx:3,Rd	6	7	0 IMM rd				2
レジスタ間接	BST	#xx:3,@ERd	7	D	0 erd 0	6	7	0 IMM 0	8
絶対アドレス	BST	#xx:3,@aa:8	7	F	abs	6	7	0 IMM 0	8

【注】* アドレッシングモードはデスティネーションオペランドの指定〈EAd〉です。

●注意事項

2.2.20 BTST

2.2.20 0131

BTST (Bit TeST)

●オペレーション

~ (<ビット番号>of<EAd>) →Z

●アセンブラフォーマット

BTST #xx:3, <EAd>

●オペランドサイズ

バイト

ビットテスト

●コンディションコード

I UI H U N Z V C

H: 実行前の値が保持されます。

N: 実行前の値が保持されます。


Z: 指定したビットが0(ゼロ)のとき1に セットされ、それ以外のときは0にクリ アされます。

V: 実行前の値が保持されます。

C: 実行前の値が保持されます。

●説明

デスティネーションオペランドの指定された1ビットの状態を調べて、その結果をゼロフラグに 反映します。ビット番号は、3ビットのイミディエイトデータまたは8ビットレジスタの内容の下位 3ビットで指定されます。デスティネーションの内容は変化しません。



●使用可能な汎用レジスタ

Rd : R0L~R7L, R0H~R7H

ERd: ER0~ER7

Rn : R0L~R7L, R0H~R7H

●オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド									
モード*	ニック	形式	第1/	バイト	第2/	バイト	第3/	バイト	第4/	バイト	ステート 数
レジスタ直接	BTST	#xx:3,Rd	7	3	0 IMM	rd					2
レジスタ間接	BTST	#xx:3,@ERd	7	С	0 erd	0	7	3	0 IMM	0	6
絶対アドレス	BTST	#xx:3,@aa:8	7	E	ab	s	7	3	0 IMM	0	6
レジスタ直接	BTST	Rn,Rd	6	3	rn	rd					2
レジスタ間接	BTST	Rn,@ERd	7	С	0 erd	0	6	3	rn	0	6
絶対アドレス	BTST	Rn,@aa:8	7	E	ab	s	6	3	rn	0	6

【注】* アドレッシングモードはデスティネーションオペランドの指定〈EAd〉です。

●注意事項

2.2.21 BXOR

BXOR (Bit eXclusive OR)

ビット排他的論理和

●オペレーション

C⊕ (<ビット番号>of<EAd>) →C

●アセンブラフォーマット BXOR #xx:3, <EAd>

●オペランドサイズ バイト ●コンディションコード


I UI H U N Z V C

H: 実行前の値が保持されます。 N: 実行前の値が保持されます。 Z: 実行前の値が保持されます。

V: 実行前の値が保持されます。 C: 実行結果が格納されます。

●説明

デスティネーションオペランドの指定された1ビットとキャリフラグとの排他的論理和をとり、結果をキャリフラグに格納します。ビット番号は、3ビットのイミディエイトデータで指定されます。デスティネーションの内容は変化しません。



●使用可能な汎用レジスタ

Rd : R0L~R7L, R0H~R7H

ERd: ER0~ER7

●オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド		インストラクションフォーマット								
モード*	ニック	形式	第1/	バイト	第2バイト	第3ハ	イト	第4/	ベイト	ステート 数		
レジスタ直接	BXOR	#xx:3,Rd	7	5	0 IMM rd					2		
レジスタ間接	BXOR	#xx:3,@ERd	7	С	0 erd 0	7	5	0 IMM	0	6		
絶対アドレス	BXOR	#xx:3,@aa:8	7	E	abs	7	5	0 IMM	0	6		

【注】* アドレッシングモードはデスティネーションオペランドの指定〈EAd〉です。

●注意事項

2.2.22(1) CMP(B)

比較 CMP (CoMPare) ●オペレーション ●コンディションコード Rd-(EAs), CCRセット/クリア I UIH U N Z V C -|-| | | | -| | | | | | | | | | | H: ビット3にボローが発生したとき1にセ ットされ、それ以外のときは0にクリア ●アセンブラフォーマット されます。 N: 実行結果が負のとき1にセットされ、 CMP.B <EAs>, Rd それ以外のときは0にクリアされます。 Z: 実行結果が0(ゼロ)のとき1にセット され、それ以外のときは0にクリアさ れます。 V: オーバフローが発生したとき1にセッ ●オペランドサイズ トされ、それ以外のときは0にクリア バイト されます。 C: ビット7にボローが発生したとき1にセ ットされ、それ以外のときは0にクリア されます。

●説明

8ビットレジスタRdの内容(デスティネーションオペランド)からソースオペランドを減算し、その結果にしたがってコンディションコードをセットまたはクリアします。8ビットレジスタRdの内容は変化しません。

●使用可能な汎用レジスタ

Rd: R0L~R7L, R0H~R7H Rs: R0L~R7L, R0H~R7H

●オペランド形式と実行ステート数

アドレッシング	_						ョンフォー		ュ 実行し	
モード	ニック	形式	第1バイト		第2バイト		バイト 第2バイト 第3バイト 第4バイ		第4バイト	クリード 数
イミディエイト	CMP.B	#xx:8,Rd	Α	rd	IM	М			2	
レジスタ直接	CMP.B	Rs,Rd	1	С	rs	rd			2	

2.2.22(2) CMP(W)

比較 CMP (CoMPare) ●オペレーション ●コンディションコード Rd-(EAs), CCRセット/クリア IUIHUNZVC -|-| | | | -| | | | | | | | | | | H: ビット11にボローが発生したとき1にセ ットされ、それ以外のときは0にクリア ●アセンブラフォーマット されます。 N: 実行結果が負のとき1にセットされ、 CMP.W <EAs>, Rd それ以外のときは0にクリアされます。 Z: 実行結果が0(ゼロ)のとき1にセット され、それ以外のときは0にクリアさ れます。 V: オーバフローが発生したとき1にセッ ●オペランドサイズ トされ、それ以外のときは0にクリア ワード されます。 C: ビット15にボローが発生したとき1にセ ットされ、それ以外のときは0にクリア されます。

●説明

16ビットレジスタRdの内容(デスティネーションオペランド)からソースオペランドを減算し、その結果にしたがってコンディションコードをセットまたはクリアします。16ビットレジスタRdの内容は変化しません。

●使用可能な汎用レジスタ

Rd: R0~R7, E0~E7 Rs: R0~R7, E0~E7

●オペランド形式と実行ステート数

アドレッシング	ニーモ						ョンフォー		っ 塞行 人
モード	ニック	形式	第1バイト		第2バイト		第3バイト	第4バイト	数
イミディエイト	CMP.W	#xx:16,Rd	7	9	2	rd	IN	ИΜ	4
レジスタ直接	CMP.W	Rs,Rd	1	D	rs	rd			2

2.2.22(3) CMP(L)

比較 CMP (CoMPare) ●オペレーション ●コンディションコード ERd-(EAs), CCRセット/クリア I UIH U N Z V C H: ビット27にボローが発生したとき1にセ ットされ、それ以外のときは0にクリア ●アセンブラフォーマット されます。 N: 実行結果が負のとき1にセットされ、 CMP.L <EAs>, ERd それ以外のときは0にクリアされます。 Z: 実行結果が0(ゼロ)のとき1にセット され、それ以外のときは0にクリアさ れます。 V: オーバフローが発生したとき1にセッ ●オペランドサイズ トされ、それ以外のときは0にクリア ロングワード されます。 C: ビット31にボローが発生したとき1にセ ットされ、それ以外のときは0にクリア されます。

●説明

32ビットレジスタERdの内容(デスティネーションオペランド)からソースオペランドを減算し、その結果にしたがってCCRの各ビットをセットまたはクリアします。32ビットレジスタERdの内容は変化しません。

●使用可能な汎用レジスタ

ERd: ER0~ER7 ERs: ER0~ER7

●オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド		インストラクションフォーマット									実行ステート	
モード	ニック	形式	第1バ-	イト	第	2バ	1	٢	第3バイト	第4バイ	٢	第5バイト	第6バイト	数
イミディエイト	CMP.L	#xx:32 ,ERd	7	Α		2	0	erd			IN	1M		6
レジスタ直接	CMP.L	ERs,ERd	1	F	1	ers	0	erd						2

2.2.23 DAA

DAA (Decimal Adjust Add)

10進補正

●オペレーション

Rd (10進補正) →Rd

●コンディションコード

IUIHUNZVC $-|-|*|-| \ddagger | \ddagger | *| \ddagger$

●アセンブラフォーマット

DAA Rd

H: 値を保証しません。

N: 実行結果が負のとき1にセットされ、 それ以外のときは0にクリアされます。

Z: 実行結果が0(ゼロ)のとき1にセット され、それ以外のときは0にクリアさ れます。

Ⅴ: 値を保証しません。

C: ビット7にキャリが発生したとき1にセッ トされ、それ以外のときは実行前の値が

保持されます。

●オペランドサイズ バイト

●説明

ADD.B、ADDX.B命令で、4ビットBCDデータを加算した結果が8ビットレジスタRdおよび キャリフラグおよびハーフキャリフラグにあるとき、下表にしたがって8ビットレジスタRdの 内容(デスティネーションオペランド)を補正(00、06、60、66を加算)します。

補正前の Cフラグ	補正前の 上位4ビット	補正前の Hフラグ	補正前の 下位4ビット	加算される数 (16進数)	補正後の Cフラグ
0	0~9	0	0~9	00	0
0	0~8	0	A∼F	06	0
0	0~9	1	0~3	06	0
0	A∼F	0	0~9	60	1
0	9∼F	0	A∼F	66	1
0	A∼F	1	0~3	66	1
1	1~2	0	0~9	60	1 1
1	1~2	0	A∼F	66	1
1	1~3	1	0~3	66	1

●使用可能な汎用レジスタ

Rd: R0L~R7L, R0H, R7H

●オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド		インストラクションフォーマット							
モード	ニック	形式	第1/	ベイト	第2/	バイト	第3バイト	第4バイト	数		
レジスタ直接	DAA	Rd	0	F	0	rd			2		

●注意事項

上記以外の場合について本命令を実行したときの結果(8ビットレジスタRdの内容、およびC、 V、Z、N、Hの各フラグ) は保証しません。

2.2.24 DAS

DAS (Decimal Adjust Subtract)

10進補正

●オペレーション

Rd(10進補正)→Rd

●コンディションコード I UI H U I

●アセンブラフォーマット

DAS Rd

H: 値を保証しません。

N: 実行結果が負のとき1にセットされ、 それ以外のときは0にクリアされます。

Z: 実行結果が0(ゼロ)のとき1にセット され、それ以外のときは0にクリアさ

れます。 V: 値を保証しません。

C: 実行前の値が保持されます。

●オペランドサイズ バイト

●説明

SUB.B、SUBX.BおよびNEG.B命令で、4ビットBCDデータを減算した結果が8ビットレジスタRd、キャリフラグおよびハーフキャリフラグにあるとき、下表にしたがって8ビットレジスタRd(デスティネーションオペランド)の内容を補正(00、FA、A0、9Aを加算)します。

補正前の Cフラグ	補正前の 上位4ビット	補正前の Hフラグ	補正前の 下位4ビット	加算される数 (16進数)	補正後の Cフラグ
0	0~9	0	0~9	00	0
0	0~8	1	6∼F	FA	0
1	7∼F	0	0~9	A0	1
1	6∼F	1	6∼F	9A	1

●使用可能な汎用レジスタ

Rd: R0L~R7L, R0H~R7H

●オペランド形式と実行ステート数

アドレッ	シング	ニーモ	オペランド		インストラクションフォーマット							
₹-	-ド	ニック	形式	第1バイト	第2バイト	第3バイト	第4バイト	数				
レジス:	夕直接	DAS	Rd	1 F	0 rd			2				

●注意事項

上記以外の場合について本命令を実行したときの結果(8ビットレジスタRdの内容、およびC、V、Z、N、Hの各フラグ)は保証しません。

2.2.25(1) DEC(B)

デクリメント **DEC (DECrement)** ●オペレーション ●コンディションコード $Rd-1\rightarrow Rd$ I UIH U N Z V C H: 実行前の値が保持されます。 N: 実行結果が負のとき1にセットされ、 ●アセンブラフォーマット それ以外のときは0にクリアされます。 DEC.B Rd Z: 実行結果が0(ゼロ)のとき1にセット され、それ以外のときは0にクリアさ れます。 V: オーバフローが発生したとき1にセット ●オペランドサイズ され、それ以外のときは0にクリアされ バイト C: 実行前の値が保持されます。

●説明

8ビットレジスタRdの内容(デスティネーションオペランド)から1を減算し、結果を8ビットレジスタRdに格納します。

●使用可能な汎用レジスタ

Rd: R0L~R7L, R0H~R7H

●オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド		インストラクションフォーマット							
モード	ニック	形式	第1バイト	第2バイト	第3バイト	第4バイト	数数				
レジスタ直接	DEC.B	Rd	1 A	0 rd			2				

●注意事項

オーバフローは、H'80-1→H'7Fのとき発生します。

2.2.25(2) DEC(W)

DEC (DECrement) デクリメント ●オペレーション ●コンディションコード $Rd-1\rightarrow Rd$ IUIHUNZVC $Rd-2\rightarrow Rd$ <u>-|-|-|+|+|+|-</u> H: 実行前の値が保持されます。 N: 実行結果が負のとき1にセットされ、 ●アセンブラフォーマット それ以外のときは0にクリアされます。 DEC.W #1, Rd Z: 実行結果が0(ゼロ)のとき1にセット DEC.W #2, Rd され、それ以外のときは0にクリアさ れます。 V: オーバフローが発生したとき1にセット ●オペランドサイズ され、それ以外のときは0にクリアされ ワード C: 実行前の値が保持されます。

●説明

16ビットレジスタRdの内容(デスティネーションオペランド)から1または2を減算し、結果を16ビットレジスタRdに格納します。

●使用可能な汎用レジスタ Rd: R0~R7、E0~E7

●オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド		インストラクションフォーマット							
モード	ニック	形式	第1/	バイト	第2/	バイト	第3バイト	第4バイト	数		
レジスタ直接	DEC.W	#1,Rd	1	В	5	rd			2		
レジスタ直接	DEC.W	#2,Rd	1	В	D	rd			2		

●注意事項

オーバフローは、H'8000-1→H'7FFF,H'8000-2→H'7FFE,H'8001-2→H'7FFFのとき発生します。

2.2.25(3) DEC(L)

デクリメント DEC (DECrement) ●オペレーション ●コンディションコード ERd-1→ERd IUIHUNZVC ERd-2→ERd <u>-|-|-|+|+|+|-</u> H: 実行前の値が保持されます。 N: 実行結果が負のとき1にセットされ、 ●アセンブラフォーマット それ以外のときは0にクリアされます。 DEC.L #1, ERd Z: 実行結果が0(ゼロ)のとき1にセット DEC.L #2, ERd され、それ以外のときは0にクリアさ れます。 V: オーバフローが発生したとき1にセット ●オペランドサイズ され、それ以外のときは0にクリアされ ロングワード C: 実行前の値が保持されます。

●説明

32ビットレジスタERdの内容(デスティネーションオペランド)から1または2を減算し、結果を32ビットレジスタERdに格納します。

●使用可能な汎用レジスタ

ERd: ER0~ER7

●オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド		インストラクションフォーマット							
モード	ニック	形式	第1ハ	イト	第2バイト	第3バイト	第4バイト	数			
レジスタ直接	DEC.L	#1,ERd	1	В	7 0 erd			2			
レジスタ直接	DEC.L	#2,ERd	1	В	F 0 erd			2			

●注意事項

オーバフローは、H'80000000-1→H'7FFFFFF,H'80000000-2→H'7FFFFFE,H'80000001-2→H'7FFFFFFのとき発生します。

2.2.26(1) DIVXS(B)

DIVXS (DIVide eXtend as Signed)

符号付き除算

●オペレーション

Rd÷Rs→Rd

●コンディションコード

I UI H U N Z V C

●アセンブラフォーマット DIVXS.B Rs, Rd H: 実行前の値が保持されます。

N: 商が負のとき1にセットされ、それ以外

のときは0にクリアされます。

Z: 除数が0(ゼロ)のとき1にセットされ、 それ以外のときは0にクリアされます。


V: 実行前の値が保持されます。

C: 実行前の値が保持されます。

●オペランドサイズ バイト

●説明

16ビットレジスタRdの内容(デスティネーションオペランド)を8ビットレジスタRsの内容(ソースオペランド)で符号付き除算し、結果を16ビットレジスタRdに格納します。演算は、16ビット÷8ビット→商8ビット、余り8ビットとして行われます。商はRdの下位8ビットに、余りは上位8ビットに格納されます。余りの符号は、被除数の符号に一致しています。



なお、ゼロ除算またはオーバフローが発生した場合の結果は保証されません。

●DIVXS命令とゼロ除算およびオーバフローを参照してください。

●使用可能な汎用レジスタ

Rd: R0~R7, E0~E7 Rd: R0L~R7L, R0H~R7H

●オペランド形式と実行ステート数

7	アドレッシング	ニーモ	オペランド		インストラクションフォーマット									実行
	モード	ニック	形式	第1バイト		第2バイト		第3バイト			第4バイト		数数	
L	/ジスタ直接	DIVXS.B	Rs,Rd	0		1	D	0	5		1	rs	rd	16

●注意事項

Nフラグは、被除数と除数の符号が異なるとき1にセットされ、符号が同じとき0にクリアされます。したがって、商が0(ゼロ)でNフラグが1にセットされる場合があります。

2.2.26(2) DIVXS(W)

DIVXS (DIVide eXtend as Signed)

符号付き除算

●オペレーション

ERd÷Rs→ERd

●コンディションコード

I UIH U N Z V C -|-|-|+|+|-|-

●アセンブラフォーマット

DIVXS.W Rs, ERd

H: 実行前の値が保持されます。

N: 商が負のとき1にセットされ、それ以外 のときは0にクリアされます。

Z: 除数が0(ゼロ)のとき1にセットされ、 それ以外のときは0にクリアされます。

V: 実行前の値が保持されます。


C: 実行前の値が保持されます。

●オペランドサイズ

ワード

●説明

32ビットレジスタERdの内容(デスティネーションオペランド)を16ビットレジスタRsの内容 (ソースオペランド)で符号付き除算し、結果を32ビットレジスタERdに格納します。演算は、 32ビット÷16ビット→商16ビット、余り16ビットとして行われます。商は32ビットレジスタERd の下位16ビット (Rd) に、余りは上位16ビット (Ed) に格納します。余りの符号は、被除数の符 号に一致しています。



なお、ゼロ除算またはオーバフローが発生した場合の結果は保証されません。

●DIVXS命令とゼロ除算およびオーバフローを参照してください。

●使用可能な汎用レジスタ

FRd: FR0~FR7 Rs : $R0 \sim R7$, $E0 \sim E7$

●オペランド形式と実行ステート数

アドレッシング	アドレッシング ニーモ		インストラクションフォーマット							
モード	ニック	形式	第1バイト		第2バイト		第3/	バイト	第4バイト	数数
レジスタ直接	DIVXS.W	Rs,ERd	0	1	D	0	5	3	rs 0 erd	24

●注意事項

Nフラグは、被除数と除数の符号が異なるとき1にセットされ、符号が同じとき0にクリアされ ます。したがって、商が0(ゼロ)でNフラグが1にセットされる場合があります。

2.2.26(3) DIVXS

DIVXS (DIVide eXtend as Signed)

符号付き除算

●DIVXS命令とゼロ除算およびオーバフロー

DIVXS命令は、ゼロ除算およびオーバフローの検出を行っていません。したがって、以下に示すようなプログラムを参考にして、ゼロ除算の検出とオーバフローの対策を行ってください。

- 1. DIVXS.B ROL,R1を行う場合の対策
- (例1) 除数、被除数を正数にして演算を行い、DIVXU命令のゼロ除算およびオーバフロー対策に 帰着させる対策

ROL, ROL ;除数の判定 MOV.B ;ゼロ除算ならば、ZERODIVに分岐 ZERODIV BEO ; CCRのUI、Uビットを0にクリア ANDC #AF, CCR ;除数が正数ならばL1に分岐 BPL L1 ;除数の符号を反転する NEG. B ROT. ORC #10,CCR : CCRのUビットを1にセット

L1: MOV.W R1,R1 ;被除数の判定 BPL L2 ;被除数が正数ならばL2に分岐 NEG.W R1 ;被除数の符号を反転する XORC #50,CCR ;CCRのUI、Uビットを反転

L2: MOV.B R1H,R2L EXTU.W R2 正数に変換した除数と被除数を用いDIVXU.B命令で DIVXU.B ROL,R2 16ビット÷8ビット→商(16ビット)、余り(8ビット) R2H,R1H MOV. B の演算を行います。 DIVXU.B ROL,R1 (●DIVXU命令とゼロ除算およびオーバフローを参照し MOV.B R2L,R2H てください) MOV.B R1L,R2L

 STC
 CCR,R1L
 ; CCRの内容をR1Lに転送

 BTST
 #6,R1L
 ; CCRのUIビットの判定

 BEQ
 L3
 ; UI=1ならばL3に分岐


 NEG.B
 R1H
 ; 余りの符号を反転する

L3:BTST#4,R1L; CCRのUビットの判定BEQL4; U=1ならばL4に分岐NEG.WR2; 商の符号を反転する

L4: RTS

ZERODIV: ; ゼロ除算処理ルーチン

この結果、商(16ビット)はR2に、余り(8ビット)はR1Hに格納されています。



2.2.26(3) DIVXS

DIVXS (DIVide e	Xtend as Signed)		符号付	†き除算
(例2) 除数(8ビッ)	ト)を16ビットに、被	な除数(16ビット)	を32ビット	トに符号拡張し	て除算する対策
BEQ Z EXTS.L E	RO ZERODIV ER1 RO,ER1			R0L R1 被	除数
RTS ZERODIV:				ROL 符号拡張	↓ 除数
	商(16ビット)はR	1に、金り	ER1 符号		除数
(8ビット	·) はE1(16ビットに			3 300 300	<u></u> ↓
に格納され	れます。		ER1	余り	· •
2. DIVXS.W R0,E	ER1 を行う場合の対	策			
	除数を正数にして演算 着させる対策	算を行い、DIVXU命	命令のゼロ隊	余算およびオー.	バフロー
BEQ Z ANDC #. BPL L NEG.W R	AF, CCR ; CCR (,1 ; 除数点 .0 ; 除数点	徐算か 徐算ならば、ZERO DUI、Uビットを0년 が正数ならばL1に分 O符号を反転する DUビットを1にセ	にクリア }岐		
BPL L NEG.L E	·2 ;被除数 R1 ;被除数	枚の判定 枚が正数ならばL2に 枚の符号を反転する DUI、Uビットを反	•		
EXTU.L E DIVXU.W R MOV.W E DIVXU.B R MOV.W R	22,R1 ; 32 0,ER1 ; 0)	数に変換した除数 ビット÷16ビット 演算を行います。 ●DIVXU命令とゼ てください)	→商(32ヒ	ごット)、余り	(16ビット)
BTST # BEQ L	6,R1L ; CCR0 3 ; UI=1	の内容をR1Lに転送 DUIビットの判定 ならばL3に分岐 O符号を反転する	\$		
BEQ L	4 ; U=1	DUビットの判定 ならばL4に分岐 5号を反転する		R0	偶数
L4: RTS			ER1	被除数	
ZERODIV:	; ゼロ[[余算処理ルーチン	_		
この結果、商(3	32ビット)はER2に、	余り	E1	余り	
	E1に格納されています		ER2	商	

2.2.26(3) DIVXS

DIVXS (DIVide eXtend as Signed)

符号付き除算

1.(例1)および2.では、CCRのUI、Uビットに除数、被除数の符号を反映しています。これを用いてDIVXU命令による符号なし除算の結果の商、余りの符号を、以下のように修正しています。

UI	U	除数	被除数	余り	商	符号修正
0	0	正	正	正	正	符号の修正はありません。
0	1	負	正	正	負	商の符号を反転します。
1	0	負	負	負	正	余りの符号を反転します。
1	1	Œ	負	負	負	商、余りのいずれも符号を反転します。

2.2.27(1) DIVXU(B)

DIVXU (DIVide eXtend as Unsigned)

除算

●オペレーション

Rd÷Rs→Rd

<u>-|-|-|+|+|-|-</u> H: 実行前の値が保持されます。

●コンディションコード

●アセンブラフォーマット

N: 除数が負のとき1にセットされ、それ以外

I UIH U N Z V C

のときは0にクリアされます。

DIVXU.B Rs, Rd

Z: 除数が0(ゼロ)のとき1にセットされ、 それ以外のときは0にクリアされます。

V: 実行前の値が保持されます。

C: 実行前の値が保持されます。

●オペランドサイズ

バイト

●説明

16ビットレジスタRdの内容(デスティネーションオペランド)を8ビットレジスタRsの内容 (ソースオペランド)で符号なし除算し、結果を16ビットレジスタRdに格納します。演算は、 16ビット÷8ビット→商8ビット、余り8ビットとして行われます。商はRdの下位8ビットに、余 りは上位8ビットに格納されます。

なお、ゼロ除算またはオーバフローが発生した場合の結果は保証されません。オーバフローにつ いては、●DIVXU命令とゼロ除算およびオーバフローを参照してください。

●使用可能な汎用レジスタ

Rd: R0~R7, E0~E7 Rs: R0L~R7L, R0H~R7H

●オペランド形式と実行ステート数

7	アドレッシング	ニーモ	オペランド									実行
	モード	ニック	形式	第1バイト			第2バイト		第3バイト	第4バイト	数数	
L	ノジスタ直接	DIVXU.B	Rs,Rd	5		1		rs	rd			14

2.2.27(2) DIVXU(W)

DIVXU (DIVide eXtend as Unsigned)

除算

●オペレーション

ERd÷Rs→ERd

●コンディションコード

●アセンブラフォーマット DIVXU.W Rs, ERd

H: 実行前の値が保持されます。

N: 除数が負のとき1にセットされ、それ以外 のときは0にクリアされます。

IUIHUNZVC <u>-|-|-|+|+|-|-</u>

Z: 除数が0(ゼロ)のとき1にセットされ、 それ以外のときは0にクリアされます。

V: 実行前の値が保持されます。 C: 実行前の値が保持されます。

●オペランドサイズ

ワード

●説明

32ビットレジスタERdの内容(デスティネーションオペランド)を16ビットレジスタRsの内容 (ソースオペランド)で符号なし除算し、結果を32ビットレジスタERdに格納します。演算は、 32ビット÷16ビット→商16ビット、余り16ビットとして行われます。商は32ビットレジスタERd の下位16ビットに、余りは上位16ビットに格納します。

なお、ゼロ除算またはオーバフローが発生した場合の結果は保証されません。オーバフローにつ いては、●DIVXU命令とゼロ除算およびオーバフローを参照してください。

●使用可能な汎用レジスタ

FRd: FR0~FR7 Rs : R0~R7, E0~E7

●オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド								
モード	ニック	形式	第1バイト		第2バイト		第3バイト	第4バイト	数数	
レジスタ直接	DIVXU.W	Rs,ERd	5	3	rs	0 erd			22	

2.2.27(3) DIVXU

DIVXU (DIVide eXtend as Unsigned)

除算


●DIVXU命令とゼロ除算およびオーバフロー

DIVXU命令は、ゼロ除算およびオーバフローの検出を行っていません。したがって、以下に示すようなプログラムを参考にして、ゼロ除算の検出とオーバフローの対策を行ってください。

- 1. DIVXU.B ROL,R1を行う場合の対策
- (例1) 除算を2回行い商を16ビットにする対策

```
;ゼロ除算か
  CMP.B
          #0,R0L
                          ;ゼロ除算ならば、ZERODIVに分岐
          ZERODIV
  BEQ
                          :被除数が上位8ビットをR2Lに転送し
  MOV.B
          R1H,R2L
                  (*1)
  EXTU.W
          R2
                         ;16ビットにゼロ拡張
                 (*2)
                          ;被除数上位8ビットを除算
  DIVXU.B ROL,R2
                         ;余り(部分)をR1Hに転送
;余り(部分)と被除数下位8ビットを除算
  MOV.B
          R2H, R1H (*3)
  DIVXU.B
         ROL,R1 (*4)
                          ;R2Hに商上位を格納
  MOV.B
          R2L,R2H
          R1L,R2L (*5)
                          ;R2Lに商下位を格納
  MOV.B
  RTS
                          ;ゼロ除算処理ルーチン
ZERODIV:
```

この結果、16ビット $\div 8$ ビット \to 商(16ビット)、余り(8ビット)の演算を行ったことになりオーバフローは起こりません。演算結果の商(16ビット)はR2に、余り(8ビット)はR1H に格納されます。



2.2.27(3) DIVXU

DIVXU (DIVide eXtend as Unsigned)

除算


(例2) ワードサイズの除算を行う対策

; 除数(8ビット)を16ビットにゼロ拡張 ; ゼロ除算ならば、ZERODIVに分岐 ; 被除数(16ビット)を32ビットにゼロ拡張 ; DIVXU.Wにより演算 EXTU.W R0 ZERODIV BEQ

EXTU.L ER1

R0,ER1 EXTU.W RTS ZERODIV: ;ゼロ除算処理ルーチン

この結果、16ビット÷8ビットの演算を32ビット÷16ビット→商(16ビット)、余り(16ビット)で行ったことになり、オーバフローは起こりません。演算結果の商(16ビット)はR1に、余り(8ビット)はE1の下位8ビットに格納されます(E1の上位8ビットは、すべて0となります)。



2.2.27(3) DIVXU

DIVXU (DIVide eXtend as Unsigned) 2. DIVXU.W R0,ERIを行う場合の対策

(例) 除算を2回行い商を32ビットにする対策

;ゼロ除算か MOV.W R0,R0 ;ゼロ除算ならば、ZERODIVに分岐 ;被除数が上位16ビットをR2に転送し、 ZERODIV BEO MOV.W E1,E2 (*1) ;32ビットにゼロ拡張 EXTU.L ER2 DIVXU.W R0,ER2 (*2) ;被除数上位16ビットを除算 (*3) ;余り(部分)をE1に転送 MOV.W E2,E1

DIVXU.W R0, ER1 (*4) ; 余り(部分)と被除数下位16ビットを除算


除算

 MOV.W
 R2,E2
 ; E2に商上位を格納

 MOV.W
 R1,R2
 (*5)
 ; R2に商下位を格納

RTS ZERODIV: ; ゼロ除算処理ルーチン

この結果、32ビット \div 16ビット→商(32ビット)、余り(16ビット)の演算を行ったことになりオーバフローは起こりません。演算結果の商(32ビット)はER2に、余り(16ビット)はE1に格納されます。



72

2.2.28(1) EEPMOV(B)

EEPMOV (MOVe data to EEPROM)

ブロック転送

●オペレーション

if R4L≠0 then
Repeat @ER5+→@ER6+
R4L−1→R4L
Until R4L=0
else next;

●アセンブラフォーマット EEPMOV.B

●オペランドサイズ

●コンディションコード I UIH U N Z V C

H: 実行前の値が保持されます。 N: 実行前の値が保持されます。 Z: 実行前の値が保持されます。 V: 実行前の値が保持されます。

C: 実行前の値が保持されます。

●説明

プロック転送命令です。ER5で示されるメモリ上のデータをER6で示されるメモリへ転送し、ER5、ER6の値をインクリメント、R4Lの値をデクリメントします。R4Lの内容が0(ゼロ)となるまで上記動作を繰り返します。その後、次の命令を実行します。本命令でのデータ転送は、バイトサイズデータの連続転送となります。転送バイト数はR4Lで示されます。アセンブラフォーマットのバイト表示は、8ビットレジスタR4Lで示します(最大転送バイト数は255バイトとなります)。データ転送中は割り込みの検出を行いません。

本命令の実行終了時には、R4Lは0(ゼロ)を、またER5、ER6はそれぞれ(最終アドレス+1)の内容を保持しています。

●オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド	インストラクションフォーマット							実行	
モード	ニック	形式	第1/	バイト	第2/	バイト	第3/	バイト	第4/	ベイト	数
_	EEPMOV.B		7	В	5	С	5	9	8	F	8+4n*

【注】* R4Lの初期設定値がnの場合です。このとき転送データはnバイトですが、データアクセスは2(n+1)回行われ、このデータアクセスに必要なステート数は4(n+1)です。(n=0、1、2・・・255)

●注意事項

本命令ではまず、ER5、ER6で示されるメモリのリードを行い、その後、データのブロック転送を行います。

本命令の実行ステート数はH8/300CPUと異なります。

2.2.28(2) EEPMOV(W)

EEPMOV (MOVe data to EEPROM)

ブロック転送

●オペレーション

if R4≠0 then

Repeat @ER5+→@ER6+ R4-1→R4

Until R4 = 0

else next;

●アセンブラフォーマット

EEPMOV.W

●コンディションコード

IUIHUNZVC _|_|_|_|_|_

H: 実行前の値が保持されます。

N: 実行前の値が保持されます。

Z: 実行前の値が保持されます。 V: 実行前の値が保持されます。

C: 実行前の値が保持されます。

●オペランドサイズ

●説明

ブロック転送命令です。ER5で示されるメモリ上のデータをER6で示されるメモリへ転送し、 ER5、ER6の値をインクリメント、R4の値をデクリメントします。R4の内容が0(ゼロ)とな るまで上記動作を繰り返します。その後、次の命令を実行します。本命令でのデータ転送は、バ イトサイズデータの連続転送となります。転送バイト数はR4で示されます。アセンブラフォー マットのワード表示は、16ビットレジスタR4で示します(最大転送バイト数は65535バイトとな ります)。データ転送中はNMI以外の割り込みの検出を行いません。

NMI割り込みが発生しない状態での本命令の実行終了時には、R4は0(ゼロ)を、またER5、ER6 はそれぞれ(最終アドレス+1)の内容を保持しています。

NMI割り込みが発生すると、転送中の1バイトの転送終了後NMI割り込み例外処理を行います。 このときR4は残りの転送バイト数を、またER5、ER6はそれぞれ次の転送アドレスを示します。 NMI割り込み例外処理で退避されるPCは直後の命令の先頭アドレスです。

●EEPMOV.W命令とNMI割り込みを参照してください。

●オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド	インストラクションフォーマット							実行し	
モード	ニック	形式	第1/	バイト	第2/	バイト	第3/	バイト	第4/	バイト	数
_	EEPMOV.W		7	В	D	4	5	9	8	F	8+4n*

【注】* R4の初期設定値がnの場合です。このとき転送データはnバイトですが、データアクセスは2(n+1)回 行われ、このデータアクセスに必要なステート数は4(n+1)です。(n=0、1、2・・・65535)

●注意事項

本命令ではまず、ER5、ER6で示されるメモリのリードを行い、その後データのブロック転送 を行います。

2.2.28(2) EEPMOV(W)

EEPMOV (MOVe data to EEPROM)

ブロック転送

●EEPMOV.W命令とNMI割り込み

EEPMOV.W命令実行中にNMI割り込みが発生すると、転送中の1バイト転送終了後、NMI割り込み例外処理を実行します。このときのレジスタの内容は次のようになっています。

ER5 : 残りの転送元アドレスの先頭 ER6 : 残りの転送先アドレスの先頭

R4 : 残りの転送バイト数

また、このNMI割り込み例外処理時にスタックされるPCの値は本命令の直後の命令の先頭アドレスになっています。したがって、EEPMOV.W命令実行中にNMI割り込みが発生する場合には以下のようなプログラムで対策を行ってください。

(例)

L1: EEPMOV.W

MOV.W R4,R4 BNE L1

なお、EEPMOV.B命令ではNMI割り込みを含めてすべての割り込みを受け付けません。

2.2.29(1) EXTS(W)

EXST (EXTend as Signed)

符号拡張

●オペレーション

 $(\langle \text{\'e}_{y} \text{ h7} \rangle \text{ of Rd}) \rightarrow (\langle \text{\'e}_{y} \text{ h15} \rangle \text{ sof Rd})$

●コンディションコード

●アセンブラフォーマット

EXTS.W Rd

H: 実行前の値が保持されます。

N: 実行結果が負のとき1にセットされ、それ 以外のときは0にクリアされます。

I UIH U N Z V C


Z: 実行結果が0(ゼロ)のとき1にセットさ れ、それ以外のときは0にクリアされます。

V: 常に0にクリアされます。 C: 実行前の値が保持されます。

●オペランドサイズ ワード

●説明

16ビットレジスタRdの下位8ビットの符号を上位方向にコピーし、ワードサイズに符号拡張し ます(Rdのビット7をビット15~8にコピーします)。



●使用可能な汎用レジスタ

Rd : R0~R7, E0~E7

●オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド	インストラクションフォーマット						
モード	ニック	形式	第1バイト	第2バイト	第3バイト	第4バイト	数		
レジスタ直接	EXTS.W	Rd	1 7	D rd			2		

2.2.29(2) EXTS(L)

EXTS (EXTend as Signed)

符号拡張

●オペレーション

(<ビット15>of ERd)

→ (<ビット31~16>of ERd)

H: 実行前の値が保持されます。

●コンディションコード

N: 実行結果が負のとき1にセットされ、それ 以外のときは0にクリアされます。

I UIH U N Z V C

Z: 実行結果が0(ゼロ)のとき1にセットさ れ、それ以外のときは0にクリアされま

す。

●アセンブラフォーマット EXTS.L ERd


●オペランドサイズ ロングワード

V: 常に0にクリアされます。

C: 実行前の値が保持されます。

●説明

32ビットレジスタERdの下位16ビットの符号ビットを上位方向にコピーし、ロングワードサイズ に符号拡張します(ERdのビット15をビット31~16にコピーします)。



●使用可能な汎用レジスタ

ERd : ER0~ER7

●オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド		インストラクションフォーマット							
モード	ニック	形式	第1バイト	第2バイト	第3バイト	第4バイト	数数				
レジスタ直接	EXTS.L	ERd	1 7	F 0 erd			2				

2.2.30(1) EXTU(W)

EXTU (EXTend as Unsigned)

ゼロ拡張

●オペレーション

0 → (<ビット15~8>of Rd)

●コンディションコード

●アセンブラフォーマット EXTU.W Rd H: 実行前の値が保持されます。 N: 常に0にクリアされます。

Z: 実行結果が0(ゼロ)のとき1にセットされ、それ以外のときは0にクリアされます。


I UIH U N Z V C

V: 常に0にクリアされます。 C: 実行前の値が保持されます。

●オペランドサイズ ワード

●説明

16ビットレジスタRdの下位8ビットワードサイズにゼロ拡張します。Rdの上位8ビット(ビット 15~8)に0(ゼロ)が入ります。



●使用可能な汎用レジスタ

Rd : R0~R7, E0~E7

●オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド	インストラクションフォーマット						
モード	ニック	形式	第1バイト	第2バイト	第3バイト	第4バイト	数		
レジスタ直接	EXTU.W	Rd	1 7	5 rd			2		

2.2.30(2) EXTU(L)

EXTU (EXTend as Unsigned)

ゼロ拡張

●オペレーション

 $0 \rightarrow (\langle \rlap. \rlap. \rlap. \rlap. \rlap. \rlap. \rlap. \rlap. /) \sim 16 > of ERd)$

●コンディションコード

_ _ _ _ 0 | \$ | 0 | _ H: 実行前の値が保持されます。

●アセンブラフォーマット EXTU.L ERd

N: 常に0にクリアされます。 Z: 実行結果が0(ゼロ)のとき1にセットさ れ、それ以外のときは0にクリアされます。


I UIH U N Z V C

V: 常に0にクリアされます。 C: 実行前の値が保持されます。

●オペランドサイズ ロングワード

●説明

32ビットレジスタERdの下位16ビット(汎用レジスタRd)をゼロ拡張してロングワードサイズ にします。ERdの上位16ビット(ビット31~16)に0(ゼロ)が入ります。



●使用可能な汎用レジスタ

ERd: ER0~ER7

●オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド		インストラクションフォーマット					
モード	ニック	形式	第1バイト	第2バイト	第3バイト	第4バイト	数数		
レジスタ直接	EXTU.L	ERd	1 7	7 0 erd			2		

2.2.31(1) INC(B)

INC (INCrement)

インクリメント

●オペレーション Rd+1 →Rd

●アセンブラフォーマット INC.B Rd H: 実行前の値が保持されます。

N: 実行結果が負のとき1にセットされ、それ 以外のときは0にクリアされます。

Z: 実行結果が0(ゼロ)のとき1にセットされ、それ以外のときは0にクリアされます。

V: オーバフローが発生したとき1にセットされ、それ以外のときは0にクリアされます。

C: 実行前の値が保持されます。

●オペランドサイズ バイト

●説明

8ビットレジスタRdの内容(デスティネーションオペランド)に1を加算し、結果を8ビットレジスタRdに格納します。

●使用可能な汎用レジスタ

Rd : R0L~R7L, R0H~R7H

●オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド	インストラクションフォーマット						
モード	ニック	形式	第1バイト	第2バイト	第3バイト	第4バイト	数		
レジスタ直接	INC.B	Rd	0 A	0 rd			2		

●注意事項

オーバフローはH'7F+1→H'80のとき発生します。

2.2.31(2) INC(W)

INC (INCrement)

インクリメント

●オペレーション

 $Rd+1 \rightarrow Rd$ $Rd+2 \rightarrow Rd$

●コンディションコード

H: 実行前の値が保持されます。

N: 実行結果が負のとき1にセットされ、それ 以外のときは0にクリアされます。

Z: 実行結果が0(ゼロ)のとき1にセットさ れ、それ以外のときは0にクリアされます。

I UIH U N Z V C

<u>-|-|-|+|+|+|-</u>

V: オーバフローが発生したとき1にセットさ れ、それ以外のときは0にクリアされます。

C: 実行前の値が保持されます。

●アセンブラフォーマット

INC.W #1, Rd INC.W #2, Rd

●オペランドサイズ ワード

●説明

16ビットレジスタRdの内容(デスティネーションオペランド)に1または2を加算し、結果を 16ビットレジスタRdに格納します。

●使用可能な汎用レジスタ

Rd : R0~R7, E0~E7

●オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド		インストラクションフォーマット							
モード	ニック	形式	第1バイト		第2バイト		第3バイト	第4バイト	数数		
レジスタ直接	INC.W	#1,Rd	0	В	5	rd			2		
レジスタ直接	INC.W	#2,Rd	0	В	D	rd			2		

●注意事項

オーバフローはH'7FFF+1→H'8000,H'7FFF+2→H'8001,H'7FFE+2→H'8000のとき発生します。

2.2.31(3) INC(L)

INC (INCrement)

インクリメント

●オペレーション

 $ERd+1 \rightarrow ERd$

ERd+2 →ERd

●コンディションコード

| U| H U N Z V C

●アセンブラフォーマット

INC.L #1, ERd INC.L #2, ERd H: 実行前の値が保持されます。

N: 実行結果が負のとき1にセットされ、それ 以外のときは0にクリアされます。

Z: 実行結果が0(ゼロ)のとき1にセットされ、それ以外のときは0にクリアされます。

V: オーバフローが発生したとき1にセットされ、それ以外のときは0にクリアされます。

C: 実行前の値が保持されます。

●オペランドサイズ ロングワード

●説明

32ビットレジスタERdの内容(デスティネーションオペランド)に1または2を加算し、結果を32ビットレジスタERdに格納します。

●使用可能な汎用レジスタ

ERd : ER0~ER7

●オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド			インス	トラクショ	ョンフォーマット		実行
モード	ニック	形式	第1/	バイト	第2	バイト	第3バイト	第4バイト	数数
レジスタ直接	INC.L	#1,ERd	0	В	7	0 erd			2
レジスタ直接	INC.L	#2,ERd	0	В	F	0 erd			2

●注意事項

オーバフローはH'7FFFFFF+1→H'80000000,H'7FFFFFF+2→H'80000001,H'7FFFFFE+2→H'80000000のとき発生します。

2.2.32 JMP

JMP (JuMP)

無条件ジャンプ

●オペレーション 実効アドレス →PC

●コンディションコード I UI H U N Z V C

●アセンブラフォーマットJMP <EA>

H: 実行前の値が保持されます。N: 実行前の値が保持されます。Z: 実行前の値が保持されます。V: 実行前の値が保持されます。C: 実行前の値が保持されます。

●オペランドサイズ

_

●説明

指定された実効アドレスに無条件分岐します。

●使用可能な汎用レジスタ

ERn : ER0~ER7

●オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド			インストラクシ	ョンフォーマット		実行ステート数
モード	ニック	形式	第1/	バイト	第2バイト	第3バイト	第4バイト	ノー アドバ マル ンスト
レジスタ間接	JMP	@ERn	5	9	0 ern 0			4
絶対アドレス	JMP	@aa:24	5	Α		abs		6
メモリ間接	JMP	@@aa:8	5	В	abs			8 10

●注意事項

ノーマルモードとアドバンストモードでは、分岐アドレスの構造および実行ステート数が異なりますので注意してください。

分岐先アドレスは、必ず偶数になるようにしてください。

2.2.33 JSR

JSR (Jump to SubRoutine)

サブルーチンジャンプ

●オペレーション PC→@-SP 実効アドレス →PC

●アセンブラフォーマット JSR <EA>

●オペランドサイズ

●コンディションコード

I UI H U N Z V C

H: 実行前の値が保持されます。 N: 実行前の値が保持されます。 Z: 実行前の値が保持されます。 V: 実行前の値が保持されます。 C: 実行前の値が保持されます。

●説明

PCの内容をリスタートアドレスとしてスタックに退避し、指定された実効アドレスに分岐します。退避されるPC値は本命令の直後の命令の先頭アドレスになります。

●使用可能な汎用レジスタ


ERn: ER0~ER7


●オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド			インストラクシ	ョンフォーマット		実ステー	行 -卜数
モード	ニック	形式	第1/	イト	第2バイト	第3バイト	第4バイト		アドバ ンスト
レジスタ間接	JSR	@ERn	5	D	0 ern 0			6	8
絶対アドレス	JSR	@aa:24	5	E		abs		8	10
メモリ間接	JSR	@@aa:8	5	F	abs			8	12

●注意事項

ノーマルモードとアドバンストモードでは、スタックおよび分岐アドレスの構想が異なりますので注意してください。ノーマルモードのとき退避されるPCの内容は、下位16ビットのみです。 分岐先アドレスは、必ず偶数になるようにしてください。





2.2.34(1) LDC(B)

CCR転送 LDC (LoaD to Control register) ●オペレーション ●コンディションコード (EAs) →CCR I UIH U N Z V C | ; | ; | ; | ; | ; | ; | ; | ; I: ソースオペランドの対応するビットの値 が格納されます。 ●アセンブラフォーマット H: ソースオペランドの対応するビットの値 LDC.B <EAs>, CCR が格納されます。 N: ソースオペランドの対応するビットの値 が格納されます。 Z: ソースオペランドの対応するビットの値 が格納されます。 ●オペランドサイズ V: ソースオペランドの対応するビットの値 バイト が格納されます。 C: ソースオペランドの対応するビットの値 が格納されます。

●説明

ソースオペランドをCCRに転送します。

なお、本命令の実行終了時点では、NMIを含めてすべての割り込みは受け付けられません。

●使用可能な汎用レジスタ

Rs: R0L~R7L、R0H~R7H

●オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド			インス	トラクシ	ョンフォーマット		実行
モード	ニック	形式	第1/	バイト	第2/	バイト	第3バイト	第4バイト	数数
イミディエイト	LDC.B	#xx:8,CCR	0	7	IM	IM			2
レジスタ直接	LDC.B	Rs,CCR	0	3	0	rs			2

2.2.34(2) LDC(W)

LDC (Loop to Control register)		 CCR転送
LDC (LoaD to Control register)	•	
●オペレーション (EAs) →CCR	‡ ‡ ‡	ード U N Z V C
●アセンブラフォーマット LDC.W <eas>, CCR</eas>	が格納されま N: ソースオペラ が格納されま	ンドの対応するビットの値 す。 ンドの対応するビットの値 す。 ンドの対応するビットの値
●オペランドサイズ ワード	V: ソースオペラ が格納されま	ンドの対応するビットの値 す。 ンドの対応するビットの値
ソースオペランドをCCRに転送します。CC れ、偶数アドレスの内容がCCRに格納されま 本命令の実行終了時点では、NMIを含めてす	す。	
●使用可能な汎用レジスタ ERs: ER0~ER7		

2.2.34(2) LDC(W)

T	₽(2) L	_DC(V	,						
		明	オート数数	9	∞	12	8	8	10
			ジイト						
			・第10バイ						
			第9バイト			dsib			
			第8バイト						
						0			
		_	第7バイト			0			abs
		\ \frac{1}{2}	4			0			
		インストラクションフォーマット	第6バイト		۵	7		s	
		カショ	7		disp	В		abs	0
		ストラ	第5バイト			9			0
		5	第4バイト	0	0	0	0	0	0
				0 ers	0 ers	0 ers	0 ers	0	7
			第3バイト	6	Щ	∞	۵	Ф	Δ.
				9	9	^	9	9	9
			第2バイト	0	0	0	0	0	0
			-	4	4	4	4	4	4
XX '			第1バイト		_	_			_
	>			0	O NO	O. NO.	0	0 N	0
1111	<u> </u>	۲ ۱۱ ۲	光光	@ERs,CCR	(d:16,ERs),CCR	@(d:24,ERs),CCR	@ERs+,CCR	@aa:16,CCR	@aa:24,CCR
茶ユールで以出さればごご リッキー	J A				©	W @(c	_		_
1	- \	H I		LDC.W	- LDC.W	₹ LDC.W	LDC.W	LDC.W	LDC.W
اا %		# \\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\	サード	レジスタ間接	ディスプレー	スタ間接	ポストイン クリメント アジスタ間接	4.1374%	
		1		3	ال 1	3.7	<u>ポップ</u>	70.5%	Ş

2.2.35(1) MOV(B)

転送 MOV (MOVe data) ●オペレーション ●コンディションコード Rs→Rd I UIH U N Z V C H: 実行前の値が保持されます。 N: 転送データが負のとき1にセットされ、 それ以外のときは0にクリアされます。 ●アセンブラフォーマット Z: 転送データが0(ゼロ)のとき1にセッ MOV.B Rs, Rd トされ、それ以外のときは0にクリアさ れます。 V: 常に0にクリアされます。 C: 実行前の値が保持されます。 ●オペランドサイズ バイト

●説明

8ビットレジスタRsの内容を8ビットレジスタRdへ転送します。このとき転送するデータを検査し、その結果をCCRに反映します。

●使用可能な汎用レジスタ

Rd: R0L~R7L, R0H~R7H Rs: R0L~R7L, R0H~R7H

●オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド			インスト	·ラクショ	ョンフォーマット		実行
モード	ニック	形式	第1/	バイト	第2/	バイト	第3バイト	第4バイト	数数
レジスタ直接	MOV.B	Rs,Rd	0	С	rs	rd			2

2.2.35(2) MOV(W)

転送 MOV (MOVe data) ●オペレーション ●コンディションコード Rs→Rd I UIH U N Z V C H: 実行前の値が保持されます。 N: 転送データが負のとき1にセットされ、 それ以外のときは0にクリアされます。 ●アセンブラフォーマット Z: 転送データが0(ゼロ)のとき1にセッ MOV.W Rs, Rd トされ、それ以外のときは0にクリアさ れます。 V: 常に0にクリアされます。 C: 実行前の値が保持されます。 ●オペランドサイズ ワード ●説明

一説明

16ビットレジスタRsの内容を16ビットレジスタRdへ転送します。このとき転送するデータを検査し、その結果をCCRに反映します。

●使用可能な汎用レジスタ

Rd: R0~R7, E0~E7 Rs: R0~R7, E0~E7

●オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド			インスト	·ラクショ	ョンフォーマット		実行
モード	ニック	形式	第1/	イト	第2/	バイト	第3バイト	第4バイト	数
レジスタ直接	MOV.W	Rs,Rd	0	D	rs	rd			2

2.2.35(3) MOV(L)

転送 MOV (MOVe data) ●オペレーション ●コンディションコード ERs→ERd I UIH U N Z V C H: 実行前の値が保持されます。 N: 転送データが負のとき1にセットされ、 それ以外のときは0にクリアされます。 ●アセンブラフォーマット Z: 転送データが0(ゼロ)のとき1にセッ MOV.L ERs, ERd トされ、それ以外のときは0にクリアさ れます。 V: 常に0にクリアされます。 C: 実行前の値が保持されます。 ●オペランドサイズ ロングワード

●説明

32ビットレジスタERsの内容を32ビットレジスタERdへ転送します。このとき転送するデータを検査し、その結果をCCRに反映します。

●使用可能な汎用レジスタ

ERd: ER0~ER7 ERs: ER0~ER7

●オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド		インストラクショ	ョンフォーマット		実行
モード	ニック	形式	第1バイト	第2バイト	第3バイト	第4バイト	数
レジスタ直接	MOV.L	ERs,ERd	0 F	1 ers 0 erd			2

2.2.35(4) MOV(B)

MOV (MOVe data)		転送
●オペレーション (EAs)→Rd		ード U N Z V C - ‡ ‡ 0 - 『保持されます。
●アセンブラフォーマット MOV.B <eas>, Rd</eas>	N: 転送データが それ以外のと Z: 転送データが トされ、それ れます。 V: 常に0にクリ	負のとき1にセットされ、 きは0にクリアされます。 「0(ゼロ)のとき1にセッ 以外のときは0にクリアさ アされます。
●オペランドサイズ バイト	C: 実行前の値が	味持されまり。
●説明 ソースオペランドの内容を8ビットレジスタ 査し、その結果をCCRに反映します。	'Rdに転送します。この	とき、転送するデータを検
●使用可能な汎用レジスタ Rd:R0L~R7L、R0H~R7H Rs:ER0~ER7		

2.2.35(4) MOV(B)

MOV	MOV (MOVe data)	ata)														₩	転送	
*	●オペランド形式と実行ステート数	と実行ス	(テート数															
	アドレッシング	11	オペランド						15	ストラク	\ \ \ \	インストラクションフォーマット	٦. ۲.				実行	
	규 기 기	ニック	形式	第1バイト	7	第2バイト	7	第3八	第3バイト	第4バイト		第5バイト		第6バイト	第7バイト	ト 第8バイト	人 数 	
	イミディエイト MOV.B	MOV.B	#xx:8,Rd	ш	5	MM	5										2	
	レジスタ間接 MOV.B	MOV.B	@ERs,Rd	9	8	0 ers	5										4	
	ディスプレー		MOV.B @(d:16,ERs),Rd	9	ш	0 ers	Þ		dsib	۵							9	
	トジスタ間接	MOV.B	ハイノ I'T's レジスタ間接 MOV.B @(d:24,ERs),Rd	2	8	0 ers	0	9	⋖	7	5	0 0			dsib		10	
	ポストイン クリメント アジスタ間接 MOV.B @ERS+,Rd	MOV.B	@ERs+,Rd	9	U	0 ers	5										9	
		MOV.B	@aa:8,Rd	7	5	abs	v.										4	
	都対アドレス MOV.B	MOV.B	@aa:16,Rd	9	⋖	0	Þ		abs	S							9	
		MOV.B	@aa:24,Rd	9	<	7	5	0	0			aps					8	
 ● ゴ ウ □ □ □ □ □ □ □ □ □	▶注意事項 「MOV.B @ER7+RdJ は、SP(ER7)の内容が奇数値となるため使用しないでください。詳細は「3.3.2 例外処理の動作」またはハード ウェアマニュアルを参照してください。 @aa:8のアクセス範囲については、各製品のハードウェアマニュアルを参照してください。	+RdJ(5 /を参照 入範囲	t, SP (ER7 してください こついては、	() の内 を製品	容をかって	を数が、	直とな うェア	るたって	め使用ュアル	目しな(Vを参照	いでく	(たみ () () () () () () () () () (造。 。	番は「3	.3.2 例外	処理の動作」	または	

2.2.35(5) MOV(W)

MOV (MOVe data)	転送
オペレーション	●コンディションコード
(EAs) →Rd	IUIHUNZVC
	H: 実行前の値が保持されます。
●アセンブラフォーマット	N: 転送データが負のとき1にセットされ、 それ以外のときは0にクリアされます。
MOV.W $\langle EAs \rangle$, Rd	Z: 転送データが0(ゼロ)のとき1にセッ
	され、それ以外のときは0にクリアされ
	ます。
	V: 常にOにクリアされます。
オペランドサイズ	C: 実行前の値が保持されます。
ワード	
3 4 4 = N. 10 6 4 5 4 4 5 1 1	V3 50 ± V4 + + + + V4 + 7 = + + V4
ソースオペランドの内容を16ビット	レジスタRdへ転送します。このとき転送するデータを検
	レジスタRdへ転送します。このとき転送するデータを検
ソースオペランドの内容を16ビット	レジスタRdへ転送します。このとき転送するデータを検
ソースオペランドの内容を16ビット し、その結果をCCRに反映します。	レジスタRdへ転送します。このとき転送するデータを検
ソースオペランドの内容を16ビット し、その結果をCCRに反映します。	レジスタRdへ転送します。このとき転送するデータを検
ソースオペランドの内容を16ビット し、その結果をCCRに反映します。 ●使用可能な汎用レジスタ	レジスタRdへ転送します。このとき転送するデータを検
ソースオペランドの内容を16ビット し、その結果をCCRに反映します。 ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・	レジスタRdへ転送します。このとき転送するデータを検
ソースオペランドの内容を16ビット し、その結果をCCRに反映します。 ●使用可能な汎用レジスタ Rd: R0~R7、E0~E7	レジスタRdへ転送します。このとき転送するデータを検
ソースオペランドの内容を16ビット し、その結果をCCRに反映します。 使用可能な汎用レジスタ Rd:R0~R7、E0~E7	レジスタRdへ転送します。このとき転送するデータを検
ソースオペランドの内容を16ビット し、その結果をCCRに反映します。 ●使用可能な汎用レジスタ Rd: R0~R7、E0~E7	レジスタRdへ転送します。このとき転送するデータを検
ソースオペランドの内容を16ビット し、その結果をCCRに反映します。 ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・	レジスタRdへ転送します。このとき転送するデータを検
ソースオペランドの内容を16ビット し、その結果をCCRに反映します。 ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・	レジスタRdへ転送します。このとき転送するデータを検
ソースオペランドの内容を16ビット し、その結果をCCRに反映します。 ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・	レジスタRdへ転送します。このとき転送するデータを検
ソースオペランドの内容を16ビット し、その結果をCCRに反映します。 D使用可能な汎用レジスタ Rd: R0~R7、E0~E7	レジスタRdへ転送します。このとき転送するデータを検
し、その結果をCCRに反映します。 ●使用可能な汎用レジスタ Rd: R0~R7、E0~E7	レジスタRdへ転送します。このとき転送するデータを検
ソースオペランドの内容を16ビット し、その結果をCCRに反映します。 D使用可能な汎用レジスタ Rd: R0~R7、E0~E7	レジスタRdへ転送します。このとき転送するデータを検
ソースオペランドの内容を16ビット し、その結果をCCRに反映します。 D使用可能な汎用レジスタ Rd: R0~R7、E0~E7	レジスタRdへ転送します。このとき転送するデータを検
ソースオペランドの内容を16ビット し、その結果をCCRに反映します。 ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・	レジスタRdへ転送します。このとき転送するデータを検

2.2.35(5) MOV(W)

tと実行ステート数 ニック 形式 第1バイト 第2バイト 第3バイト 第5バイト 第5バイト 第7バイト MOV.W @ERS,Rd 6 9 0 ers rd disp MOV.W @(d:74,ERS),Rd 7 8 0 ers rd disp MOV.W @(d:24,ERS),Rd 7 8 0 ers rd disp MOV.W @(a24,ERS),Rd 7 8 0 ers rd disp MOV.W @aa:16,Rd 6 B 0 rd abs	インストラクションフォーマット 第3バイト 第5バイト 第6バイト IMM disp disp abs
#XX:16,Rd 7 9 0 rd IMM	#3バイト 第4バイト 第5バイト 第6バイト 第7バイト 第8バイト 1MM disp disp abs
形式 第1バイト 第2バイト 第3バイト 第4バイト 第6バイト 第6バイト 第7バイト 第7バイト 第2バイト 第6バイト 第10	第3バイト 第4バイト 第5バイト 第6バイト 第7バイト 第8バイト 1MM disp disp abs
@ERs,Rd 6 9 0 ers rd IMM @ERs,Rd 6 9 0 ers rd disp @(424,ERs),Rd 7 8 0 ers rd 0 0 @ERs+,Rd 6 D 0 ers rd abs 2 rd 0 0	MM disp disp disp abs ab
MOV.W @ERs,Rd 6 9 0 ers rd disp MOV.W @(d:16,ERs),Rd 7 8 0 ers rd B 2 rd 0 0 MOV.W @ERs+,Rd 6 D 0 ers rd abs abs	disp 6 B 2 rd 0 0 disp abs
MOV.W @(d:16,ERs),Rd 6 F 0 ers rd rd disp MOV.W @(d:24,ERs),Rd 7 8 0 ers rd 0 6 B 2 rd rd 0 0 MOV.W @ERs+,Rd 6 D 0 ers rd rd abs	disp 6 B 2 rd 0 0 disp abs
MOV.W @(d:24,ERs),Rd 7 8 0 ers 0 6 B 2 rd 0 0 MOV.W @ERs+,Rd 6 D 0 ers rd abs	6 B 2 rd 0 0 disp
MOV.W @ERS+,Rd 6 D 0 ers rd MOV.W @aa:16,Rd 6 B 0 rd abs	abs
@aa:16,Rd 6 B 0 rd abs	abs
@aa.z4,nu 0 D Z a u	rd 0 0 abs 8

MOV(L) 2.2.35(6)

MOV (MOVe data)

転送

●オペレーション

(EAs) →ERd

●コンディションコード

I UIH U N Z V C

●アセンブラフォーマット MOV.L <EAs>, ERd

H: 実行前の値が保持されます。

N: 転送データが負のとき1にセットされ、 それ以外のときは0にクリアされます。

Z: 転送データが0(ゼロ)のとき1にセット され、それ以外のときは0にクリアされ

ます。

●オペランドサイズ


ロングワード

V: 常に0にクリアされます。 C: 実行前の値が保持されます。

●説明

ソースオペランドの内容を32ビットレジスタERdへ転送します。このとき転送するデータを検査 し、その結果をCCRに反映します。

実効アドレスが示す先頭の1ワードのメモリの内容が拡張レジスタEdに格納され、次の1ワード のメモリの内容が汎用レジスタRdに格納されます。



●使用可能な汎用レジスタ

ERd: ER0~ER7 ERs: ER0~ER7

2.2.35(6) MOV(L)

#1バイト 第2バイト 第3バイト 第4バイト 第6バイト 1 0 0 ers 0 ers 0 erd 0 erd 0 ers 0 ers 0 erd 0 1 0 0 6 9 0 ers 0 erd 0 1 0 0 6 F 0 ers 0 erd 0 1 0 0 6 F 0 ers 0 erd 0 1 0 0 6 F 0 ers 0 erd 0 1 0 0 6 F 0 ers 0 erd 0 0 1 0 0 6 F 0 ers 0 erd 0 0 1 0 0 6 F 0 ers 0 erd 0 0 1 0 0 6 F 0 ers 0 erd 0 0 1 0 0 6 F 0 ers 0 erd 0 0 1 0 0 6 F 0 0 ers 0 erd 0 0 1 0 0 6 F 0 0 ers 0 erd 0 0 1 0 0 6 F 0 0 ers 0 erd 0 0 1 0 0 6 F 0 0 ers 0 erd 0 0 1 0 0 6 F 0 0 ers 0 erd 0 0 0 1 0 0 6 F 0 0 ers 0 erd 0 0 0 1 0 0 6 F 0 0 ers 0 erd 0 0 0 1 0 0 6 F 0 0 ers 0 erd 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0	rーマット バイト 第2バイト 第8バイト 第9バイト 第10バイト 数7
第2バイト 第3バイト 第4小、 0 0 erd 0 0 6 9 0 ers 0 0 0 6 F 0 ers 0 0 0 7 8 0 ers 0 0 0 6 D 0 ers 0	
第2バイト 第3バイト 第4バイト 第5バイト 第6 0 0 erd	第7バイト 第8バイト 第9バイト 第10バイト
A O O erd IMM I O O 6 9 O ers O erd	
1 0 0 6 9 0 ers 0 erd disp 1 0 0 6 F 0 ers 0 erd disp 1 0 0 7 8 0 ers 0 erd B 2	
1 0 0 6 F 0 ers 0 erd disp 1 0 0 7 8 0 ers 0 6 B 2 1 0 0 6 D 0 ers 0 erd	
0 1 0 0 7 8 0 ers 0 6 B 2 0 1 0 0 1 0 0 6 D 0 ers 0 erd	
0 1 0 0 6 D 0 ers 0 erd	0 erd 0 0 disp
@aa:16,ERd	
@aa.24,ERd 0 1 0 0 6 B 2 0 erd 0 0	abs

2.2.35(7) MOV(B)

転送 MOV (MOVe data) ●オペレーション ●コンディションコード $Rs \rightarrow (EAd)$ I UIH U N Z V C H: 実行前の値が保持されます。 N: 転送データが負のとき1にセットされ、 ●アセンブラフォーマット それ以外のときは0にクリアされます。 MOV.B Rs, <EAd> Z: 転送データが0(ゼロ)のとき1にセット され、それ以外のときは0にクリアされ ます。 V: 常に0にクリアされます。 C: 実行前の値が保持されます。 ●オペランドサイズ バイト ●説明 8ビットレジスタRsの内容(ソースオペランド)をデスティネーションのロケーションに転送 します。このとき、転送するデータを検査し、その結果をCCRに反映します。

●使用可能な汎用レジスタ

Rs : R0L~R7L, R0H~R7H

ERs: ER0~ER7

2.2.35(7) MOV(B)

		作	ステート	4	9	10	9	4	9	8	こはハード Eれます。
転送		<u>₩</u>	ステ第8バイト 数	,		_		7		~	の動作」また
			第7バイト 第			disp					.2 例外処理 または上位F
		7	第6バイト								詳細は「3.3)下位RnLī
		インストラクションフォーマット	第5バイト			0 0				abs	ださい。間内を1)の
		トラクショ	第4バイト			A Si					ないでく のERnの
		\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\	第3バイト		disp	۷ 9			abs	0 0	-め使用し: (実行前
			第2バイト 第	হ	হ	0	ফ	S	হ	ফ	こなるたらすると
				1 erd	1 erd	0 erd	1 erd	abs	80	4	数値とを実行
			第1バイト	∞	ш	∞	O	ফ	∢	4	容が奇 ?-ERn
				9	9 (p	2 (p	9	က	9	9	の内! い。 RnH,@
	※	*************************************	形式	Rs,@ERd	MOV.B Rs, @(d:16,ERd)	Rs,@(d:24,ERd)	Rs, @-ERd	Rs,@aa:8	MOV.B Rs,@aa:16	MOV.B Rs,@aa:24	SP (ER7) ノてくださ \$MOV,B F
	と実行ステート数	H 1	ーック・	MOV.B	MOV.B	MOV.B	MOV.B	MOV.B	MOV.B	MOV.B	(7) は、(を参照) Rnまた(
MOV (MOVe data)	●オペランド形式と実	アドレッシング		レジスタ間接	ディスプレーコンシンド	ハグスを間接してジスを間接し	プリ デクリメント アジスタ間接		着なアドレス)注意事項 1. 「MOV.B Rs,@-ER7」は、SP(ER7)の内容が奇数値となるため使用しないでください。詳細は「3.32 例外処理の動作」またはハード ウェアマニュアルを参照してください。 2. MOV.B RnL,@-ERnまたはMOV,B RnH,@-ERnを実行すると(実行前のERnの内容-1)の下位RnLまたは上位RnHが転送されます。

2.2.35(8) MOV(W)

MOV (MOVe data)	転送
● オペレーション	●コンディションコード
Rs→ (EAd)	I UI H U N Z V C
	H: 実行前の値が保持されます。
● アセンブラフォーマット	N: 転送データが負のとき1にセットされ、 それ以外のときは0にクリアされます。
MOV.W Rs, <ead></ead>	Z: 転送データが0(ゼロ)のとき1にセッ
	され、それ以外のときは0にクリアされ ます。
	V: 常にOにクリアされます。
●オペランドサイズ	C: 実行前の値が保持されます。
ワード	
⋑説明	
	スオペランド)をデスティネーションのロケーションに転 き査し、その結果をCCRに反映します。
します。このとき転送するデータを検	
します。このとき転送するデータを検 ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	
します。このとき転送するデータを検	
します。このとき転送するデータを検 ●使用可能な汎用レジスタ Rs : R0~R7、E0~E7	

2.2.35(8) MOV(W)

サイランド形式と実行ステート数 オペランド	上一 オペランド ボボイト 第2パイト 第3パイト 第5パイト 第6パイト 第7パイト 第8パイト 第6パイト 第7パイト 第8パイト 第6パイト 第7パイト 第88パイト 第600 1 erd rs 1 erd rs	▶★ペランド形式		-											
ニーゼ オペランド インストラクションフォーマット ニック 形式 第1バイト 第2バイト 第4バイト 第6バイト 第6バイト 第6バイト 第6バイト 第8バイト MOV.W Rs,@(d:76,ERd) 6 9 1 erd rs disp alsp alsp	E インストラクションフォーマット ニック 形式 第1パイト 第2パイト 第4パイト 第5パイト 第6パイト 第7パイト 第8パイト 第6パイト 第6パイト 第8パイト 第6パイト 第6パイト 第8パイト 第6ペイト 第6ペート 第6ペイト			イナート数											
MOV.W Rs,@aa:24 6 B A rs 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0	MOV.W Rs,@aa:24 6 B A IS abs A I I I I I I I I I I I I I I I I I I	アドレッシンク							7	ストラク	ジェグ	ンフォー	۲ ۲ × ۲		実行
MOV.W Rs,@ERd 6 9 1 erd rs disp MOV.W Rs,@(d:16,ERd) 6 F 1 erd rs disp MOV.W Rs,@-ERd 6 D 1 erd rs abs MOV.W Rs,@aa:16 6 B R rs abs	MOV.W Rs,@ERd 6 9 1 erd rs disp MOV.W Rs,@(d:16,ERd) 6 F 1 erd rs disp MOV.W Rs,@-ERd 6 D 1 erd rs abs MOV.W Rs,@aa:16 6 B R rs abs MOV.W Rs,@aa:24 6 B A rs abs				第1バイ		ジベイト		イド	第4バ	1	第5バイト			ストイン 教
MOV.W Rs,@(d:16,ERd) 6 F 1 erd rs disp MOV.W Rs,@(d:24,ERd) 7 8 0 erd 0 6 B A rs 0 0 disp MOV.W Rs,@aa:16 6 B 8 rs abs abs abs	MOV.W Rs,@(d:16,ERd) 6 F 1 erd rs disp MOV.W Rs,@-ERd 6 D 1 erd rs abs MOV.W Rs,@-aa:16 6 B R rs abs Abov.W MOV.W Rs,@aa:24 6 B A rs 0 0	レジスタ間接	_	Rs,@ERd											4
MOV.W Rs,@(d:24,ERd) 7 8 0 erd 0 6 B A rs 0 0 disp MOV.W Rs,@=ERd 6 D 1 erd rs abs abs abs MOV.W Rs,@aa:24 6 B A rs 0 0 abs	MOV.W Rs,@(d:24,ERd) 7 8 0 erd 0 6 B A rs 0 0 0 disp MOV.W Rs,@-ERd 6 D 1 erd rs abs abs abs MOV.W Rs,@aa:24 6 B A rs 0 0 abs	ディスプレー	MOV.W	Rs,@(d:16,ERd)		_			dis	م ا					9
MOV.W Rs,@-ERd 6 D 1 erd rs abs MOV.W Rs,@aa.16 6 B Rs abs	MOV.W Rs,@aa:16 6 B R rs abs MOV.W Rs,@aa:24 6 B A rs 0 0 abs	イケノトだりアンスタ間接		Rs,@(d:24,ERd)			<u> </u>	9	В		<u>S</u>			dsib	10
MOV.W Rs,@aa:16 6 B 8 rs abs MOV.W Rs,@aa:24 6 B A rs 0 0 abs	MOV.W Rs,@aa:16 6 B 8 rs abs MOV.W Rs,@aa:24 6 B A rs 0 0 0 abs	ポステイン クリメント アジスタ 間接		Rs, @-ERd		_									9
MOV.W Rs,@aa:24	MOV.W Rs,@aa:24	名はしている		Rs, @aa:16					ab	တ္သ					9
		メストンと	1	Rs, @aa:24				0	0			aps	_		80
注意事項		1. アドレス <ead>は必ず偶数になるようにしてください。 2. 「MOV.W Rs,@-ER7」の機械語はPUSH.W Rsと同一です。 3. MOV.W Rn,@-ERnを実行すると(実行前のERnの内容-2)が転送されます。</ead>	EAd>(\$ Rs,@-E .n,@-E	必ず偶数にな ER7」の機械語 Rnを実行する	るように 語はPUS と(実行	こして H.W 語の	くださ Rsと ERnの	い。 同一点 内称 –	ن ا ئے۔ -2) تا	샯転送点	ik た 紙	₽.			

2.2.35(9) MOV(L)

MOV (MOVe data)

転送

●オペレーション ERs→ (EAd)

●アセンブラフォーマット MOV.L ERs, <EAd> H: 実行前の値が保持されます。

N: 転送データが負のとき1にセットされ、 それ以外のときは0にクリアされます。

Z: 転送データが0(ゼロ)のとき1にセット され、それ以外のときは0にクリアされ ます。

V: 常に0にクリアされます。 C: 実行前の値が保持されます。

●オペランドサイズ ロングワード

●説明

32ビットレジスタERsの内容(ソースオペランド)をデスティネーションのロケーションに転送します。このとき、転送するデータを検査し、その結果をCCRに反映します。

実効アドレスが示す先頭の1ワードに拡張レジスタの内容が、次の1ワードに汎用レジスタRdの内容が格納されます。



●使用可能な汎用レジスタ

ERs: ER0~ER7 ERd: ER0~ER7

2.2.35(9) MOV(L)

と実行ステート数					-t×	 	と実行スラ
#ボランド 形式 第1バイト 第2バイト 第3バイト 第4バイト 第5バイト 第6バイト 第8バイト 第8バイト 第8パイト 第6のイト 第6のイト 第8のイト 第8のイト 第8のイト 第6のイト 第6の							
RSG (GAMERO) 0 1 0 6 B 1 end 0 ers RSG (GAMERO) 0 1 0 6 B 1 end 0 ers RSG (GAMERO) 0 1 0 0 6 B 1 end 0 ers RSG (GAMERO) 0 1 0 0 6 F 1 end 0 ers ASG (GAMERO) 0 1 0 0 6 F 1 end 0 ers ASG (GAMERO) 0 1 0 0 6 B 1 end 0 ers ASG (GAMERO) 0 1 0 0 6 B 8 0 ers ASG (GAMERO) 0 1 0 0 6 B 8 0 ers ASG (GAMERO) 0 1 0 0 6 B 8 0 ers ASG (GAMERO) 0 1 0 0 6 B 8 0 ers ASG (GAMERO) 0 1 0 0 6 B 8 0 ers ASG (GAMERO) 0 1 0 0 6 B 8 0 ers ASG (GAMERO) 0 1 0 0 6 B 8 0 ers ASG (GAMERO) 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0		ラクションフォーマット	インストラ				オペコンド
FR.@ @ERd 0 1 0 6 9 1 erd 0 ers disp Rs.@ (476.FRd) 0 1 0 0 6 F 1 erd 0 ers disp Rs.@ (424.FRd) 0 1 0 0 7 8 1 erd 0 6 B A 0 ers 0 0 Rs.@ - ERd 0 1 0 0 6 B 8 0 ers abs		第6バイト	第4バイト			第1バイ	
ERS.@(#16.ENd) 0 1 0 0 6 F 1 erd of ers disp ERS.@-ERd 0 1 0 0 7 8 1 erd of ers A 0 ers 0 0 ERS.@-ERd 0 1 0 0 6 B 8 0 ers abs			1 erd 0 ers	9			ERs,@ERd
Rs.@-ERd 0 1 0 0 7 8 1 erd 0 6 B A olers 0 0 Rs.@-ERd 0 1 0 0 6 D 1 erd 0 ers abs		disp		9	0		ERs,@(d:16,ERd)
MOVL ERs.@-ERd 0 1 0 6 D 1 erd 0 ers MOVL ERs.@aa:16 0 1 0 6 B 8 0 ers		A 0 ers	erd 0	7			ERs,@(d:24,ERd)
MOVL ERS,@aar16			1 erd 0 ers	9			ERs, @-ERd
		abs	l	9	0	ļ	ј ш
MCV/L ERS,@aa24	abs		0 ers	9			ERs, @aa:24

2.2.36 MOVFPE

MOVFPE (MOVe From Peripheral with E clock)

E同期データ転送

●オペレーション (EAs) → Rd E同期

●アセンブラフォーマット MOVFPE @aa:16,Rd

●オペランドサイズ バイト ●コンディションコード

I UI H U N Z V C

H: 実行前の値が保持されます。

N: 転送データが負のとき1にセットされ、それ以外のときは0にクリアされます。

Z: 転送データが0(ゼロ)のとき1にセット され、それ以外のときは0にクリアされま す。

V: 常に0にクリアされます。 C: 実行前の値が保持されます。

●競服

16ビット絶対アドレスで指定されるメモリの内容を、Eクロックに同期したタイミングで汎用レジスタRdに転送します。このとき転送するデータを検査し、結果をCCRに反映します。

【注】Eクロック出力端子を備えていない製品およびシングルチップモードでは、本命令を使用しないでください。

●使用可能な汎用レジスタ

Rd: R0L~R7L、R0H~R7H

●オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド			インスト	トラクショ	ョンフォーマット		実行
モード	ニック	形式	第1/	バイト	第2/	バイト	第3バイト	第4バイト	数
絶対アドレス	MOVFPE	@aa:16,Rd	6	Α	4	rd	ab	s	*

- 1. 本命令では、上記以外のアドレッシングモードおよびワードサイズ/ロングワードサイズの データは扱えません。
- 2. 本命令のデータ転送には、9~16ステートを必要とします。ただし、一定ではありません。 詳細は、当該LSIのハードウェアマニュアルを参照してください。

2.2.37 MOVTPE

MOVTPE (MOVe To Peripheral with E clock)

E同期データ転送

●オペレーション

Rs → (EAd) E同期

●アセンブラフォーマット MOVTPE Rs.@aa:16

●オペランドサイズ バイト ●コンディションコード

I UI H U N Z V C

H: 実行前の値が保持されます。

N: 転送データが負のとき1にセットされ、それ以外のときは0にクリアされます。

Z: 転送データが0(ゼロ)のとき1にセット され、それ以外のときは0にクリアされま す。

V: 常に0にクリアされます。

C: 実行前の値が保持されます。

●製服

汎用レジスタRsの内容(ソースオペランド)を、Eクロックに同期したタイミングで、16ビット絶対アドレスで指定されるデスティネーションのロケーションに転送します。このとき転送するデータを検査し、結果をCCRに反映します。

【注】Eクロック出力端子を備えていない製品およびシングルチップモードでは、本命令を使用しないでください。

●使用可能な汎用レジスタ

Rs: R0L~R7L、R0H~R7H

●オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド			インスト	〜 ラクショ	ョンフォーマット		実行
モード	ニック	形式	第1/	イト	第2/	バイト	第3バイト	第4バイト	数
絶対アドレス	MOVTPE	Rs,@aa:16	6	Α	С	rs	ab	os	*

- 本命令では、上記以外のアドレッシングモードおよびワードサイズ/ロングワードサイズのデータは扱えません。
- 2. 本命令のデータ転送には、9~16ステートを必要とします。ただし、一定ではありません。 詳細は、当該LSIのハードウェアマニュアルを参照してください。

2.2.38(1) MULXS(B)


MULXS (MULtiply eXtend as Signed)

符号付き乗算

●オペレーション

 $Rd \times Rs \rightarrow Rd$

●コンディションコード



●アセンブラフォーマット MULXS.B Rs, Rd

H: 実行前の値が保持されます。

N: 実行結果が負のとき1にセットされ、それ 以外のときは0にクリアされます。

Z: 実行結果が0(ゼロ)のとき1にセットさ れ、それ以外のときは0にクリアされます。

V: 実行前の値が保持されます。 C: 実行前の値が保持されます。

●オペランドサイズ バイト

16ビットレジスタRdの内容の下位8ビット(デスティネーションオペランド)を8ビットレジス タRsの内容(ソースオペランド)で符号付き乗算し、結果を16ビットレジスタRdに格納します。 Rdを汎用レジスタRとしたとき、RsはRdHまたはRdLを指定することも可能です。 演算は、8ビット×8ビット→16ビットで行われます。



●使用可能な汎用レジスタ

Rd: R0~R7, E0~E7 Rd: R0L~R7L, R0H~R7H

●オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド			インスト	インストラクションフォーマット					実行し
モード	ニック	形式	第1/	イト	第2/	ベイト	第3/	バイト	第4/	バイト	数数
レジスタ直接	MULXS.B	Rs,Rd	0	1	С	0	5	0	rs	rd	16

2.2.38(2) MULXS(W)

MULXS (MULtiply eXtend as Signed)

符号付き乗算

●オペレーション

ERd×Rs→ERd

I UIH U N Z V C <u>-|-|-|+|+|-|-</u>

●コンディションコード

●アセンブラフォーマット

H: 実行前の値が保持されます。

MULXS.W Rs, ERd

N: 実行結果が負のとき1にセットされ、それ 以外のときは0にクリアされます。

Z: 実行結果が0(ゼロ)のとき1にセットさ れ、それ以外のときは0にクリアされます。

●オペランドサイズ

V: 実行前の値が保持されます。 C: 実行前の値が保持されます。

ワード

32ビットレジスタERdの内容の下位16ビット(デスティネーションオペランド)と16ビットレ ジスタRsの内容(ソースオペランド)も符号付き乗算し、結果を32ビットレジスタERdに格納し

RsはEdまたはRdを指定することも可能です。

演算は、16ビット×16ビット→32ビットで行われます。



●使用可能な汎用レジスタ

FRd: FR0~FR7 Rs : R0~R7, E0~E7

●オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド			インスト	·ラクショ	ョンフォ	ーマット		実行
モード	ニック	形式	第1/	イト	第2/	バイト	第3/	バイト	第4バイト	数
レジスタ直接	MULXS.W	Rs,ERd	0	1	С	0	5	2	rs 0 erd	24

2.2.39(1) MULXU(B)

MULXU (MULtiply eXtend as Unsigned)

乗算

●オペレーション

 $Rd \times Rs \rightarrow Rd$

●コンディションコード

I UIH U N Z V C _|_|_|_|_

●アセンブラフォーマット

MULXU.B Rs, Rd

H: 実行前の値が保持されます。 N: 実行前の値が保持されます。 Z: 実行前の値が保持されます。

●オペランドサイズ

バイト

V: 実行前の値が保持されます。 C: 実行前の値が保持されます。

16ビットレジスタRdの内容の下位8ビット(デスティネーションオペランド)と8ビットレジス タRsの内容(ソースオペランド)を符号なし乗算し、結果を16ビットレジスタRdに格納します。 Rdを汎用レジスタRとしたとき、RsはRdHまたはRdLを指定することも可能です。 演算は、8ビット×8ビット→16ビットで行われます。



●使用可能な汎用レジスタ

Rd: R0~R7, E0~E7 Rd: R0L~R7L, R0H~R7H

●オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド			インスト	・ラクショ	ョンフォーマット		実行
モード	ニック	形式	第1/	イト	第2/	ベイト	第3バイト	第4バイト	数
レジスタ直接	MULXU.B	Rs,Rd	5	0	rs	rd			14

2.2.39(2) MULXU(W)

MULXU (MULtiply eXtend as Unsigned)

乗算

●オペレーション

ERd×Rs→ERd

●コンディションコード I UI H U N Z V C

●アセンブラフォーマット MULXU.W Rs, ERd H:実行前の値が保持されます。N:実行前の値が保持されます。Z:実行前の値が保持されます。V:実行前の値が保持されます。

C: 実行前の値が保持されます。

●オペランドサイズ

ワード

32ビットレジスタERdの内容の下位16ビット(デスティネーションオペランド)と16ビットレジスタRsの内容(ソースオペランド)を符号なし乗算し、結果を32ビットレジスタERdに格納します。RsはEdを指定することも可能です。

演算は、16ビット×16ビット→32ビットで行われます。



●使用可能な汎用レジスタ

ERd : ER0~ER7 Rs : R0~R7, E0~E7

●オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド			インストラクショ	ョンフォーマット		実行
モード	ニック	形式	第1/	バイト	第2バイト	第3バイト	第4バイト	数数
レジスタ直接	MULXU.W	Rs,ERd	5	2	rs 0 erd			22

2.2.40(1) NEG(B)

2進符号反転 NEG(NEGate) ●オペレーション ●コンディションコード $0-Rd\rightarrow Rd$ I UIH U N Z V C -|-| | | | -| | | | | | | | | | | H: ビット3にボローが発生したとき1にセ ットされ、それ以外のときは0にクリア ●アセンブラフォーマット されます。 N: 実行結果が負のとき1にセットされ、そ NEG.B Rd れ以外のときは0にクリアされます。 Z: 実行結果が0(ゼロ)のとき1にセット され、それ以外のときは0にクリアさ れます。 V: オーバフローが発生したとき1にセット ●オペランドサイズ され、それ以外のときは0にクリアされ バイト ます。 C: ビット7にボローが発生したとき1にセ ットされ、それ以外のときは0にクリア されます。

●説明

8ビットレジスタRdの内容(デスティネーションオペランド)の2の補数をとり(H'00から減算し)、結果を8ビットレジスタRdに格納します。ただし、実行前のRdの内容がH'80の場合の結果はH'80となります。

●使用可能な汎用レジスタ

Rd: R0L~R7L, R0H~R7H

●オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド			インスト	・ラクショ	ョンフォーマット		実行し
モード	ニック	形式	第1/	バイト	第2/	バイト	第3バイト	第4バイト	数
レジスタ直接	NEG.B	Rd	1	7	8	rd			2

●注意事項

オーバフローは、実行前のRdの内容がH'80のとき発生します。

2.2.40(2) NEG(W)

2進符号反転 NEG(NEGate) ●オペレーション ●コンディションコード $0-Rd\rightarrow Rd$ I UIH U N Z V C H: ビット11にボローが発生したとき1にセ ットされ、それ以外のときは0にクリア ●アセンブラフォーマット されます。 N: 実行結果が負のとき1にセットされ、そ NEG.W Rd れ以外のときは0にクリアされます。 Z: 実行結果が0(ゼロ)のとき1にセット され、それ以外のときは0にクリアさ れます。 V: オーバフローが発生したとき1にセット ●オペランドサイズ され、それ以外のときは0にクリアされ ワード C: ビット15にボローが発生したとき1にセ ットされ、それ以外のときは0にクリア されます。

●説明

16ビットレジスタRdの内容(デスティネーションオペランド)の2の補数をとり(H'0000から減算し)、結果を16ビットレジスタRdに格納します。ただし、実行前のRdの内容がH'8000の場合の結果はH'8000となります。

●使用可能な汎用レジスタ Rd: R0~R7、E0~E7

●オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド		インストラクショ	ョンフォーマット		実行
モード	ニック	形式	第1バイト	第2バイト	第3バイト	第4バイト	数
レジスタ直接	NEG.W	Rd	1 7	9 rd			2

●注意事項

オーバフローは、実行前のRdの内容がH'8000のとき発生します。

2.2.40(3) NEG(L)

2進符号反転 NEG(NEGate) ●オペレーション ●コンディションコード 0-ERd→ERd IUIHUNZVC H: ビット27にボローが発生したとき1にセ ットされ、それ以外のときは0にクリア ●アセンブラフォーマット されます。 N: 実行結果が負のとき1にセットされ、そ NEG.L ERd れ以外のときは0にクリアされます。 Z: 実行結果が0(ゼロ)のとき1にセット され、それ以外のときは0にクリアさ れます。 V: オーバフローが発生したとき1にセット ●オペランドサイズ され、それ以外のときは0にクリアされ ロングワード C: ビット31にボローが発生したとき1にセ ットされ、それ以外のときは0にクリア されます。

●説明

32ビットレジスタERdの内容(デスティネーションオペランド)の2の補数をとり(H'00000000 から減算し)、結果を32ビットレジスタERdに格納します。ただし、実行前のERdの内容がH'8000000の場合の結果はH'80000000となります。

●使用可能な汎用レジスタ

ERd: ER0~ER7

●オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド		インストラクショ	ョンフォーマット		実行
モード	ニック	形式	第1バイト	第2バイト	第3バイト	第4バイト	数数
レジスタ直接	NEG.L	ERd	1 7	B 0 erd			2

●注意事項

オーバフローは、実行前のERdの内容がH'8000000のとき発生します。

2.2.41 NOP

●説明

PCのインクリメントのみを行い、次の命令に実行が移ります。CPUの内部状態には影響を与えません。

●オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド		インストラクショ	ョンフォーマット		実行
モード	ニック	形式	第1バイト	第2バイト	第3バイト	第4バイト	数
_	NOP		0 0	0 0			2

2.2.42(1) NOT(B)

論理反転 NOT(NOT=logical complement) ●オペレーション ●コンディションコード ~Rd→Rd I UIH U N Z V C H: 実行前の値が保持されます。 N: 実行結果が負のとき1にセットされ、そ れ以外のときは0にクリアされます。 ●アセンブラフォーマット Z: 実行結果が0(ゼロ)のとき1にセット NOT.B Rd され、それ以外のときは0にクリアさ れます。 V: 常に0にクリアされます。 C: 実行前の値が保持されます。 ●オペランドサイズ バイト ●説明

8ビットレジスタRdの内容(デスティネーションオペランド)の1の補数をとり、結果を8ビット

●使用可能な汎用レジスタ Rd:R0L~R7L、R0H~R7H

レジスタRdに格納します。

●オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド		インストラクショ	ョンフォーマット		実行
モード	ニック	形式	第1バイト	第2バイト	第3バイト	第4バイト	数数
レジスタ直接	NOT.B	Rd	1 7	0 rd			2

2.2.42(2) NOT(W)

論理反転 NOT(NOT=logical complement) ●オペレーション ●コンディションコード ~Rd→Rd I UIH U N Z V C H: 実行前の値が保持されます。 N: 実行結果が負のとき1にセットされ、そ れ以外のときは0にクリアされます。 ●アセンブラフォーマット Z: 実行結果が0(ゼロ)のとき1にセット NOT.W Rd され、それ以外のときは0にクリアさ れます。 V: 常に0にクリアされます。 C: 実行前の値が保持されます。 ●オペランドサイズ ワード

●説明

16ビットレジスタRdの内容(デスティネーションオペランド)の1の補数をとり、結果を16ビットレジスタRdに格納します。

●使用可能な汎用レジスタ Rd: R0~R7、E0~E7

●オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド		インストラクションフォーマット						
モード	ニック	形式	第1バイト	第2バイト	第3バイト	第4バイト	数			
レジスタ直接	NOT.W	Rd	1 7	1 rd			2			

2.2.42(3) NOT(L)

論理反転 NOT(NOT=logical complement) ●オペレーション ●コンディションコード ~ERd→ERd I UIH U N Z V C H: 実行前の値が保持されます。 N: 実行結果が負のとき1にセットされ、そ れ以外のときは0にクリアされます。 ●アセンブラフォーマット Z: 実行結果が0(ゼロ)のとき1にセット NOT.L ERd され、それ以外のときは0にクリアさ れます。 V: 常に0にクリアされます。 C: 実行前の値が保持されます。 ●オペランドサイズ ロングワード

●説明

32ビットレジスタERdの内容(デスティネーションオペランド)の1の補数をとり、結果を32ビットレジスタERdに格納します。

●使用可能な汎用レジスタ

ERd: ER0~ER7

●オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド		インストラクションフォーマット						
モード	ニック	形式	第1バイト	第2バイト	第3バイト	第4バイト	数数			
レジスタ直接	NOT.L	ERd	1 7	3 0 erd			2			

2.2.43(1) OR(B)

OR(inclusive OR logical)

論理和

●オペレーション

 $Rd\lor (EAs) \rightarrow Rd$

●コンディションコード

I UI H U N Z V C

●アセンブラフォーマット OR.B <EAs>, Rd H: 実行前の値が保持されます。

N: 実行結果が負のとき1にセットされ、それ以外のときは0にクリアされます。

Z: 実行結果が0(ゼロ)のとき1にセットされ、それ以外のときは0にクリアされます。

V: 常にOにクリアされます。 C: 実行前の値が保持されます。

●オペランドサイズ バイト

●説明 8ビットレジスタRdの内容(デスティネーションオペランド)と、ソースオペランドの論理和を とり、結果を8ビットレジスタRdに格納します。

●使用可能な汎用レジスタ

Rd: R0L~R7L, R0H~R7H Rs: R0L~R7L, R0H~R7H

●オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド		インストラクションフォーマット					
モード	ニック	形式	第1/	第1バイト 第2バイト		第3バイト	第4バイト	数数	
イミディエイト	OR.B	#xx:8,Rd	С	rd	IMM				2
レジスタ直接	OR.B	Rs,Rd	1	4	rs	rd			2

2.2.43(2) OR(W)

OR(inclusive OR logical)

論理和

●オペレーション

Rd∨ (EAs) →Rd

H: 実行前の値が保持されます。

N: 実行結果が負のとき1にセットされ、それ以外のときは0にクリアされます。

Z: 実行結果が0(ゼロ)のとき1にセットされ、それ以外のときは0にクリアされます。

V: 常に0にクリアされます。 C: 実行前の値が保持されます。

●アセンブラフォーマット OR.W <EAs>, Rd

●オペランドサイズ ワード

●説明

16ビットレジスタRdの内容(デスティネーションオペランド)と、ソースオペランドの論理和をとり、結果を16ビットレジスタRdに格納します。

●使用可能な汎用レジスタ

Rd: R0~R7、E0~E7 Rs: R0~R7、E0~E7

●オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド		インストラクションフォーマット						
モード	ニック	形式	第1バイト 第2バイト				第3バイト	第4バイト	数数	
イミディエイト	OR.W	#xx:16,Rd	7	9	4	rd	IMM		4	
レジスタ直接	OR.W	Rs,Rd	6	4	rs	rd			2	

2.2.43(3) OR(L)

論理和 OR(inclusive OR logical) ●オペレーション ●コンディションコード ERd√ (EAs) →ERd I UIH U N Z V C H: 実行前の値が保持されます。 N: 実行結果が負のとき1にセットされ、そ れ以外のときは0にクリアされます。 ●アセンブラフォーマット Z: 実行結果が0(ゼロ)のとき1にセット OR.L <EAs>, ERd され、それ以外のときは0にクリアさ れます。 V: 常に0にクリアされます。 C: 実行前の値が保持されます。 ●オペランドサイズ ロングワード

●説明

32ビットレジスタERdの内容(デスティネーションオペランド)と、ソースオペランドの論理和をとり、結果を32ビットレジスタERdに格納します。

●使用可能な汎用レジスタ

ERd: ER0~ER7 ERs: ER0~ER7

●オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド		インストラクションフォーマット					
モード	ニック	形式	第1バイト	第2バイト	第3バイト 第4バイト 第5バイト 第6バイト	数			
イミディエイト	OR.L	#xx:32,ERd	7 A	4 0 erd	IMM	6			
レジスタ直接	OR.L	ERs,ERd	0 1	F 0	6 4 0 ers 0 erd	4			

2.2.44 ORC

CCRとの論理和 ORC(inclusive OR Control register) ●オペレーション ●コンディションコード CCR∨#IMM→CCR I UIH U N Z V C | ; | ; | ; | ; | ; | ; | ; | ; | ; I: 実行結果の対応するビットの値が格納さ れます。 UI: 実行結果の対応するビットの値が格納さ ●アセンブラフォーマット れます。 ORC #xx: 8 CCR H: 実行結果の対応するビットの値が格納さ れます。 U: 実行結果の対応するビットの値が格納さ れます。 N: 実行結果の対応するビットの値が格納さ れます。 ●オペランドサイズ Z: 実行結果の対応するビットの値が格納さ バイト れます。 V: 実行結果の対応するビットの値が格納さ れます。 C: 実行結果の対応するビットの値が格納さ れます。

●説明

CCRの内容とイミディエイトデータの論理和をとり、結果をCCRに格納します。 本命令の実行終了時点では、NMIを含めてすべての割り込みは受け付けられません。

●オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド		インストラクションフォーマット							
モード	ニック	形式	第1バイト	第2バイト	第3バイト	第4バイト	数				
イミディエイト	ORC	#xx:8,CCR	0 4	IMM			2				

2.2.45(1) POP(W)

POP(POP data)

スタックよりデータ復帰

●オペレーション @SP+→Rn

●アセンブラフォーマット POP.W Rn H: 実行前の値が保持されます。

N: 転送データが負のとき1にセットされ、 それ以外のときは0にクリアされます。 ただデータが0(ゼロ)のトき1にセット

Z: 転送データが0(ゼロ)のとき1にセット され、それ以外のときは0にクリアさ れます。

V: 常に0にクリアされます。 C: 実行前の値が保持されます。

●オペランドサイズ ワード

●説明

スタックから16ビットレジスタRnへデータを復帰します。このとき復帰するデータを調査し、その結果をCCRに反映します。

●使用可能な汎用レジスタ Rn: R0~R7、E0~E7

●オペランド形式と実行ステート数

アド	・レッシング	ニーモ	オペランド		インストラクションフォーマット						
	モード	ニック	形式	第1/	バイト	第2バイト		第3バイト	第4バイト	数数	
	_	POP.W	Rn	6	D	7	rn			6	

●注意事項

本命令は、MOV.W @SP+,Rnと同一です。

2.2.45(2) POP(L)

POP(POP data)

スタックよりデータ復帰

●オペレーション @SP+→ERn

●アセンブラフォーマット POP.L ERn H: 実行前の値が保持されます。

N: 転送データが負のとき1にセットされ、 それ以外のときは0にクリアされます。 ただデータが0(ゼロ)のトき1にセット

Z: 転送データが0(ゼロ)のとき1にセット され、それ以外のときは0にクリアさ れます。

V: 常に0にクリアされます。 C: 実行前の値が保持されます。

●オペランドサイズ ロングワード

●説明

スタックから32ビットレジスタERnへデータを復帰します。このとき復帰するデータを調査し、その結果をCCRに反映します。

●使用可能な汎用レジスタ

ERn: ER0~ER7

●オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド		インストラクションフォーマット						
モード	ニック	形式	第1バイト	第2バイト	第2バイト 第3バイト		数			
_	POP.L	ERn	0 1	0 0	6 D	7 0 ern	10			

●注意事項

本命令は、MOV.L @SP+,ERnと同一です。

2.2.46(1) PUSH(W)

PUSH(PUSH date)

スタックヘデータ退避

●オペレーション Rn→@-SP

●アセンブラフォーマット PUSH.W Rn H: 実行前の値が保持されます。

N: 転送データが負のとき1にセットされ、 それ以外のときは0にクリアされます。

Z: 転送データが0(ゼロ)のとき1にセット され、それ以外のときは0にクリアさ れます。

∨: 常に0にクリアされます。C: 実行前の値が保持されます。

●オペランドサイズ ワード

●説明

16ビットレジスタRnの内容をスタックに退避します。このとき退避するデータを検査し、その結果をCCRに反映します。

●使用可能な汎用レジスタ Rn: R0~R7、E0~E7

●オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド		インストラクションフォーマット							
モード	ニック	形式	第1/	バイト	第2バイト		第3バイト	第4バイト	数		
_	PUSH.W	Rn	6	D	F	rn			6		

- 1. 本命令は、MOV.W Rn,@-SPと同一です。
- 2. PUSH.W R7または、PUSH.W E7を実行するとアドレス計算(ER7-2→ER7実行)後のR7 またはE7がスタックに退避されます。

2.2.46(2) PUSH(L)

PUSH(PUSH date)

スタックヘデータ退避

●オペレーション ERn→@-SP

●アセンブラフォーマット PUSH.L ERn H: 実行前の値が保持されます。

N: 転送データが負のとき1にセットされ、 それ以外のときは0にクリアされます。

Z: 転送データが0(ゼロ)のとき1にセット され、それ以外のときは0にクリアさ れます。

V: 常に0にクリアされます。 C: 実行前の値が保持されます。

●オペランドサイズ ロングワード

●説明

32ビットレジスタERnの内容をスタックに退避します。このとき退避するデータを検査し、その結果をCCRに反映します。

●使用可能な汎用レジスタ

ERn: ER0~ER7

●オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド		インストラクションフォーマット							実行
モード	ニック	形式	第1/	バイト	第2バイト		第3バイト		第4バイト		数数
_	PUSH.L	ERn	0	1	0	0	6	D	F	0 ern	10

- 1. 本命令は、MOV.L ERn,@-SPと同一です。
- 2. PUSH.L ER7を実行すると実効アドレス計算(ER7-4→ER7実行)後のER7がスタックに退避されます。

2.2.47(1) ROTL(B)

ROTL(ROTate Left)

ローテート

●オペレーション

Rd (左ローテート) →Rd

| U| H U N Z V C

●コンディションコード

●アセンブラフォーマット ROTL.B Rd H: 実行前の値が保持されます。

N: 実行結果が負のとき1にセットされ、 それ以外のときは0にクリアされます。

Z: 実行結果が0(ゼロ)のとき1にセット され、それ以外のときは0にクリアされます。

V: 常に0にクリアされます。

C: 実行前のビット7値が格納されます。

●オペランドサイズ バイト

●説明

8ビットレジスタRdの内容(デスティネーションオペランド)のビット群を、左方向に1ビットローテート(回転) します。ローテートしてシフトアウトしたビットは、ビット0に戻り、かつキャリフラグに反映されます。



●使用可能な汎用レジスタ

Rd: R0L~R7L, R0H~R7H

●オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド		インストラクションフォーマット					
モード	ニック	形式	第1バイト	第2バイト	第3バイト	第4バイト	数数		
レジスタ直接	ROTL.B	Rd	1 2	8 rd			2		

2.2.47(2) ROTL(W)

ROTL(ROTate Left)

ローテート

●オペレーション

Rd (左ローテート) →Rd

●コンディションコード

I UIH U N Z V C

●アセンブラフォーマット

ROTL.W Rd

H: 実行前の値が保持されます。

N: 実行結果が負のとき1にセットされ、 それ以外のときは0にクリアされます。

Z: 実行結果が0(ゼロ)のとき1にセット され、それ以外のときは0にクリアさ れます。

V: 常に0にクリアされます。

C: 実行前のビット15値が格納されます。

●オペランドサイズ ワード

●説明

16ビットレジスタRdの内容(デスティネーションオペランド)のビット群を、左方向に1ビット ローテート(回転)します。ローテートしてシフトアウトしたビットは、ビット0に戻り、かつ キャリフラグに反映されます。



●使用可能な汎用レジスタ

Rd: R0~R7, E0~E7

●オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド		インストラクションフォーマット							
モード	ニック	形式	第1バ	イト	第2/	バイト	第3バイト	第4バイト	数数		
レジスタ直接	ROTL.W	Rd	1	2	9	rd			2		

2.2.47(3) ROTL(L)

ROTL(ROTate Left)

ローテート

●オペレーション ERd(左ローテート)→ERd

●アセンブラフォーマット ROTL.L ERd H: 実行前の値が保持されます。

N: 実行結果が負のとき1にセットされ、 それ以外のときは0にクリアされます。

Z: 実行結果が0(ゼロ)のとき1にセット され、それ以外のときは0にクリアされます。


V: 常に0にクリアされます。

C: 実行前のビット31の値が格納されます。

●オペランドサイズ ロングワード

●説明

32ビットレジスタERdの内容(テスティネーションオペランド)のビット群を、左方向に1ビットローテート(回転)します。ローテートしてシフトアウトしたビットは、ビット0に戻り、かつキャリフラグに反映されます。



●使用可能な汎用レジスタ

ERd: ER0~ER7

●オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド		インストラクションフォーマット							
モード	ニック	形式	第1バイト	第2バイト	第3バイト	第4バイト	数				
レジスタ直接	ROTL.L	ERd	1 2	B 0 erd			2				

2.2.48(1) ROTR(B)

ROTR(ROTate Right)

ローテート

●オペレーション

Rd (右ローテート) →Rd

H: 実行前の値が保持されます。

●コンディションコード

●アセンブラフォーマット ROTR.B Rd

N: 実行結果が負のとき1にセットされ、 それ以外のときは0にクリアされます。

I UIH U N Z V C

Z: 実行結果が0(ゼロ)のとき1にセット され、それ以外のときは0にクリアさ れます。

V: 常に0にクリアされます。

C: 実行前のビット0の値が格納されます。

●オペランドサイズ バイト

●説明

8ビットレジスタRdの内容(デスティネーションオペランド)のビット群を、右方向に1ビッ トローテート(回転)します。ローテートしてシフトアウトしたビットは、ビット7に戻り、かつ キャリフラグに反映されます。



●使用可能な汎用レジスタ

Rd: R0L~R7L, R0H~R7H

●オペランド形式と実行ステート数

7	アドレッシング	ニーモ	オペランド		インストラクションフォーマット								
	モード	ニック	形式	第1/	バイト	第2/	バイト	第3バイト	第4バイト	数			
l	ノジスタ直接	ROTR.B	Rd	1	3	8	rd			2			

2.2.48(2) ROTR(W)

ROTR(ROTate Right)

ローテート

●オペレーション

Rd(右ローテート)→Rd

| U| H U N Z V C

●コンディションコード

●アセンブラフォーマット ROTR.W Rd H: 実行前の値が保持されます。

N: 実行結果が負のとき1にセットされ、 それ以外のときは0にクリアされます。

Z: 実行結果が0(ゼロ)のとき1にセット され、それ以外のときは0にクリアされます。

V: 常に0にクリアされます。

C: 実行前のビット0の値が格納されます。

●オペランドサイズ ワード

●説明

16ビットレジスタRdの内容(デスティネーションオペランド)のビット群を、右方向に1ビットローテート(回転)します。ローテートしてシフトアウトしたビットは、ビット15に戻り、かつキャリフラグに反映されます。



●使用可能な汎用レジスタ Rd: R0~R7、E0~E7

●オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド		インストラクションフォーマット						
モード	ニック	形式	第1バ	イト	第2/	バイト	第3バイト	第4バイト	数	
レジスタ直接	ROTR.W	Rd	1	3	9	rd			2	

2.2.48(3) ROTR(L)

ROTR(ROTate Right)

ローテート

●オペレーション ERd (右ローテート) →ERd

●コンディションコード I UIH U N Z V C

●アセンブラフォーマット ROTR.L ERd

H: 実行前の値が保持されます。

N: 実行結果が負のとき1にセットされ、 それ以外のときは0にクリアされます。

Z: 実行結果が0(ゼロ)のとき1にセット され、それ以外のときは0にクリアさ れます。

C: 実行前のビット0の値が格納されます。

V: 常に0にクリアされます。

●オペランドサイズ ロングワード

●説明

32ビットレジスタERdの内容(テスティネーションオペランド)のビット群を、右方向に1ビッ トローテート(回転)します。ローテートしてシフトアウトしたビットは、ビット31に戻り、か つキャリフラグに反映されます。



●使用可能な汎用レジスタ

ERd: ER0~ER7

●オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド		インストラクションフォーマット							
モード	ニック	形式	第1バイト	第2バイト	第3バイト	第4バイト	数				
レジスタ直接	ROTR.L	ERd	1 3	B 0 erd			2				

2.2.49(1) ROTXL(B)

ROTXL(ROTate with eXtend carry Left)

キャリ付ローテート

●オペレーション Rd(キャリ付左ローテート)→Rd

NO (4 PODEL O PO ME

●アセンブラフォーマット ROTXL.B Rd

●オペランドサイズ バイト ●コンディションコード

H: 実行前の値が保持されます。

N: 実行結果が負のとき1にセットされ、 それ以外のときは0にクリアされます。

Z: 実行結果が0(ゼロ)のとき1にセット され、それ以外のときは0にクリアされます。

V: 常に0にクリアされます。

C: 実行前のビット7の値が格納されます。

●説明

8ビットレジスタRdの内容(デスティネーションオペランド)のビット群を、キャリフラグを含めて左方向に1ビットローテート(回転)します。ビット0にはキャリフラグの値が入り、ローテートしてシフトアウトしたビットはキャリフラグに反映されます。



●使用可能な汎用レジスタ

Rd: R0L~R7L, R0H~R7H

●オペランド形式と実行ステート数

7	アドレッシング	ニーモ	オペランド		インストラクションフォーマット								
	モード	ニック	形式	第1/	イト	第2/	バイト	第3バイト	第4バイト	数			
l	レジスタ直接	ROTXL.B	Rd	1	2	0	rd			2			

2.2.49(2) ROTXL(W)

ROTXL(ROTate with eXtend carry Left)

キャリ付ローテート

- ●オペレーション
 - Rd(キャリ付左ローテート)→Rd
- ●アセンブラフォーマット ROTXL.W Rd
- ●オペランドサイズ ワード

●コンディションコード

I UIH U N Z V C

H: 実行前の値が保持されます。

N: 実行結果が負のとき1にセットされ、 それ以外のときは0にクリアされます。

Z: 実行結果が0(ゼロ)のとき1にセット され、それ以外のときは0にクリアさ れます。

V: 常に0にクリアされます。

C: 実行前のビット15の値が格納されます。

●説明

16ビットレジスタRdの内容(デスティネーションオペランド)のビット群を、キャリフラグを 含めて左方向に1ビットローテート(回転)します。ビット0にはキャリフラグの値が入り、ロー テートしてシフトアウトしたビットはキャリフラグに格納されます。



●使用可能な汎用レジスタ Rd: R0~R7, E0~E7

●オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド		インストラクションフォーマット							
モード	ニック	形式	第1.	バー	1 ト	第2/	バイト	第3バイト	第4バイト	数数	
レジスタ直接	ROTXL.W	Rd	1		2	1	rd			2	

2.2.49(3) ROTXL(L)

ROTXL(ROTate with eXtend carry Left)

キャリ付ローテート

●オペレーション ERd(キャリ付左ローテート)→ERd

●アセンブラフォーマット ROTXL.L ERd H: 実行前の値が保持されます。

●コンディションコード

N: 実行結果が負のとき1にセットされ、 それ以外のときは0にクリアされます。

Z: 実行結果が0(ゼロ)のとき1にセット され、それ以外のときは0にクリアされます。


V: 常に0にクリアされます。

C: 実行前のビット31の値が格納されます。

●オペランドサイズ ロングワード

●説明

32ビットレジスタERdの内容(デスティネーションオペランド)のビット群を、キャリフラグを含めて左方向に1ビットローテート(回転)します。ビット0にはキャリフラグの値が入り、ローテートしてシフトアウトしたビットはキャリフラグに反映されます。



●使用可能な汎用レジスタ

ERd: ER0~ER7

●オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド		インストラクションフォーマット							
モード	ニック	形式	第1バイト	第2バイト	第3バイト	第4バイト	数数				
レジスタ直接	ROTXL.L	ERd	1 2	3 0 erd			2				

2.2.50(1) ROTXR(B)

ROTXR(ROTate with eXtend carry Right)

キャリ付ローテート

●オペレーション

Rd(キャリ付右ローテート)→Rd

●コンディションコード

●アセンブラフォーマット ROTXR.B Rd

H: 実行前の値が保持されます。 N: 実行結果が負のとき1にセットされ、

それ以外のときは0にクリアされます。 Z: 実行結果が0(ゼロ)のとき1にセット され、それ以外のときは0にクリアさ

I UIH U N Z V C

れます。 V: 常に0にクリアされます。

●オペランドサイズ バイト

C: 実行前のビット0の値が格納されます。

●説明

8ビットレジスタRdの内容(デスティネーションオペランド)のビット群を、キャリフラグを 含めて右方向に1ビットローテート(回転)します。ビット7にはキャリフラグの値が入り、ロー テートしてシフトアウトしたビットはキャリフラグに格納されます。



●使用可能な汎用レジスタ

Rd: R0L~R7L, R0H~R7H

●オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド		インストラクションフォーマット								
モード	ニック	形式	第1バイト	第2バイト	第3バイト	第4バイト	数					
レジスタ直接	ROTXR.B	Rd	1 3	0 rd			2					

2.2.50(2) ROTXR(W)

ROTXR(ROTate with eXtend carry Right)

キャリ付ローテート

●オペレーション Rd(キャリ付右ローテート)→Rd

●アセンブラフォーマット ROTXR.W Rd H: 実行前の値が保持されます。

N: 実行結果が負のとき1にセットされ、 それ以外のときは0にクリアされます。

Z: 実行結果が0(ゼロ)のとき1にセット され、それ以外のときは0にクリアされます。

V: 常に0にクリアされます。

C: 実行前のビット0の値が格納されます。

●オペランドサイズ ワード

●説明

16ビットレジスタRdの内容(デスティネーションオペランド)のビット群を、キャリフラグを含めて右方向に1ビットローテート(回転)します。ビット15にはキャリフラグの値が入り、ローテートしてシフトアウトしたビットはキャリフラグに格納されます。



●使用可能な汎用レジスタ

Rd: R0~R7, E0~E7

●オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド		インストラクションフォーマット							
モード	ニック	形式	第1/	バイト	第2/	バイト	第3バイト	第4バイト	数数		
レジスタ直接	ROTXR.W	Rd	1	3	1	rd			2		

2.2.50(3) ROTXR(L)

ROTXR(ROTate with eXtend carry Right)

キャリ付ローテート

●オペレーション ERd(キャリ付右ローテート)→ERd

●アセンブラフォーマット ROTXR.L ERd H: 実行前の値が保持されます。

●コンディションコード

N: 実行結果が負のとき1にセットされ、 それ以外のときは0にクリアされます。

Z: 実行結果が0(ゼロ)のとき1にセット され、それ以外のときは0にクリアされます。

V: 常に0にクリアされます。

C: 実行前のビット0の値が格納されます。

●オペランドサイズ ロングワード

●説明

32ビットレジスタERdの内容(デスティネーションオペランド)のビット群を、キャリフラグを含めて右方向に1ビットローテート(回転)します。ビット31にはキャリフラグの値が入り、ローテートしてシフトアウトしたビットはキャリフラグに反映されます。



●使用可能な汎用レジスタ

ERd: ER0~ER7

●オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド		インストラクションフォーマット							
モード	ニック	形式	第1バイト	第2バイト	第3バイト	第4バイト	数数				
レジスタ直接	ROTXR.L	ERd	1 3	3 0 erd			2				

2.2.51 RTE

RTE (ReTurn from Exception)

例外処理からのリターン

- ●オペレーション
 - @SP+→CCR

●アセンブラフォーマット

@SP+→PC

●コンディションコード

I UI H U N Z V C

- I : スタックの内容の対応するビットの値が 格納されます。
- UI: スタックの内容の対応するビットの値が
- 格納されます。 H: スタックの内容の対応するビットの値が 格納されます。
- U: スタックの内容の対応するビットの値が
- 格納されます。 N: スタックの内容の対応するビットの値が
- 格納されます。 Z : スタックの内容の対応するビットの値が
- 格納されます。
- V: スタックの内容の対応するビットの値が 格納されます。
- C : スタックの内容の対応するビットの値が 格納されます。

●オペランドサイズ

_

RTE

●説明


例外処理ルーチンから復帰します。スタックからCCRとPCを復帰し、復帰したPCが示すアドレスから処理を行います。本命令を実行する直前のCCRおよびPCの内容は失われます。


●オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド		インストラクションフォーマット							
モード	ニック	形式	第1/	イト	第2/	バイト	第3バイト	第4バイト	数数		
_	RTE		5	6	7	0			10		

●注意事項

ノーマルモードとアドバンストモードでは、スタックの構造が異なりますので注意してください。





2.2.52 RTS

RTS (ReTurn from Subroutine)

サブルーチンリターン

●オペレーション

@SP+→PC

●コンディションコード

I UI H U N Z V C

●アセンブラフォーマット

RTS

H: 実行前の値が保持されます。 N: 実行前の値が保持されます。

Z: 実行前の値が保持されます。 V: 実行前の値が保持されます。

C: 実行前の値が保持されます。

●オペランドサイズ

_

●説明

サブルーチンから復帰します。スタックからPCを復帰し、復帰したPCが示すアドレスから処理を行います。本命令を実行する直前のPCの内容は失われます。


●オペランド形式と実行ステート数


アドレッシング	ニーモ	オペランド		インストラクションフォーマット					
モード	ニック	形式	第1バイト	第2バイト	第3バイト	第4バイト	ノーマル	アドバンスト	
_	RTS		5 4	7 0			8	10	

●注意事項

ノーマルモードとアドバンストモードでは、スタックの構造および実行ステート数が異なりま すので注意してください。

ノーマルモードのとき復帰されるPCの内容は下位16ビットのみです。





2.2.53(1) SHAL(B)

SHAL(SHift Arithmetic Left)

算術シフト

●オペレーション

Rd(左算術シフト)→Rd

●アセンブラフォーマット SHAL.B Rd H: 実行前の値が保持されます。

N: 実行結果が負のとき1にセットされ、 それ以外のときは0にクリアされます。

Z: 実行結果が0(ゼロ)のとき1にセット され、それ以外のときは0にクリアさ れます。

●オペランドサイズ

V: オーバフローが発生したとき1にセット され、それ以外のときは0にクリアされ


ます。

C: 実行前のビット7の値が格納されます。

●説明

バイト

8ビットレジスタRdの内容(デスティネーションオペランド)のビット群を、左方向に1ビットシフトします。シフトアウトしたビットはキャリフラグに格納され、ビット0には0が格納されます。



●使用可能な汎用レジスタ

Rd: R0L~R7L, R0H~R7H

●オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド		インストラクションフォーマット					
モード	ニック	形式	第1バイト	第2バイト	第3バイト	第4バイト	プノード 数		
レジスタ直接	SHAL.B	Rd	1 0	8 rd			2		

●注意事項

本命令とSHLL命令とでは、オーバフローフラグの動作が異なります。

2.2.53(2) SHAL(W)

SHAL(SHift Arithmetic Left)

算術シフト

●オペレーション

Rd(左算術シフト)→Rd

●コンディションコード

I UIH U N Z V C

●アセンブラフォーマット

SHAL.W Rd

H: 実行前の値が保持されます。

N: 実行結果が負のとき1にセットされ、 それ以外のときは0にクリアされます。

Z: 実行結果が0(ゼロ)のとき1にセット され、それ以外のときは0にクリアさ れます。

V: オーバフローが発生したとき1にセット され、それ以外のときは0にクリアされ

C: 実行前のビット15の値が格納されます。

●オペランドサイズ ワード

●説明

16ビットレジスタRdの内容(デスティネーションオペランド)のビット群を、左方向へ算術的 に1ビットシフトします。シフトアウトしたビットはキャリフラグに格納され、ビット0には0が 格納されます。



●使用可能な汎用レジスタ

Rd: R0~R7, E0~E7

●オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド		インストラクションフォーマット					
モード	ニック	形式	第1バイト	第2バイト	第3バイト	第4バイト	数		
レジスタ直接	SHAL.W	Rd	1 0	9 rd			2		

●注意事項

本命令とSHLL命令とでは、オーバフローフラグの動作が異なります。

2.2.53(3) SHAL(L)

SHAL(SHift Arithmetic Left)

算術シフト

●オペレーション

ERd(左算術シフト)→ERd

●コンディションコード

I UIH U N Z V C

●アセンブラフォーマット

SHAL.L ERd

H: 実行前の値が保持されます。

N: 実行結果が負のとき1にセットされ、 それ以外のときは0にクリアされます。

Z: 実行結果が0(ゼロ)のとき1にセット され、それ以外のときは0にクリアさ れます。

V: オーバフローが発生したとき1にセット され、それ以外のときは0にクリアされ

C: 実行前のビット31の値が格納されます。

●オペランドサイズ ロングワード

●説明

32ビットレジスタERdの内容(デスティネーションオペランド)のビット群を、左方向へ算術 的に1ビットシフトします。シフトアウトしたビットはキャリフラグに格納され、ビット0には0 が格納されます。



●使用可能な汎用レジスタ

ERd: ER0~ER7

●オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド		インストラクショ	ョンフォーマット		実行し
モード	ニック	形式	第1バイト	第2バイト	第3バイト	第4バイト	数
レジスタ直接	SHAL.L	ERd	1 0	B 0 erd			2

●注意事項

本命令とSHLL命令とでは、オーバフローフラグの動作が異なります。

2.2.54(1) SHAR(B)

SHAR(SHift Arithmetic Right)

算術シフト

●オペレーション

Rd(右算術シフト)→Rd

●コンディションコード

I UIH U N Z V C

●アセンブラフォーマット

SHAR.B Rd

H: 実行前の値が保持されます。

N: 実行結果が負のとき1にセットされ、 それ以外のときは0にクリアされます。

Z: 実行結果が0(ゼロ)のとき1にセット され、それ以外のときは0にクリアさ れます。

V: 常に0にクリアされます。

C: 実行前のビット0の値が格納されます。

●オペランドサイズ バイト

●説明

8ビットレジスタRdの内容(デスティネーションオペランド)のビット群を、右方向へ算術的 に1ビットシフトします。シフトアウトしたビットはキャリフラグに格納され、ビット7にはシフ ト処理前のビット7がセットされます。ビット7は変化しないので、符号変化は起こりません。



●使用可能な汎用レジスタ

Rd: R0L~R7L, R0H~R7H

●オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド		インストラクションフォーマット					
モード	ニック	形式	第1/	バイト	第2/	ベイト	第3バイト	第4バイト	スノート 数
レジスタ直接	SHAR.B	Rd	1	1	8	rd			2

2.2.54(2) SHAR(W)

SHAR(SHift Arithmetic Right)

算術シフト

●オペレーション Rd(右算術シフト)→Rd

●アセンブラフォーマット SHAR.W Rd H: 実行前の値が保持されます。

N: 実行結果が負のとき1にセットされ、 それ以外のときは0にクリアされます。

Z: 実行結果が0(ゼロ)のとき1にセット され、それ以外のときは0にクリアされます。

V: 常に0にクリアされます。

C: 実行前のビット0の値が格納されます。

●オペランドサイズ ワード

●説明

16ビットレジスタRdの内容(デスティネーションオペランド)のビット群を、右方向へ算術的に1ビットシフトします。シフトアウトしたビットはキャリフラグに格納され、ビット15にはシフト処理前のビット15が格納されます。ビット15は変化しないので、符号変化は起こりません。



●使用可能な汎用レジスタ Rd: R0~R7、E0~E7

●オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド		インストラクションフォーマット					実行し	
モード	ニック	形式	第1	バイ	1	第2/	バイト	第3バイト	第4バイト	数
レジスタ直接	SHAR.W	Rd	1		1	9	rd			2

2.2.54(3) SHAR(L)

SHAR(SHift Arithmetic Right)

算術シフト

●オペレーション

ERd(右算術シフト)→ERd

●コンディションコード

I UIH U N Z V C

●アセンブラフォーマット SHAR.L ERd

H: 実行前の値が保持されます。

N: 実行結果が負のとき1にセットされ、 それ以外のときは0にクリアされます。

Z: 実行結果が0(ゼロ)のとき1にセット され、それ以外のときは0にクリアさ れます。

V: 常に0にクリアされます。

C: 実行前のビット0の値が格納されます。

●オペランドサイズ ロングワード

●説明

32ビットレジスタERdの内容(デスティネーションオペランド)のビット群を、右方向へ算術 的に1ビットシフトします。シフトアウトしたビットはキャリフラグに格納され、ビット31には シフト処理前のビット31が格納されます。ビット31は変化しないので、符号変化は起こりません。



●使用可能な汎用レジスタ

ERd: ER0~ER7

●オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド		インストラクションフォーマット			
モード	ニック	形式	第1バイト	第2バイト	第3バイト	第4バイト	数
レジスタ直接	SHAR.L	ERd	1 1	B 0 erd			2

2.2.55(1) SHLL(B)

SHLL(SHift Logical Left)

論理シフト

●オペレーション

Rd(左論理シフト)→Rd

●コンディションコード

I UIH U N Z V C

●アセンブラフォーマット SHLL.B Rd

H: 実行前の値が保持されます。

実行結果が負のとき1にセットされ、 それ以外のときは0にクリアされます。

Z : 実行結果が0(ゼロ)のとき1にセット され、それ以外のときは0にクリアさ れます。


V: 常に0にクリアされます。

C: 実行前のビット7の値が格納されます。

●オペランドサイズ バイト

●説明

8ビットレジスタRdの内容(デスティネーションオペランド)のビット群を、左方向へ1ビット シフトします。シフトアウトしたビットはキャリフラグに格納され、ビット0には0が格納されます。



●使用可能な汎用レジスタ

Rd: R0L~R7L, R0H~R7H

●オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド		インストラクションフォーマット					
モード	ニック	形式	第1バイト	第2バイト	第3バイト	第4バイト	数数		
レジスタ直接	SHLL.B	Rd	1 0	0 rd			2		

●注意事項

本命令とSHAL命令とでは、オーバフローフラグの動作が異なります。

2.2.55(2) SHLL(W)

SHLL(SHift Logical Left)

論理シフト

●オペレーション

Rd(左論理シフト)→Rd

●コンディションコード

I UIH U N Z V C

●アセンブラフォーマット SHLL.W Rd

H: 実行前の値が保持されます。

実行結果が負のとき1にセットされ、 それ以外のときは0にクリアされます。

Z : 実行結果が0(ゼロ)のとき1にセット され、それ以外のときは0にクリアさ れます。


V: 常に0にクリアされます。

●オペランドサイズ ワード

C: 実行前のビット15の値が格納されます。

●説明

16ビットレジスタRdの内容(デスティネーションオペランド)のビット群を、左方向へ1ビット シフトします。シフトアウトしたビットはキャリフラグに格納され、ビット0には0が格納されます。



●使用可能な汎用レジスタ

Rd: R0~R7, E0~E7

●オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド		インストラクションフォーマット			
モード	ニック	形式	第1バイト	第2バイト	第3バイト	第4バイト	数
レジスタ直接	SHLL.W	Rd	1 0	1 rd			2

●注意事項

本命令とSHAL命令とでは、オーバフローフラグの動作が異なります。

2.2.55(3) SHLL(L)

SHLL(SHift Logical Left)

論理シフト

●オペレーション

ERd(左論理シフト)→ERd

●アセンブラフォーマット SHLL.L ERd H: 実行前の値が保持されます。

N: 実行結果が負のとき1にセットされ、 それ以外のときは0にクリアされます。


Z: 実行結果が0(ゼロ)のとき1にセット され、それ以外のときは0にクリアされます。

V: 常に0にクリアされます。

●オペランドサイズ ロングワード C: 実行前のビット31の値が格納されます。

●説明

32ビットレジスタERdの内容(デスティネーションオペランド)のビット群を、左方向へ1ビットシフトします。シフトアウトしたビットはキャリフラグに格納され、ビット0には0が格納されます。



●使用可能な汎用レジスタ

ERd: ER0~ER7

●オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド		インストラクショ	ョンフォーマット		実行し
モード	ニック	形式	第1バイト	第2バイト	第3バイト	第4バイト	数
レジスタ直接	SHLL.L	ERd	1 0	3 0 erd			2

●注意事項

本命令とSHAL命令とでは、オーバフローフラグの動作が異なります。

2.2.56(1) SHLR(B)

SHLR(SHift Logical Right)

論理シフト

●オペレーション

Rd(右論理シフト)→Rd

●アセンブラフォーマット SHLR.B Rd H: 実行前の値が保持されます。 N: 常に0にクリアされます。

Z: 実行結果が0(ゼロ)のとき1にセット され、それ以外のときは0にクリアされます。

V: 常に0にクリアされます。

C: 実行前のビット0の値が格納されます。

●オペランドサイズ バイト

●説明

8ビットレジスタRdの内容(デスティネーションオペランド)のビット群を、右方向へ1ビットシフトします。シフトアウトしたビットはキャリフラグに格納され、ビット7には0が格納されます。



●使用可能な汎用レジスタ

Rd: R0L~R7L, R0H~R7H

●オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド		インストラクションフォーマット			
モード	ニック	形式	第1バイト	第2バイト	第3バイト	第4バイト	数数
レジスタ直接	SHLR.B	Rd	1 1	0 rd			2

2.2.56(2) SHLR(W)

SHLR(SHift Logical Right)

論理シフト

●オペレーション

Rd(右論理シフト)→Rd

●アセンブラフォーマット SHLR.W Rd H: 実行前の値が保持されます。 N: 常に0にクリアされます。

Z: 実行結果が0(ゼロ)のとき1にセット され、それ以外のときは0にクリアさ れます。


V: 常に0にクリアされます。

C: 実行前のビット0の値が格納されます。

●オペランドサイズ ワード

●説明

16ビットレジスタRdの内容(デスティネーションオペランド)のビット群を、右方向へ1ビットシフトします。シフトアウトしたビットはキャリフラグに格納され、ビット15には0が格納されます。



●使用可能な汎用レジスタ Rd: R0~R7、E0~E7

●オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド		インストラクションフォーマット				
モード	ニック	形式	第1バイト	第2バイト	第3バイト	第4バイト	数数	
レジスタ直接	SHLR.W	Rd	1 1	1 rd			2	

2.2.56(3) SHLR(L)

SHLR(SHift Logical Right)

論理シフト

●オペレーション

ERd(右論理シフト)→ERd

●アセンブラフォーマット SHLR.L ERd H: 実行前の値が保持されます。 N: 常に0にクリアされます。

●コンディションコード

Z: 実行結果が0(ゼロ)のとき1にセット され、それ以外のときは0にクリアさ


れます。 V: 常に0にクリアされます。

C: 実行前のビット0の値が格納されます。

●オペランドサイズ ロングワード

●説明

32ビットレジスタERdの内容(デスティネーションオペランド)のビット群を、右方向へ1ビットシフトします。シフトアウトしたビットはキャリフラグに格納され、ビット31には0が格納されます。



●使用可能な汎用レジスタ

ERd: ER0~ER7

●オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド		インストラクショ	ョンフォーマット		実行し
モード	ニック	形式	第1バイト	第2バイト	第3バイト	第4バイト	数
レジスタ直接	SHLR.L	ERd	1 1	3 0 erd			2


2.2.57 SLEEP

SLEEP(SLEEP)

低消費電力状態命令

●オペレーション プログラム実行状態→低消費電力状態

●コンディションコード



●アセンブラフォーマット SLEEP H:実行前の値が保持されます。N:実行前の値が保持されます。Z:実行前の値が保持されます。V:実行前の値が保持されます。

C: 実行前の値が保持されます。

●オペランドサイズ

_

●説明

SLEEP命令を実行すると、CPUは低消費電力状態に入ります。低消費電力状態では、CPUの内部状態は保持され、命令の実行を停止し、例外処理要求の発生を待ち続けます。例外処理要求が発生すると、低消費電力状態は解除され、CPUは例外処理を開始します。このときNMI以外の割り込みでは、CPU側で割り込みがマスクされている場合、低消費電力状態は解除されません。

●使用可能な汎用レジスタ

_

●オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド		インストラクショ	ョンフォーマット		実行し
モード	ニック	形式	第1バイト	第2バイト	第3バイト	第4バイト	
_	SLEEP		0 1	8 0			2

●注意事項

低消費電力状態については、当該LSIのハードウェアマニュアルを参照してください。

2.2.58(1) STC(B)

STC(STore from Control register)	CCR転送
●オペレーション CCR→Rd	●コンディションコード I UI H U N Z V C □ □ □ □ □ □ □ □ □ □ □ □ H: 実行前の値が保持されます。 N: 実行前の値が保持されます。
●アセンブラフォーマット STC.B CCR, Rd	Z: 実行前の値が保持されます。 V: 実行前の値が保持されます。 C: 実行前の値が保持されます。
●オペランドサイズ バイト	
●説明 CCRの内容を8ビットレジスタRdに転送し	ます。
●使用可能な汎用レジスタ Rd:R0L~R7L、R0H~R7H	
●オペランド形式と実行ステート数	
アドレッシング ニーモ オペランド	インストラクションフォーマット 第2バイト 第3バイト 第4バイト 数
モード ニック 形式 第1バイト	
レジスタ直接 STC.B CCR,Rd 0 2	0 rd 2
●注意事項	

2.2.58(2) STC(W)

2.2.30(2) 310(VV)	
STC(STore from Control register)	CCR転送
●オペレーション	●コンディションコード
CCR→EAd	I UI H U N Z V C
27.0	
	H: 実行前の値が保持されます。
▲ フトンゴニフ	N: 実行前の値が保持されます。
●アセンブラフォーマット OTO W OOR FAI	Z: 実行前の値が保持されます。
STC.W CCR, EAd	V: 実行前の値が保持されます。 C: 実行前の値が保持されます。
	0. 美川前の個が休存されます。
●オペランドサイズ	
ワード	
●説明	1
	ションに転送します。CCRはバイトサイズですが転
送はワードサイズで行われ、偶数アドレスにC	
とはノードライスで11424に 国数ノドレスに	このパックドリーはいではなり。
●使用可能な汎用レジスタ	
ERd: ER0~ER7	

2.2.58(2) STC(W)

<th rowspan="1" s<="" style="1" th=""><th></th><th></th><th></th><th></th><th></th><th></th><th></th><th></th><th></th><th></th><th></th><th></th><th></th><th></th><th></th></th>	<th></th>															
ニック 形式 インストラグションフォーマット STC.W CCR.@ERd 0 1 4 0 6 9 1 erd 0 6 B / erd 0 disp STC.W CCR.@(3.46.ERd) 0 1 4 0 6 F / erd 0 disp STC.W CCR.@(3.46.ERd) 0 1 4 0 6 B A 0 0 0 STC.W CCR.@aa:16 0 1 4 0 6 B A 0 0 0 STC.W CCR.@aa:16 0 1 4 0 6 B 8 0 abs	イベレンド表	たま行ステ	1	数												
TC.W CCR.@erd 0 1 4 0 6 9 1 erd 0 6 B 8 0 erd 0 style 35/バイト 第5バイト 3TC.W CCR.@tifeErd 0 1 4 0 6 F 1 erd 0 6 B 8 0 abs										5,	ストラク	ン=ン	١٠ ٢		天	
STC.W CCR.@ERd 0 1 4 0 6 9 1 erd 0 disp STC.W CCR.@(d:d.ERd) 0 1 4 0 6 F 1 erd 0 6 B A 0 0 0 STC.W CCR.@ear.16 0 1 4 0 6 B 8 0 abs				バイ	-	12/17 F		7	第4/	デ イト	第5バイ	ト 第6バイ	ト 第7バイ		ステート数数	
STC.W CCR@(d:16.ERd) 0 1 4 0 6 F 1 erd 0 disp STC.W CCR.@(d:24.ERd) 0 1 4 0 7 8 0 erd 0 6 B A 0 0 0 STC.W CCR.@aa:16 0 1 4 0 6 B 8 0 abs	レジスタ間接 ST	C.W CCR,@ERc					9		1 erd						9	
STC.W CCR.@424ERd	ディスプレー ST	C.W CCR,@(d:16,El					9		1 erd	<u> </u>		disp			80	
0 1 4 0 6 D lerd 0 0 1 4 0 6 B 8 0	イメント行 レジスタ間接 ST	C.W CCR,@(d:24,El		ļ		ļ	7) erd			4	0	dsib	12	
0 1 4 0 6 B 8 0	ポストイン クリメント アジスを間様	C.W CCR,@-ER		·			9		1 erd	0	.				80	
	S C S	C.W CCR,@aa:					9	В	ω	0		abs			8	
STC.W CCR,@aa:24 0 1 4 0 6 B A 0 0 0 abs		C.W CCR,@aa:2					9	В	∢	0)	abs		10	

2.2.59(1) SUB(B)

2進減算 SUB(SUBtract binary) ●オペレーション ●コンディションコード $Rd-Rs\rightarrow Rd$ I UIH U N Z V C -|-|:|-|:|: H: ビット3にボローが発生したとき1にセッ トされ、それ以外のときは0にクリアさ ●アセンブラフォーマット れます。 N: 実行結果が負のとき1にセットされ、そ SUB.B Rs, Rd れ以外のときは0にクリアされます。 Z: 実行結果が0(ゼロ)のとき1にセット され、それ以外のときは0にクリアさ れます。 V: オーバフローが発生したとき1にセット ●オペランドサイズ され、それ以外のときは0にクリアされ バイト C: ビット7にボローが発生したとき1にセッ トされ、それ以外のときは0にクリアさ れます。

●説明

8ビットレジスタRdの内容(デスティネーションオペランド)から8ビットレジスタRsの内容(ソースオペランド)を減算し、結果を8ビットレジスタRdに格納します。

●使用可能な汎用レジスタ

Rd : $R0L\sim R7L$, $R0H\sim R7H$ Rs : $R0L\sim R7L$, $R0H\sim R7H$

●オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド			インスト	ラクショ	ョンフォーマット		実行し
モード	ニック	形式	第1バ	イト	第2/	バイト	第3バイト	第4バイト	 数
レジスタ直接	SUB.B	Rs,Rd	1	8	rs	rd			2

●注意事項

本命令は汎用レジスタ間の減算のみ可能です。汎用レジスタの内容とイミディエイトデータの減算はSUBX.B命令を使用することにより実現できます。この場合、「SUBX.B #xx:8, Rd」を実行する前に、Zフラグを1にセットし、Cフラグを0にクリアしてください。また、イミディエイトデータ#IMM≠0の場合、次のプログラム例も使用できます。

(1) ORC #H'05, CCR (2) ADD #(0-IMM),Rd SUBX #(IMM-1),Rd XORC #H'01,CCR

2.2.59(2) SUB(W)

2進減算 SUB(SUBtract binary) ●オペレーション ●コンディションコード Rd-(EAs)→Rd I UIH U N Z V C H: ビット11にボローが発生したとき1にセッ トされ、それ以外のときは0にクリアさ ●アセンブラフォーマット れます。 N: 実行結果が負のとき1にセットされ、そ SUB.W <EAs>, Rd れ以外のときは0にクリアされます。 Z: 実行結果が0(ゼロ)のとき1にセット され、それ以外のときは0にクリアさ れます。 V: オーバフローが発生したとき1にセット ●オペランドサイズ され、それ以外のときは0にクリアされ ワード C: ビット15にボローが発生したとき1にセッ トされ、それ以外のときは0にクリアさ れます。

●説明

16ビットレジスタRdの内容(デスティネーションオペランド)からソースオペランドを減算し、結果を16ビットレジスタRdに格納します。

●使用可能な汎用レジスタ

Rd : R0 \sim R7, E0 \sim E7 Rs : R0 \sim R7, E0 \sim E7

●オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド			インスト	·ラクショ	ョンフォーマット		実行
モード	ニック	形式	第1/	バイト	第2/	ベイト	第3バイト	第4バイト	数
イミディエイト	SUB.W	#xx:16,Rd	7	9	3	rd	IIV	IM	4
レジスタ直接	SUB.W	Rs,Rd	1	9	rs	rd			2

2.2.59(3) SUB(L)

2進減算 SUB(SUBtract binary) ●オペレーション ●コンディションコード ERd-(EAs)→ERd I UIH U N Z V C H: ビット27にボローが発生したとき1にセッ トされ、それ以外のときは0にクリアさ ●アセンブラフォーマット れます。 N: 実行結果が負のとき1にセットされ、そ SUB.L <EAs>, ERd れ以外のときは0にクリアされます。 Z: 実行結果が0(ゼロ)のとき1にセット され、それ以外のときは0にクリアさ れます。 V: オーバフローが発生したとき1にセット ●オペランドサイズ され、それ以外のときは0にクリアされ ロングワード C: ビット31にボローが発生したとき1にセッ トされ、それ以外のときは0にクリアさ れます。

●説明

32ビットレジスタERdの内容(デスティネーションオペランド)からソースオペランドを減算し、結果を32ビットレジスタERdに格納します。

●使用可能な汎用レジスタ

ERd: ER0~ER7 ERs: ER0~ER7

●オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド			インス	トラクショ	ョンフォーマット		実行
モード	ニック	形式	第1/	バイト	第	2バイト	第3バイト	第4バイト	数
イミディエイト	SUB.L	#xx:32,ERd	7	Α	3	0 erd	IIV	1M	6
レジスタ直接	SUB.L	ERs,ERd	1	Α	1 ers	o erd			2

2.2.60 SUBS

SUBS(SUBtract with Sign extention)

アドレスデータ2進減算

●オペレーション

ERd-1→ERd

ERd-2→ERd

ERd-4→ERd

●アセンブラフォーマット

SUBS #1, ERd

SUBS #2, ERd

SUBS #4, ERd

●オペランドサイズ ロングワード

●コンディションコード

I UI H U N Z V C

H: 実行前の値が保持されます。

N: 実行前の値が保持されます。 Z: 実行前の値が保持されます。

V: 実行前の値が保持されます。

C: 実行前の値が保持されます。

●説明

32ビットレジスタERdの内容(デスティネーションオペランド)から1、2または4を減算します。 SUB命令とは異なり、コンディションコードは実行前の値を保持します。

●使用可能な汎用レジスタ

ERd: ER0~ER7

●オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド			インス	トラクショ	ンフォーマット		実行し
モード	ニック	形式	第1/	バイト	第2	バイト	第3バイト	第4バイト	数数
レジスタ直接	SUBS	#1,ERd	1	В	0	0 erd			2
レジスタ直接	SUBS	#2,ERd	1	В	8	0 erd			2
レジスタ直接	SUBS	#4,ERd	1	В	9	0 erd			2

2.2.61 **SUBX**

SUBX(SUBtract with eXtend carry)

キャリ付減算

●オペレーション $Rd-(EAs)-C\rightarrow Rd$

●コンディションコード I UIH U N Z V C

●アセンブラフォーマット

H: ビット3にボローが発生したとき1にセッ トされ、それ以外のときは0にクリアさ れます。

SUBX <EAs>, Rd

N: 実行結果が負のとき1にセットされ、そ れ以外のときは0にクリアされます。

Z: 実行結果が0(ゼロ)のとき実行前の値 が保持され、それ以外のときは0にクリ アされます。

V: オーバフローが発生したとき1にセット され、それ以外のときは0にクリアされ

C: ビット7にボローが発生したとき1にセッ トされ、それ以外のときは0にクリアさ れます。

●オペランドサイズ バイト

●説明

8ビットレジスタRdの内容(デスティネーションオペランド)からソースオペランドとキャリ フラグの値を減算し、結果を8ビットレジスタRdに格納します。

●使用可能な汎用レジスタ

Rd: R0L~R7L, R0H~R7H

●オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド			インストラクショ	ョンフォーマット		実行し
モード	ニック	形式	第1/	バイト	第2バイト	第3バイト	第4バイト	数
イミディエイト	SUBX	#xx:8,Rd	В	rd	IMM			2
レジスタ直接	SUBX	Rs,Rd	1	Е	rs rd			2

2.2.62 TRAPA

TRAPA(TRAPA Always)

無条件トラップ

●オペレーション

PC→@-SP CCR→@-SP <ベクタ>→PC ●コンディションコード

I UI H U N Z V C

●アセンブラフォーマット

TRAPA #x:2

Ⅰ: 常に1にセットされます。

UI: 注意事項を参照してください。

H: 実行前の値が保持されます。 N: 演算前の値が保持されます。

Z: 演算前の値が保持されます。

V: 演算前の値が保持されます。

C: 演算前の値が保持されます。

●オペランドサイズ

●説明

プログラムカウンタ(PC)とコンディションコードレジスタ(CCR)をスタックに退避し、Iビットを1にセットします。次に指定した番号に対応するベクタアドレスの内容によって示されるアドレスへ分岐します。

退避するPCの値は本命令の直後の命令の先頭アドレスになります。

ш	ベクタア	ドレス
# x	ノーマルモード	アドバンストモード
0	H'0010~H'0011	H'000020~H'000023
1	H'0012~H'0013	H'000024~H'000027
2	H'0014~H'0015	H'000028~H'00002B
3	H'0016~H'0017	H'00002C~H'00002F

●オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド		インストラクショ	ョンフォーマット		実行
モード	ニック	形式	第1バイト	第2バイト	第3バイト	第4バイト	数
レジスタ直接	TRAPA	#x:2	5 7	00 IMM 0			14

●注意事項

*割り込みマスクビットとして使用しているとき1にセットされます。ユーザビットとして使用しているとき実行前の値が保持されます。詳細は、LSIのハードウェアマニュアルを参照してください。

ノーマルモードとアドバンストモードではスタックおよびベクタの構造が異なりますので注意 してください。

2.2.63(1) XOR(B)

XOR(eXclusive OR logical)

排他的論理和

●オペレーション

 $Rd \oplus (EAs) \rightarrow Rd$

●コンディションコード

I UI H U N Z V C

______ ●アセンブラフォーマット

XOR.B <EAs>, Rd

H: 実行前の値が保持されます。

N: 実行結果が負のとき1にセットされ、それ以外のときは0にクリアされます。

Z: 実行結果が0(ゼロ)のとき1にセット され、それ以外のときは0にクリアされ

ます。

V: 常に0にクリアされます。

C: 実行前の値が保持されます。

●オペランドサイズ バイト

●説明

8ビットレジスタRdの内容(デスティネーションオペランド)と、ソースオペランドの排他的 論理和をとり、結果を8ビットレジスタRdに格納します。

●使用可能な汎用レジスタ

Rd : R0L~R7L, R0H~R7H Rs : R0L~R7L, R0H~R7H

●オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド			インスト	·ラクショ	ョンフォーマット		実行
モード	ニック	形式	第1/	バイト	第2/	バイト	第3バイト	第4バイト	数
イミディエイト	XOR.B	#xx:8,Rd	D	rd	IM	М			2
レジスタ直接	XOR.B	Rs,Rd	1	5	rs	rd			2

2.2.63(2) XOR(W)

XOR(eXclusive OR logical)

排他的論理和

●オペレーション

Rd ⊕ (EAs) →Rd

●コンディションコード

I UI H U N Z V C

●アセンブラフォーマット

XOR.W <EAs>, Rd

H: 実行前の値が保持されます。

N: 実行結果が負のとき1にセットされ、それ以外のときは0にクリアされます。

Z: 実行結果が0(ゼロ)のとき1にセット され、それ以外のときは0にクリアされ

ます。 /・ 営に0にカリア

V: 常に0にクリアされます。 C: 実行前の値が保持されます。

●オペランドサイズ

ワード

●説明

16ビットレジスタRdの内容(デスティネーションオペランド)と、ソースオペランドの排他的 論理和をとり、結果を16ビットレジスタRdに格納します。

●使用可能な汎用レジスタ

Rd : R0~R7, E0~E7 Rs : R0~R7, E0~E7

●オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド			インスト	・ラクショ	ョンフォーマット		実行
モード	ニック	形式	第1/	バイト	第2/	ベイト	第3バイト	第4バイト	数数
イミディエイト	XOR.W	#xx:16,Rd	7	9	5	rd	IM	IM	4
レジスタ直接	XOR.W	Rs,Rd	6	5	rs	rd			2

2.2.63(3) XOR(L)

XOR(eXclusive OR logical)

排他的論理和

●オペレーション

ERd ⊕ (EAs) →ERd

●コンディションコード

I UI H U N Z V C

●アセンブラフォーマット XOR.L <EAs>, ERd H: 実行前の値が保持されます。

N: 実行結果が負のとき1にセットされ、それ以外のときは0にクリアされます。

Z: 実行結果が0(ゼロ)のとき1にセット され、それ以外のときは0にクリアされ

ます。 '・ 党に0にカリア

V: 常に0にクリアされます。 C: 実行前の値が保持されます。

●オペランドサイズ ロングワード

●説明

32ビットレジスタERdの内容(デスティネーションオペランド)と、ソースオペランドの排他的論理和をとり、結果を32ビットレジスタERdに格納します。

●使用可能な汎用レジスタ

ERd : ER0~ER7 ERs : ER0~ER7

●オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド				インス	ストラク	ショ	ョンフォー	マット		実行
モード	ニック	形式	第1/	バイト	第2/	バイト	第3バイ	۲,	第4バイト	第5バイト	第6バイト	数
イミディエイト	XOR.L	#xx:32,ERd	7	Α	5	0 erd			IN	1M		6
レジスタ直接	XOR.L	ERs,ERd	0	1	F	0	6	5	0 ers 0 erd			4

2.2.64 XORC

CCRとの排他的論理和 XORC(eXclusive OR Control register) ●オペレーション ●コンディションコード CCR ⊕#IMM→CCR I UIH U N Z V C [‡ | ‡ | ‡ | ‡ | ‡ | ‡ | ‡ | ‡ I : 実行結果の対応するビットの値が格納さ れます。 UI: 実行結果の対応するビットの値が格納さ ●アセンブラフォーマット れます。 XOR.C #xx:8, CCR H: 実行結果の対応するビットの値が格納さ れます。 U: 実行結果の対応するビットの値が格納さ れます。 N: 実行結果の対応するビットの値が格納さ れます。 ●オペランドサイズ Z: 実行結果の対応するビットの値が格納さ バイト れます。 V: 実行結果の対応するビットの値が格納さ れます。 C: 実行結果の対応するビットの値が格納さ れます。

●説明

CCRの内容とイミディエイトデータとの排他的論理和をとり、結果をCCRに格納します。 本命令の実行終了時点では、NMIを含めてすべての割り込みは受け付けられません。

●オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド			インストラクショ	ョンフォーマット		実行
モード	ニック	形式	第1/	バイト	第2バイト	第3バイト	第4バイト	数
イミディエイト	XORC	#xx:8,CCR	0	5	IMM			2

2.3 命令セット一覧

2.3.1 命令とアドレッシングモードの組合せ

表 2.1 命令セットの概要

機							ドレッシングモ ドレッシングモ							
能	命令	# xx	Rn	@ERn	@(d:16,ERn)	@(d:24,ERn)	@ERn+/@-ERn	@aa:8	@aa:16	@aa:24	@(d:8,PC)	@(d:16,PC)	@ @ aa:8	-
デー	MOV	BWL	BWL	BWL	BWL	BWL	BWL	В	BWL	BWL	_	_	_	_
夕	POP、PUSH	_	_	-	_	-	-	-	-	-	_	_	_	WL
夕転送命令	MOVFPE、	_	-	_	_	_	-	1	В	1	-	-	_	_
令	MOVTPE													
	ADD、CMP	BWL	BWL	_	_	_	-	_	_	_	_	_	_	_
	SUB	WL	BWL	_	-	-	_	_	_	_	_	-	_	_
	ADDX, SUBX	В	В	_	_	_	_	_	-	_	_	_	_	_
	ADDS, SUBS	_	L	_	_	_	_	_	_	_	_	_	_	_
算術	INC, DEC	_	BWL	-	_	_	-	-	ı	ı	-	-	_	_
演	DAA、DAS	_	В	_	-	_	-	_	-	-	-	_	_	_
算	MULXU,	_	BW	_	_	_	-	_	_	-	_	_	_	_
命	MULXS.													
令	DIVXU,													
	DIVXS													
	NEG	_	BWL	_	_	_	-	_	_	_	_	_	_	_
	EXTU, EXTS	_	WL	_	-	-	-	_	-	-	_	_	_	_
論理	AND, OR,	BWL	BWL	_	-	-	-	_	-	_	_	-	_	_
論理演算命令	XOR													
命令	NOT	_	BWL	-	-	-	-	_	_	-	-	-	-	_
_	· 'ト命令	_	BWL	_	_	-	_	-	-	_	_	-	_	_
	ト操作命令	_	В	В	_	_	-	В	_	_	_	_	_	_
分	Bcc、BSR	_	_	_	-	-	-	_	-	_	0	0	_	_
岐命	JMP、JSR	_	_	0	_	-	-	_	-	0	_	_	0	_
令	RTS	_	_	-	-	_	-	_	-	_	-	_	_	0
シ	TRAPA、RTE	_	_	_	-	_	-	_	-	_	_	_	_	0
Ź	SLEEP	_	_	_	-	_	-	_	-	_	_	-	_	0
テ	LDC	В	В	w	W	W	W	_	W	W	-	-	_	_
ム	STC	_	В	w	W	W	W	_	W	W	_	_	_	_
御命	ANDC、ORC、 XORC	В	-	-	-	_	-	-	-	-	_	-	-	-
令	NOP	_	_	_	_	_	_	_	_	_	_	_	_	0
ー	ロック転送命令	_	_	_	_	_	-	_	_	_	_	_	_	BW
			1		1	1	1			1		1		

《記号説明》

B:バイト

W:ワード

L:ロングワード

2.3.2 命令セット一覧

1-71 175 1/27 1 実行环一数業 9 9 4 9 9 9 9 4 9 9 コンディションコード ပ > 0 Z z Ι I @ERs→Rd16, ERs32+2→@ERd32 @ERs→Rd8, ERs32+1→ERs32 ERd32-1→ERd32, Rs8→@ERd イパフーション @(d:24, ERs)→Rd16 @(d:16, ERs)→Rd16 @(d:16, ERs)→Rd8 @(d:24, ERs)→Rd8 Rs8→@(d:16, ERd) Rs8→@(d:24, ERd) @aa:24→Rd16 @aa:16→Rd16 @aa:24→Rd8 Rs8→@aa:16 #xx:16→Rd16 @ERs→Rd16 @aa:16→Rd8 Rs8→@aa:24 Rs16→Rd16 Rs8→@ERd @aa:8→Rd8 Rs8→@aa:8 @ERs→Rd8 #xx:8→Rd8 Rs8→Rd8 @(d, PC) @@aa アドレッシングモード/命令長(バイト) @ aa 7 4 9 4 9 4 9 0 @-ERn/@ERn+ @(d, ERn) 4 ω 4 ω 4 ω @ ERn 2 0 몺 7 7 XX# サイズ ≥ ≥ MOV.W @(d:24, ERs), Rd W ≥ ≥ ≥ <u>а</u> а В MOV.W @(d:16, ERs), Rd W ш MOV.B @(d:16, ERs), Rd MOV.B @(d:24, ERs), Rd MOV.B Rs, @(d:16, ERd) MOV.B Rs, @(d:24, ERd) MOV.W @aa:24, Rd MOV.W @ERs+, Rd MOV.W @aa:16, Rd MOV.B @ERs+, Rd MOV.B @aa:16, Rd MOV.B @aa:24, Rd MOV.B Rs, @-ERd MOV.B Rs, @aa:16 MOV.B Rs, @aa:24 MOV.W #xx:16, Rd MOV.W @ERs, Rd MOV.B @aa:8, Rd MOV.B Rs, @ERd MOV.B Rs, @aa:8 MOV.B @ERs, Rd MOV.B #xx:8, Rd MOV.W Rs, Rd MOV.B Rs, Rd ニーモニック MOV

表2.2 命令セット一覧

		⊅ ⁄			기가	ノッシング	アドレッシングモード/命令長(バイト)	<u>ک</u>	7			ハージーング卡	コンディションコード	ツ ш ソ	Ĺ		実行ステート数*1
		20	XX#	Rn	@ERn	@(d, ERn)	@-ERn/@ERn+	@aa	@(d, PC)	@@aa	I	/E /	<u>-</u> н	N Z	>	C /-	<i>J−</i> ₹/ 7
MOV	MOV.W Rs, @ERd	≥			2							Rs16→@ERd	1	↔	0		4
	MOV.W Rs, @(d:16, ERd) W	>				4						Rs16→@(d:16, ERd)	 	↔	0	_	9
	MOV.W Rs, @(d:24, ERd)	8				8						Rs16→@(d:24, ERd)	 	↔	0	_	10
	MOV.W Rs, @-ERd	≥					2					ERd32-2→ERd32, Rs16→@ERd	1	↔	0		9
	MOV.W Rs, @aa:16	>						4				Rs16→@aa:16	1	↔	0	_	9
	MOV.W Rs, @aa:24	≥						9				Rs16→@aa:24	1	↔	0		8
	MOV.L #xx:32, Rd	_	9									#xx:32→Rd32	1	↔	0	_	9
	MOV.L ERS, ERd			2								ERs32→ERd32	<u> </u>	+	0	_	2
	MOV.L @ERs, ERd	_			4							@ERs→ERd32	 	+	0	_	8
	MOV.L @(d:16, ERs), ERd	_				9						@(d:16, ERs)→ERd32	 	↔	0	_	10
	MOV.L @(d:24, ERs), ERd	_				10						@(d:24, ERs)→ERd32	 	↔	0		14
	MOV.L @ERs+, ERd	7					4					@ERs→ERd32, ERs32+4→ERs32		+	0	_	10
	MOV.L @aa:16, ERd	_						9				@aa:16→ERd32		+	0	_	10
	MOV.L @aa:24, ERd	_						8				@aa:24→ERd32	<u> </u>	+	0	_	12
	MOV.L ERS, @ERd				4							ERs32→@ERd	<u> </u>	+	0	_	8
	MOV.L ERS, @(d:16, ERd)	_				9						ERs32→@(d:16, ERd)		↔	0	_	10
	MOV.L ERS, @(d:24, ERd)	_				10						ERs32→@(d:24, ERd)		+	0	_	14
	MOV.L ERS, @-ERd	_					4					ERd32-4→ERd32, ERs32→@ERd	 	↔	0		10
	MOV.L ERs, @aa:16	_						9				ERs32→@aa:16	 -	+	0	_	10
	MOV.L ERs, @aa:24	٦						8				ERs32→@aa:24	<u> </u>	+	0	_	12
POP	POP.W Rn	≷									7	@SP→Rn16, SP+2→SP	 	↔	0	_	6
	POP.L ERn	_									4	@SP→ERn32, SP+4→SP	1	↔	0	_	10
PUSH	PUSH.W Rn	≥									7	SP-2→SP, Rn16→@SP	1	↔	0		9
	PUSH.L ERn	٦									4	SP-4→SP, ERn32→@SP	<u> </u>	+	0		10
MOVFPE	MOVFPE MOVFPE @aa:16, Rd	В						4				@aa:16→Rd(E同盟)	 	↔	0	_	(6)
MOVTPE	MOVTPE MOVTPE Rs, @aa:16	В						4				Rs→@aa:16(E同盟)	1	↔	0		(9)

		⊅ ⁄			~	デ フ ジ	シング	アドレッシングモード/命令長 (バイト)	後()	ベイト			\n\\\-\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\	П	コンディションコード	ν ш	у 	<u>بر</u>	実行ステート数**
		·Κ	xx#	Rn	@ERn		@(d, ERn)	@-ERn/@ERn+	- @аа	@(d, PC)	С) @@аа		\\ \\ \\ \\ \\ \\ \\ \\ \\ \\ \\ \\ \\	_	I	Z N	>	ပ	<i>J−</i> ₹/ / / / / / / / /
ADD	ADD.B #xx:8, Rd	В	2										Rd8+#xx:8→Rd8	ı	→	+	**	*	2
	ADD.B Rs, Rd	В		7									Rd8+Rs8→Rd8	I	→	↔		↔	2
	ADD.W #xx:16, Rd	≥	4										Rd16+#xx:16→Rd16	Ĭ	Ξ		**	+ +	4
	ADD.W Rs, Rd	≥		7									Rd16+Rs16→Rd16	Ĭ	(F)	↔	**	↔	2
	ADD.L #xx:32, ERd	٦	9										ERd32+#xx:32→ERd32) —	(2)		+ +	+	9
	ADD.L ERS, ERd	_		2									ERd32+ERs32→ERd32) —	(2)	+	+	+	2
ADDX	ADDX.B #xx:8, Rd	В	2										Rd8+#xx:8+C→Rd8	I	↔	(8)	↔	↔	2
	ADDX.B Rs, Rd	В		2									Rd8+Rs8+C→Rd8	ı	↔	(8)	++	+ +	2
ADDS	ADDS.L #1, ERd	_		2									ERd32+1→ERd32	Ī	<u> </u>	<u> </u>	1	Ι	2
	ADDS.L #2, ERd	_		7									ERd32+2→ERd32	İ	1	1	1	Ι	2
	ADDS.L #4, ERd	_		7									ERd32+4→ERd32	İ	<u> </u>	1	1	Ι	2
INC	INC.B Rd	В		2									Rd8+1→Rd8	Ī	 	*	*	Ι	2
	INC.W #1, Rd	8		2									Rd16+1→Rd16	Ī	-	+	*	Ι	2
	INC.W #2, Rd	≯		2									Rd16+2→Rd16	1	-	+	*	Ι	2
	INC.L #1, ERd	٦		2									ERd32+1→ERd32	I	-	↔	**	Ι	2
	INC.L #2, ERd	_		2									ERd32+2→ERd32	Ì	-	↔	+ +	Ι	2
DAA	DAA Rd	В		2									Rd8 10進補正→Rd8	Ι	*	↔	*	Ι	2
SUB	SUB.B Rs, Rd	В		2									Rd8-Rs8→Rd8	Ι	+	+	+	++	2
	SUB.W #xx:16, Rd	≥	4										Rd16-#xx:16→Rd16	Ĭ	Ξ	↔	+ +		4
	SUB.W Rs, Rd	8		2									Rd16-Rs16→Rd16		(1)	↔	*	*	2
	SUB.L #xx:32, ERd	_	9										ERd32-#xx:32→ERd32	Ĭ	(2)	↔	+	+	9
	SUB.L ERS, ERd	_		2									ERd32-ERs32→ERd32	<u> </u>	(2)	+ +		++	2
SUBX	SUBX #xx:8,Rd	В	7										Rd8-#xx:8-C→Rd8	Ι	↔	(E)	↔	↔	2
	SUBX Rs, Rd	В		2		_							Rd8-Rs8-C→Rd8	1	↔	(3)	↔	++	2

	H H T T T T T T T T	⊅ ⁄			곳 기	ノシシング	アドレッシングモード/命令長(バイト)	3	()		\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\	コンディションコード			実行ステート数*1
		Ϋ́-	××#	R	@ERn	@(d, ERn)	@-ERn/@ERn+	@aa (@ (d, PC)	@ @ aa	/	z I	7 Z	-/)	<i>J-</i> マル アドパンスト
SUBS	SUBS #1, ERd	_		2							ERd32-1→ERd32		1	-	2
	SUBS #2, ERd	_		7							ERd32-2→ERd32		 	1	2
	SUBS #4, ERd	7		2							ERd32-4→ERd32	 	1	I	2
DEC	DEC.B Rd	В		2							Rd8-1→Rd8	<u>+</u>	+	Ι	2
	DEC.W #1, Rd	>		7							Rd16-1→Rd16	→	↔	I	2
	DEC.W #2, Rd	>		2							Rd16-2→Rd16	→	↔	ı	2
	DEC.L #1, ERd	_		2							ERd32-1→ERd32	→	↔	I	2
	DEC.L #2, ERd	_		7							ERd32-2→ERd32	++ 	↔	ı	2
DAS	DAS Rd	В		7							Rd8 10進補正→Rd8	*	*	ı	2
MULXU	MULXU.B Rs, Rd	В		2							Rd8×Rs8→Rd16 (符号なし乗算)	 	1	1	14
	MULXU.W Rs, ERd	M		2							Rd16×Rs16→ERd32 (符号なし乗算)	 	 	1	22
MULXS	MULXS.B Rs, Rd	В		4							Rd8×Rs8→Rd16 (符号付乗算)	↔ 	 ↔	1	16
	MULXS. W Rs, ERd	≥		4							Rd16×Rs16→ERd32 (符号付乗算)	+ - - -	 ↔	1	24
DIVXU	DIVXU.B Rs, Rd	В		7							Rd16÷Rs8→Rd16 (RdH:余り, RdL:商)	(9) — —	(7)	I	14
											(符号なし除算)				
	DIVXU.W Rs, ERd	>		7							ERd32÷Rs16→ERd32 (Ed:余り, Rd:商	(9) — — (1	(2)		22
											(符号なし除算)				
DIVXS	DIVXS.B Rs, Rd	В		4							Rd16÷Rs8→Rd16 (RdH:余り, RdL:商)	(8) — —	- (2) (8)	I	16
											(符号付除算)				
	DIVXS. W Rs, ERd	>		4							ERd32÷Rs16→ERd32 (Ed:余り, Rd:商)	(8) — — (18)	(7)	1	24
											(符号付除算)				
CMP	CMP.B #xx:8, Rd	В	2								Rd8-#xx:8	+	↔	+	2
	CMP.B Rs, Rd	В		2							Rd8-Rs8	†	+	+	2
	CMP.W #xx:16, Rd	>	4								Rd16-#xx:16	(1) 	++	↔	4
	CMP.W Rs, Rd	≷		7							Rd16-Rs16	— (1)	↔	+ +	7
	CMP.L #xx:32,ERd	٦	9								ERd32-#xx:32	(2)	+	↔	9
	CMP.L ERS,ERd	_		7							ERd32-ERs32	(2) +	↔	+→	2
NEG	NEG.B Rd	В		7							0-Rd8→Rd8	↔	↔		2
	NEG.W Rd	≽		7							0-Rd16→Rd16	↔ ⊢	↔	+	2
	NEG.L ERd		\Box	7				\neg			0-ERd32-ERd32	++	↔	++	2

	-+ +	サイ			アドレ	ッシング	アドレッシングモード/命令長 (バイト)	Š	<u>7</u>		ンロシーハル ト	コンディシ	ш У		コンディションコード 実行バー数 *1
	\ 	Ϋ́	××#	Rn	ERn .	@(d, ERn)	#xx Rn @ERn @(d, ERn) @-ERn/@ERn+ @aa @(d, PC) @@aa	@aa	@(d, PC)	@@aa —		Z I	Z	> >	H N Z V C J-311 715 1/2 1/2 1/2
EXTU	EXTU EXTU.W Rd	8		2							0→(<ビット15~8>of Rd16)	_ 0 ‡ 0	**	0	- 2
	EXTU.L ERd	_		2							0→(<ビット31~16>of ERd32)	0 -	+ +	0	- 2
EXTS	EXTS EXTS.W Rd	≥		7							(<ビット7>of Rd16) →(<ビット15~8>of Rd16)	++ 	**	0	2
	EXTS.L ERd	_		7							(<ビット15>of ERd32) →(<ビット31~16>of ERd32)	++ 	حـــ ا	0	2

(3) 論理演算命令

		1			ľ									L					
	+- ", A	7			<u></u>	エフシツソ	ノグモー	アドレッシングモード/命令長(バイト)	5	イン			ハーハーハット	レンコ	コンディションコード	M M	П		実行が小数 *1
		·Κ	XX#	Rn	@ERn	kn @(d, ERn)		@-ERn/@ERn+	@aa	@(d, PC)	(@@aa	Ι	\ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \	-	z	Z	>	C 1-4	J-7/ 71 1/27
AND	AND.B #xx:8,Rd	В	7										Rd8∧#xx:8→Rd8	1	++		0	ı	2
	AND.B Rs,Rd	В		7									Rd8∧Rs8→Rd8	1	++		0	 	2
	AND.W #xx:16,Rd	≥	4										Rd16 \/ #xx:16 → Rd16	1	++		0	1	4
	AND.W Rs,Rd	≥		7									Rd16∧Rs16 →Rd16	 	++		0	ı	2
	AND.L #xx:32,ERd	_	9										ERd32∧#xx:32→ERd32	I	++		0	1	9
	AND.L ERS,ERd	_		4									ERd32∧ERs32→ERd32	1	++		0	1	4
OR	OR.B #xx:8,Rd	В	2										Rd8V#xx:8→Rd8	1	++		0	I	2
	OR.B Rs,Rd	В		7									Rd8∨Rs8→Rd8	1	↔		0	ı	2
	OR.W #xx:16,Rd	≥	4										Rd16V#xx:16→Rd16	1	++		0	1	4
	OR.W Rs,Rd	≥		7									Rd16∨Rs16→Rd16	 	++		0	ı	2
	OR.L #xx:32,ERd	_	9										ERd32V#xx:32→ERd32	I	+		0	ı	9
	OR.L ERS, ERd	_		4									ERd32∨ERs32→ERd32	1	++		0	ı	4
XOR	XOR.B #xx:8,Rd	В	2										Rd8 ⊕ #xx:8→Rd8	1	++		0	1	2
	XOR.B Rs,Rd	В		7									Rd8 ⊕ Rs8→Rd8	1	++		0	ı	2
	XOR.W #xx:16,Rd	W	4										Rd16 ⊕ #xx:16→Rd16	1	++	+	0	ı	4
	XOR.W Rs,Rd	≥		7									Rd16 ⊕ Rs16→Rd16	I	++		0	ı	2
	XOR.L #xx:32,ERd	_	9										ERd32 ⊕ #xx:32→ERd32		++		0	ı	9
	XOR.L ERS, ERd	_		4									ERd32 ⊕ ERs32→ERd32	1	↔		0	1	4
NOT	NOT.B Rd	В		7									~Rd8→Rd8	1	++		0	1	2
	NOT.W Rd	>		7			H						~Rd16→Rd16	1	++		0	П	2
	NOT I FRA	_		^									~Rd32→Rd32	-	41	-	·	-	^

1-71 7F N'23h コンディションコード | 実行ステート数 *イ 7 7 N 0 0 2 0 7 0 0 7 0 N 7 N N 7 0 I H N Z V C 0 1 1 | I 1 1 1 1 I 1 1 1 I | 1 1 1 I 1 1 1 0 — LSB — LSB F LSB LSB LSB LSB + LSB **イペフーション** MSB + MSB MSB -MSB MSB MSB MSB-MSB ြပ ി @@aa @aa @(d, PC) アドレッシングモード/命令長(バイト) @-ERn/@ERn+ @(d, ERn) @ERn 2 2 0 0 7 0 0 0 0 0 0 0 0 0 0 0 0 0 0 7 サイズ _ ≥ _ B ≥ _ B ≥ _ B ≥ | _ | _ | ≥ ≥ ROTXR.L ERd ROTXL.L ERd ROTXR.W Rd ROTXL.W Rd ROTXR.B Rd ROTXL.B Rd ROTR.L ERd ニーモニック SHAR.L ERd SHAL.W Rd SHAL.L ERd SHAR.W Rd SHLL.L ERd SHLR.W Rd SHLR.L ERd ROTL.WRd ROTL.L ERd ROTR.B Rd ROTR.W Rd SHAR.B Rd SHLL.W Rd SHLR.B Rd ROTL.B Rd SHLL.B Rd SHAL.B Rd ROTXR ROTXL SHAR SHLR ROTR SHAL SHLL ROTL

(4) シフト命令

(5) ビット操作命令

	=-	サイ			고 기	・ッシング	アドレッシングモード/命令長 (バイト)	Ž K	7		ハーハット	ц	コンディションコード	ν ш	۲ ۲	1	実行ステート数 *¹
•		1	#xx	Rn	@ERn	@(d, ERn)	@-ERn/@ERn+	@aa	@(d, PC)	@ @aa —	\ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \	_	ı	N	>	ပ	/- ረ /
BST	BST #xx:3, Rd	В		7							~C→(#xx:3 of Rd8)	İ		1	1	Ι	2
	BST #xx:3, @ERd	Ф			4						C→(#xx:3 of @ERd24)	İ		1	1	1	80
	BST #xx:3, @aa:8	Ф						4			C→(#xx:3 of @aa:8)	İ		1	1	1	8
BIST	BIST #xx:3, Rd	В		2							~C→(#xx:3 of Rd8)	İ	1	1	1	I	2
	BIST #xx:3, @ERd	В			4						~C→(#xx:3 of @ERd24)	İ	1	1	1	ı	8
	BIST #xx:3, @aa:8	В						4			~C→(#xx:3 of @aa:8)	İ		1	1	ı	8
BAND	BAND #xx:3, Rd	В		2							C \ (#xx:3 of Rd8)→C	İ		1	1	*	2
	BAND #xx:3, @ERd	В			4						C∧(#xx:3 of @ERd24)→C	İ	1	1	1	**	9
	BAND #xx:3, @aa:8	В						4			C ∧ (#xx:3 of @aa:8)→C	İ	1		1	+	9
BIAND	BIAND #xx:3, Rd	В		2							C ∧ ~ (#xx:3 of Rd8)→C	İ	ı	1	1	+	2
	BIAND #xx:3, @ERd	В			4						C ∧ ~ (#xx:3 of @ERd24)→C	İ	<u> </u> 	1	1		9
	BIAND #xx:3, @aa:8	В						4			C ∧ ~ (#xx:3 of @aa:8)→C	İ			1	+ +	9
BOR	BOR #xx:3, Rd	В		2							CV(#xx:3 of Rd8)→C	İ	1	1	1	+	2
	BOR #xx:3, @ERd	В			4						CV(#xx:3 of @ERd24)→C	İ	1	1	1	+ +	9
	BOR #xx:3, @aa:8	В						4			CV(#xx:3 of @aa:8)→C	İ	1	1	1	**	9
BIOR	BIOR #xx:3, Rd	Ф		2							CV ~(#xx:3 of Rd8)→C	İ	1	1	1	+	2
	BIOR #xx:3, @ERd	ш			4						C V ~ (#xx:3 of @ERd24)→C	İ	<u> </u> 		1		9
	BIOR #xx:3, @aa:8	В						4			C V ~ (#xx:3 of @aa:8)→C	İ	_	1		+	9
BXOR	BXOR #xx:3, Rd	В		7							C⊕(#xx:3 of Rd8)→C	İ	 	<u> </u>		+ +	2
	BXOR #xx:3, @ERd	В			4						C⊕(#xx:3 of @ERd24)→C	Ī	_			++	9
	BXOR #xx:3, @aa:8	Ф						4			C⊕(#xx:3 of @aa:8)→C	İ	<u> </u>	 	1	+ +	9
BIXOR	BIXOR #xx:3, Rd	В		7							C⊕~(#xx:3 of Rd8)→C	İ	1	1	1	+	2
	BIXOR #xx:3, @ERd	В			4						C⊕~(#xx:3 of @ERd24)→C	İ	<u> </u>	_		+	9
	BIXOR #xx:3, @aa:8	В		\dashv				4			C⊕~(#xx:3 of @aa:8)→C	İ	1	1	1	**	9

コンディションコード 実行ステート数 *1 V C 1-71 7F 1/21 4 9 9 9 4 9 4 9 9 4 9 4 9 9 9 4 9 -Ī Ī Τ I Ι I Ι Ι Τ 1 1 Τ Ī 1 Τ -Ī N Z I 1 I 1 1 1 1 1 1 I 1 1 1 1 1 Ī I Ī 1 I Ī Ī 1 1 Τ 1 Ι 1 1 Τ 1 Τ 1 1 1 Τ Τ 1 分岐条件 CVZ=0 Always CVZ=1 Never 0<u>=</u>0 0=0 C=1 Z=0 V=0 V=1 N=1 Z=1 **ナ**パフーション if condition is true then PC←PC+d else next; @@aa @ERn | @(d, ERn) | @-ERn/@ERn+ | @aa | @(d, PC) アドレッシングモード/命令長(バイト) 0 4 0 4 0 씸 XX# サイズ T Τ ī Τ T Π П П 1 1 BCC d:16(BHS d:16) BCS d:16(BLO d:16) BRN d:16(BF d:16) BRA d:16(BT d:16) BCC d:8(BHS d:8) BCS d:8(BLO d:8) BRA d:8(BT d:8) BRN d:8(BF d:8) BNE d:16 BEQ d:16 BVS d:16 BVC d:16 BMI d:16 BLS d:16 BPL d:16 BHI d:16 BNE d:8 BVC d:8 BVS d:8 BPL d:8 BLS d:8 BEQ d:8 BMI d:8 BHI d:8 Всс

(6) 分岐命令

(7) システム制御命令

		ナイ			7	、アッツンク	アドレッシングモード/命令長 (バイト)	(三)	<u>ر</u> کر کر			、 、 、 、 、 、 、 、 、 、 、 、 、 、		7	ディン	m	Ĺ	光	コンディションコード 実行が十数 *1	**
		-κ̈	××#	Rn	@ERn	رd, ERn) (م	@-ERn/@ERn+	@aa	@(d, PC)	@ @ aa	Ι		分岐条件	_	I H N Z V C	7	>	C /	J-₹/ 7F 1/ 7XF	/ እ' አ
Bcc	BGE d:8	I							2			if condition is true	N⊕V=0	i	1	1	I	Ι	4	
	BGE d:16	I							4			then PC←PC+d		İ	1	1	Ī	I	9	
	BLT d:8	ı							2			else next;	N⊕V=1	i	1	1	I	I	4	
	BLT d:16	I							4					1	1	1	Ī	I	9	
	BGT d:8	I							2				0=(V⊕N)√Z		1	1	Ī	I	4	
	BGT d:16	I							4						1	1	I	1	9	
	BLE d:8	I							2				Z∨(N⊕V)=1 —			1	I	I	4	
	BLE d:16	1							4					ı	1	1	1	I	9	
JMP	JMP @ERn	1			2							PC←ERn			1	1	I	ı	4	
	JMP @aa:24	I						4				PC←aa:24		1	 	1	I	Ι	9	
	JMP @@aa:8	1								2		PC←@aa:8		İ	1	1	I	~	8	10
BSR	BSR d:8	I							2			PC→@-SP, PC←PC+d:8	g:p	İ	 	1	1		9	8
	BSR d:16	I							4			PC→@-SP, PC←PC+d:16	d:16	<u> </u>	 	1	Ī		8	10
	JSR @ERn	I			2							PC→@-SP, PC←ERn		İ	I	1	I	<u> </u>	9	8
JSR	JSR @aa:24							4				PC→@-SP, PC←aa:24	4	_		1	Ι	- -	8	10
	JSR @@aa:8	1								2		PC→@-SP, PC←@aa:8	1:8	i	1	1	Ī	- 	8	12
RTS	RTS	ı									7	PC←@SP+		Ī	1	I	Ι	- 	8	10

1-71 17 1/21 コンディションコード | 実行ステート数*1 16 9 7 7 9 ω 7 œ 8 10 7 9 8 12 8 ω 9 7 2 0 4 ပ ZNHI Ī Ī I PC→@-SP, CCR→@-SP,<^, 1/9>→PC @ERs→CCR, ERs32+2→ERs32 ERd32-2→ERd32, CCR→@ERd CCR←@SP+, PC←@SP+ **イペフーション** 低消費電力状態に遷移 @(d:16, ERs)→CCR @(d:24, ERs)→CCR CCR→@(d:16, ERd) CCR→@(d:24, ERd) CCR \ #xx:8→CCR CCRV#xx:8→CCR CCR⊕#xx:8→CCR @aa:16→CCR @aa:24→CCR CCR→@aa:16 CCR→@aa:24 CCR→@ERd @ ERs→CCR #xx:8→CCR CCR→Rd8 Rs8→CCR PC←PC+2 0 7 @@aa @ERn @(d, ERn) @-ERn/@ERn+ @aa @(d, PC) アドレッシングモード/命令長(バイト) 9 ω 9 ω 4 4 9 9 9 9 4 4 Rn 7 7 XX# N サイズ 3 3 ≥ m ≥ ш 1 1 В _ ≥ ≥ ≥ ≥ ≥ ≥ ≥ ≥ В Ш STC CCR, @(d:16, ERd) LDC @(d:16, ERs), CCR LDC @(d:24, ERs), CCR STC CCR, @(d:24, ERd) LDC @ERs+, CCR STC CCR, @aa:16 LDC @aa:16, CCR LDC @aa:24, CCR STC CCR, @-ERd STC CCR, @aa:24 STC CCR, @ERd ANDC #xx:8, CCR XORC #xx:8, CCR LDC @ERs, CCR ORC #xx:8, CCR LDC #xx:8, CCR LDC Rs, CCR STC CCR, Rd ニーモニック TRAPA #x:2 SLEEP RTE NOP TRAPA SLEEP XORC ANDC ORC RTE NOP LDC STC

(7) システム制御命令

(8) ブロック転送命令

	ニーモニック	ナイ			アドレ	ハッシング	アドレッシングモード/命令長 (バイト)	₹ (<u>`</u>	7			ベーンや 木	コンディションコード 実行ステート数 *1
]			#xx Rn	Rn	@ERn	@(d, ERn)	@-ERn/ERn+	@aa	@(d, PC)	@@aa		\ \ \ \ \ \ \	1 H N Z V C 1-31 71 71 11
EEPMOV EEPMOV.B	MOV.B	Ι									4	if R4L ≠0	
												Repeat @ER5→@ER6	
												R5+1→R5	
												R6+1→R6	
												R4L-1→R4L	
												Until R4L=0	
												else next;	
EEP	EEPMOV.W	1									4	if R4≠0	
												Repeat @ER5→@ER6	
												R5+1→R5	
												R6+1→R6	
												R4-1→R4	
												Until R4=0	
												else next;	

「2.6 命令実行ステート数」を参照してください。 *1 実行ステート数は、オペコードおよびオペランドが内蔵メモリに存在する場合です。それ以外の場合は、 世

- nはR4LまたはR4の設定値です。
- ビット11から桁上がりまたほビット11へ桁下がりが発生したとき1にセットされ、それ以外のとき0にクリアされます。
- ビット27から桁上がりまたはビット27へ桁下がりが発生したとき1にセットされ、それ以外のとき0にクリアされます。 (5)
- (3) 演算結果がゼロのとき、演算前の値を保持し、それ以外のとき0にクリアされます。
- (4) 補正結果に桁上がりが発生したとき、1にセットされ、それ以外のとき演算前の値を保持します。
- (5) Eクロック同期転送命令の実行ステート数は一定ではありません。
- (6) 除数が負のとき1にセットされ、それ以外のとき0にクリアされます。
- (7) 除数がゼロのとき1にセットされ、それ以外のとき0にクリアされます。
- (8) 商が負のとき1にセットされ、それ以外のとき0にクリアされます。

2.4 命令コード一覧

第10バイト 第9バイト 第8バイト 第7バイト インストラクションフォーマット 第6バイト 第5バイト 命令コード一覧 Σ Σ 0 erd 0 0 第4バイ 0 IMM O IMM ers 0 ₹ ₹ disb disb disp disp disp disb disp disp disp disp 第3バイト 9 9 9 表2.3 1 0 erd ers 0 erd 0 0 erd 8 0 erd 9 0 erd 0 erd 第2バイト rs rd g g g 0 0 IMM rd 0 0 Σ aps disb disp ₹ disp disp disp disp disp disp disp disp disp 0 erd S ည 9 4 S 9 0 Б П 5 ω 6 6 m m Б 9 6 9 ⋖ 9 9 ОШ 0 & 8 0 ∞ က ω ω 2 ∞ 9 8 ~ ω 8 ∞ ნ 0 1 7 4 4 0 0 0 0 6 0 ш / 9 0 2 2 4 2 2 4 2 4 2 2 2 2 **ω** ≥ ≥ _ _ ī ī ī 1 1 BCC d:16 (BHS d:16) BCS d:16 (BLO d:16) ニーモニック BAND #xx:3,@ERd BAND #xx:3,@aa:8 BRN d:16 (BF d:16) ADD.L #xx:32,ERd AND.W #xx:16,Rd AND.W Rs,Rd AND.L #xx:32,ERd BRA d:8 (BT d:8) BRA d:16 (BT d:16) BCC d:8 (BHS d:8) BCS d:8 (BLO d:8) ADD.W #xx:16,Rd ANDC #xx:8,CCR BRN d:8 (BF d:8) AND.L ERS,ERd ADD.L ERS,ERd AND.B #xx:8,Rd BAND #xx:3,Rd ADD.B #xx:8,Rd ADDX #xx:8,Rd ADD.W Rs,Rd ADDS #1,ERd ADDS #2,ERd ADDS #4,ERd ADD.B Rs,Rd AND.B Rs,Rd ADDX Rs, Rd BVS d:16 BPL d:8 BPL d:16 BEQ d:8 BEQ d:16 BHI d:16 BLS d:16 BNE d:16 BVC d:16 BLS d:8 BVC d:8 BNE d:8 BVS d:8 BHI d:8 ADDS ANDC 邻 ADDX ADD AND Всс

177

告	ニーモニック	⊅ /		ı		1		, 	インストラクションフォーマッ	コンフォーマット				
		·Κ	第1バイト	_	第2バイト	第3/	第3バイト	第4バイト	第5バイト	第6バイト	第7バイト	第8バイト	第9バイト	第10バイト
Bcc	BMI d:8	1	4	В	dsip									
(続き)	BMI d:16	1	2	8	B 0		disp	Q.						
	BGE d:8	1	4	၁	dsip									
	BGE d:16	Ι	2	8	C 0		disp	Q.						
	BLT d:8	_	4	D	dsip									
	BLT d:16	_	9	8	0		dsip	d						
	BGT d:8	_	4	Е	dsip									
	BGT d:16	_	9	8	О Э		dsip	d						
	BLE d:8	-	4	ш	dsip									
	BLE d:16	ı	2	®	0		disp	Q.						
BCLR	BCLR #xx:3,Rd	В		2 (0 IMM rd									
	BCLR #xx:3,@ERd	В		0	0 erd 0	7	2	0 MMI 0						
	BCLR #xx:3,@aa:8	В	2	ш	abs	7	2	O IMMI O						
	BCLR Rn,Rd	В	9	2	rn									
	BCLR Rn, @ERd	В			0 erd 0	9	2	rn 0						
	BCLR Rn,@aa:8	В	2	ш	aps	9	2							
BIAND	BIAND #xx:3,Rd	В	7	6 1	1 IMM rd									
	BIAND #xx:3,@ERd	В			0 erd 0	7	9							
	BIAND #xx:3,@aa:8	В		ш	abs	7	9	1 IMM 0						
BILD	BILD #xx:3,Rd	В	7	7 1	1 IMM rd									
	BILD #xx:3,@ERd	В	2	C 0	0 erd 0	7	7	1 IMM 0						
	BILD #xx:3,@aa:8	В	2	Е	abs	7	7	1 IMM 0						
BIOR	BIOR #xx:3,Rd	В		4	1 IMM rd									
	BIOR #xx:3,@ERd	В	2	0 0	0 erd 0	7	4	1 IMM 0						
	BIOR #xx:3,@aa:8	В		Ш	abs	7	4	1 IMM 0						
BIST	BIST #xx:3,Rd	В		7 1	1 IMM rd									
	BIST #xx:3,@ERd	В		0 0	0 erd 0	9	7	1 IMM 0						
	BIST #xx:3,@aa:8	В			.,	9	7	1 IMM 0						
BIXOR	BIXOR #xx:3,Rd	В												
	BIXOR #xx:3,@ERd	В	7	S	0 erd 0	7								
	BIXOR #xx:3,@aa:8	В			aps	7	2	1 IMM 0						
BLD	BLD #xx:3,Rd	В		~										
	BLD #xx:3,@ERd	В	2		0 erd 0	7								
	BLD #xx:3,@aa:8	В		ш	aps	7	7	0 IMMI 0						
BNOT	BNOT #xx:3,Rd	В	7	-										
	BNOT #xx:3,@ERd	ω		٥	0 erd 0	7	-	0 IMMI 0						
	BNOT #xx:3,@aa:8	В	2	ь	aps	2	1	0 IMMI 0						
	BNOT Rn,Rd	В	9	1	m rd									
	BNOT Rn, @ERd	В	7	٥	0 erd 0	9	-	0						
	BNOT Rn,@aa:8	В	7	ш	aps	9	-	rn 0						
BOR	BOR #xx:3,Rd	В												
	BOR #xx:3,@ERd	В			0 erd 0	7	4							
	BOR #xx:3,@aa:8	В	7	ш	aps	7	4	0 MMI 0						

告	ニーモニック	⊅ ⁄						` 	インストラクションフォーマッ	コンフォーマット				
		·Κ	光バイ	4	第2バイト	第3バイト	4	第4バイト	第5バイト	第6バイト	第7バイト	第8バイト	第9バイト	第10バイト
BSET	BSET #xx:3,Rd	В	7	0	0 IMM rd									
	BSET #xx:3,@ERd	В	7	D	0 erd 0	7	0	0 IMM 0						
	BSET #xx:3,@aa:8	В	7	ш	aps	7	0	0 IMM 0						
	BSET Rn,Rd	В	9	0	n rd									
	BSET Rn,@ERd	В	7		0 erd 0	9	0	0						
	BSET Rn,@aa:8	В	7	ш	abs	9	0							
BSR	BSR d:8	1	2	2	disp									
	BSR d:16	ı	2	ပ	0 0		disp	a						
BST	BST #xx:3,Rd	В	9	7	0 IMM rd									
	BST #xx:3,@ERd	В	7		0 erd 0	9	7	0 IMM 0						
	BST #xx:3,@aa:8	В	7	ш	abs	9	7	0 IMM 0						
BTST	BTST #xx:3,Rd	В	7	3	0 IMM rd									
	BTST #xx:3,@ERd	В	7	C	0 erd 0	7	3 (0 IMM 0						
	BTST #xx:3,@aa:8	В	7	Е	abs	7	3 (0 IMM 0						
	BTST Rn,Rd	М	9	က	<u>1</u> 2									
	BTST Rn,@ERd	В	7	C	0 erd 0	9	3	n 0						
	BTST Rn,@aa:8	В	7	Е	abs	9	3	rn 0						
BXOR	BXOR #xx:3,Rd	В	7	5	0 IMM rd									
	BXOR #xx:3,@ERd	В	7	ပ	0 erd 0	7	5 (0 IMM 0						
	BXOR #xx:3,@aa:8	В	7	ш	aps	7	2	0 IMM 0						
CMP	CMP.B #xx:8,Rd	М	∢	Б	MM.									
	CMP.B Rs,Rd	В	1	C	rs rd									
	CMP.W #xx:16,Rd	8	7	6	2 rd		IMM	M						
	CMP.W Rs,Rd	*	1	۵										
	CMP.L #xx:32,ERd	_	7	⋖	2 0 erd			IMM	Z					
	CMP.L ERS,ERd		1	Ь	1 ers 0 erd									
DAA	DAA Rd	В	0	Ь	0 rd									
DAS	DAS Rd	В	-	ш	0									
DEC	DEC.B Rd	В	-	⋖	0 11									
	DEC.W #1,Rd	≥	-	В										
	DEC.W #2,Rd	≥	-	В										
	DEC.L #1,ERd	_	-	В										
	DEC.L #2,ERd	۷	-	В	F 0 erd									
DIVXS	DIVXS.B Rs,Rd	В	0	1	D 0	2	-	rs rd						
	DIVXS.W Rs,ERd	X	0	1	D 0	5	3	rs 0 erd						
DIVXU	DIVXU.B Rs,Rd	В	2	1	rs ind									
	DIVXU.W Rs,ERd	>	2	3	rs 0 erd									
EEPMOV	EEPMOV.B	_	7	В	5 C	5	6	8 F						
	EEPMOV.W	_	7	В	D 4	5	6	8 F						
EXTS	EXTS.W Rd	≥	-	7	D D									
	EXTS.L ERd	_	-	7	F 0 erd									
EXTU	EXTU.W Rd	≥	-	7										
	EXTU.L ERd		-	7	7 0 erd									

-¼ œ
0 B 5 rd
0 B 7 0 erd
. 0 6
5 A
2 L
3 .
0 1 4 0
0 1 4 0
0 1 4 0
0 1 4 0
4
_
F rd IMM
0 C rs rd
8 0 ers
E 0 ers
8 0 ers
C O ers
rd
A 4
7
6 o o n o o
8 0 erd
1 erd
3 rs abs
Α
4
0
ē
9 0 ers
р С
0 0
8 0 ers
0 ers
n n
6 B 2 rd

告	ニーモニック	⊅ ⁄							インメ	₹トラクシ:	インストラクションフォーマット				
		Ķ	第1バイト		第2バイト		第3バイト	第4バイト	無	第5バイト	第6バイト	第7バイト	第8バイト	第9バイト	第10バイト
MOV	MOV.W Rs,@ERd	≥		-	erd	S.									
(続き)	MOV.W Rs,@(d:16,ERd)	≥	9 	1 erd	L	rs.		disp							
	MOV.W Rs, @ (d:24, ERd)	>	7 8	0 erd		0	6 B	A	0	0		dsip			
	MOV.W Rs,@-ERd	≥	О 9	-	erd	LS									
	MOV.W Rs,@aa:16	≥	9 9	ω.		LS.		abs							
	MOV.W Rs,@aa:24	*	6 i B	A			0 0			abs					
	MOV.L #xx:32,Rd	_	7 A		0	erd			MM						
	MOV.L ERS,ERd	_	 P		1 ers 0 erd	erd									
	MOV.L @ERS,ERd	_	0	0		0	6 9	0 ers 0 erd	77						
	MOV.L @(d:16,ERs),ERd	_	0	0		0		0 ers 0 erd	73	ġ	disp				
	MOV.L @(d:24,ERs),ERd	_	0	0		0		0 ers 0	9	В	2 0 erd	0 0		dsib	
	MOV.L @ERs+, ERd	٦	0	0		0	9 D	0 ers 0 erd	g						
·	MOV.L @aa:16 ,ERd	_	0	0		0	9 9	0 0 erd	-	a	abs				
	MOV.L @aa:24 ,ERd	٦	0	0		0	9 9	2 0 erd	0	0		abs			
	MOV.L ERS,@ERd	_	0 1	0		0	6 9	1 erd 0 ers	S						
	MOV.L ERS, @(d:16, ERd)	_	0	0		0	F	1 erd 0 ers	S	ö	disp				
	MOV.L ERs, @ (d:24, ERd)	_	0	0		0	7 8	1 erd 0	9	В	A 0 ers	0 0		dsip	
	MOV.L ERS, @-ERd	_	0 1	0		0	9 D	1 erd 0 ers	S						
	MOV.L ERs,@aa:16	7	0	0		0	9 9	8 0 ers	S	at	abs				
	MOV.L ERs,@aa:24	_	0	0			6 B	A 0 ers	s 0	0		abs			
MOVFPE	MOVFPE @aa:16,Rd	В	9 9	4		Ld Fd	w	abs							
MOVTPE	MOVTPE Rs,@aa:16	В	ļ	O	ļ	rs.	10	abs							
MULXS	MULXS.B Rs,Rd	В	0 1	С				rs rd							
	MULXS.W Rs,ERd	>	0 1	C		0	5 2		_						
MULXU	MULXU.B Rs,Rd	В	5	rs		p									
	MULXU.W Rs,ERd	>			0	erd									
NEG	NEG.B Rd	В	1 7	80		D.									
	NEG.W Rd	≥	1 7	6		ō.									
	NEG.L ERd	_	1 7	В	0	erd									
NOP	NOP	ı	0 0	0		0									
NOT	NOT.B Rd	В	1 7	0	Þ	q									
	NOT.W Rd	>	1 7			р									
	NOT.L ERd	Г	1 7	. 3		erd									
S.	OR.B #xx:8,Rd	В	O E		M										
	OR.B Rs,Rd	В	1	. S		p									
	OR.W #xx:16,Rd	>	7 9	4		ē		IMM							
	OR.W Rs,Rd	>	6	S.		D.									
	OR.L #xx:32,ERd	_	7 A	4	0	erd	-		MM.						
	OR.L ERS,ERd	_	0	ш		0	6 4	0 ers 0 erd							
ORC	ORC #xx:8,CCR	В			MM.										
POP	POP.W Rn	>	9	-											
	POP.L ERn	_	0	0		0	Q 9	7 0 ern							

命令	ニーモニック	≯ ⁄								インストラクシ	インストラクションフォーマッ	_			
:		·Κ	第1バイ	イト	第27	第2バイト	第3バイト		第4バイト	第5バイト	第6バイト	第7バイト	第8バイト	第9バイト	第10バイト
PUSH	PUSH.W Rn	>	9	٥	ш	£									
	PUSH.L ERn	_	0	-	0	0	9	_	F 0 ern						
ROTL	ROTL.B Rd	В	-	2	80	ē									
	ROTL.W Rd	≥	-	2	6	₽.									
	ROTL.L ERd	_	-	2	Ф	0 erd									
ROTR	ROTR.B Rd	В	-	3	8	Б									
	ROTR.W Rd	*	-	3	6	P									
	ROTR.L ERd	_	-	3	В	0 erd									
ROTXL	ROTXL.B Rd	В	-	2	0	ē									
	ROTXL.W Rd	≥	-	2	-	ē									
	ROTXL.L ERd	_	-	2	က	0 erd									
ROTXR	ROTXR.B Rd	В	-	3	0	Б									
	ROTXR.W Rd	≥	-	Э	-	Б									
	ROTXR.L ERd	_	-	3	က	0 erd									
RTE	RTE	I	2	9	7	0									
RTS	RTS	I	2	4	7	0									
SHAL	SHAL.B Rd	В	-	0	80	2									
	SHAL.W Rd	M	1	0	6	rd									
	SHAL.L ERd	٦	-	0	В	p.e. o									
SHAR	SHAR.B Rd	В	-	-	8	p									
	SHAR.W Rd	≥	-	-	6	Б									
	SHAR.L ERd	_	-	-	а	0 erd									
SHLL	SHLL.B Rd	В	-	0	0	ъ									
	SHLL.W Rd	>	-	0	-	Б									
	SHLL.L ERd	_	-	0	3	0 erd									
SHLR	SHLR.B Rd	В	-	-	0	Б									
	SHLR.W Rd	≥	-	-	-	Б									
	SHLR.L ERd	_	-	-	е	0 erd									
SLEEP	SLEEP	I	0	-	80	0									
STC	STC CCR, Rd	В	0	2	0	5									
	STC CCR, @ERd	≥	0	-	4	0	9								
	STC CCR, @(d:16,ERd)	≥	0	-	4	0	9	\exists			dsip				
	STC CCR, @ (d:24,ERd)	≥	0	-	4	0	7			9 9	Α 0	0		disb	
	STC CCR, @-ERd	≥	0	-	4	0	9		1 erd 0						
	STC CCR, @aa:16	≥	0	1	4	0	9		8 0		abs				
	STC CCR, @aa:24R	≥	0	-	4	0	9	` В	0 	0		abs			
SUB	SUB.B Rs,Rd	В	-	8	rs	ъ									
	SUB.W #xx:16,Rd	>	7	6	3	Б		MM							
	SUB.W Rs,Rd	>	1	6		p.									
	SUB.L #xx:32,ERd	L	7	Α	3	0 erd			4	IMM					
	SUB.L ERS,ERd	_	-	∢	1 ers	1 ers 0 erd									

邻	ニーモニック	サイ					`	インストラクションフォーマット	ンフォーマット				
		κ	第1八	第1バイト	第2バイト	第3バイト	第4バイト	第5バイト	第5バイト 第6バイト	第7バイト	第8バイト	第9バイト	第10バイト
SUBS	SUBS #1,ERd	_	-	В	0 0 erd								
	SUBS #2,ERd	_	-	Ф	8 0 erd								
	SUBS #4,ERd	_	-	В	9 0 erd								
SUBX	SUBX #xx:8,Rd	В	В	Б	MM								
	SUBX Rs,Rd	В	-	ш	rs rd								
TRAPA	TRAPA #x:2	I	2	7	0 MMI 00								
XOR	XOR.B #xx:8,Rd	В	Δ	ē	MM								
	XOR.B Rs,Rd	В	-	2	rs Lq								
	XOR.W #xx:16,Rd	≥	7	6	5 rd	2	IMM						
	XOR.W Rs,Rd	≥	9	2	rs								
	XOR.L #xx:32,ERd	_	7	٧	5 0 erd		MMI	>					
	XOR.L ERS,ERd	_	0	-	0	6 5	0 ers 0 erd						
XORC	XORC #xx:8,CCR	В	0	2	MM								

2. 各命令の説明

《記号説明》

IMM: イミディエイトデータ(2、3、8、16、32 ビット)

abs: 絶対アドレス(8、16、24 ビット)

disp: ディスプレースメント(8、16、24 ビット)

rs、rd、m: レジスタフィールド (4 ビットで 8 ビットレジスタまたは 16 ビットレジスタを

指定します。rs、rd、m はそれぞれオペランド形式の Rs、Rd、Rn に対応します。)

ers、erd、ern: レジスタフィールド (3 ビットでアドレスレジスタまたは 32 ビットレジスタを

指定します。ers、erd、ern はそれぞれオペランド形式のERs、ERd、ERn に対応

します。)

レジスタフィールドと汎用レジスタの対応を下表に示します。

アドレスレ	/ジスタ	16 ビットし	ノジスタ	8 ビットレ	・ ジスタ
32 ビットし	ノジスタ				
レジスタフィールド	汎用レジスタ	レジスタフィールド	汎用レジスタ	レジスタフィールド	汎用レジスタ
000	ER0	0000	R0	0000	R0H
001	ER1	0001	R1	0001	R1H
	:	:		:	:
:	:	:	:	:	:
111	ER7	0111	R7	0111	R7H
		1000	E0	1000	R0L
		1001	E1	1001	R1L
		:	:	:	:
		:	:	:	:
		1111	E7	1111	R7L

2.5 オペレーションコードマップ

表 2.4~表 2.6 にオペレーションコードマップを示します。

表2.5 表2.5 푐 ADDX SUBX JSR BGT ш 表2.6 BLTΩ MOV CMP BGE BSR O MOV 表2.5 表2.5 EEPMOV Ш BMI AMP BPL表2. ⋖ 表2.5 6 ADD SUB 表2.5 MOV BVC ω ADDX CMP ADD SUBX MOV MOV. S_R XOR AND BIST TRAPA 表2.5 BEQ РС ۵/, BST BIAND ANDC AND AND RTE BNE BAND 9 BIXOR XOR XOR BCS BSR BIOR ORC BCC OR RTS OR 4 BOR DIVXU 表2.5 LDC BTST BLS 3 MULXU 表2.5 BCLR STC ᇤ DIVXU 表2.5 BNOT 表2.5 BRN NOP 表2.5 BSET BRA 0 ¥ ⋖ \Box 0 7 က 4 2 9 ∞ 6 Ш \circ ш ш ΑH

表2.4 オペレーションコードマップ (1)

BHの最上位ビットがの場合を示します。 BHの最上位ビットが1の場合を示します。

命令コード: 第1バイト 第2バイト AH AL BH BL

表2.5 オペレーションコードマップ(2)

表2.6

表2.6

ш

ш

Ω

SC

DEC

BLE

BGT

 \mathbb{F}_{T}

BGE ပ ADD ΜOV ROTL В BPL⋖ BVS 6 ROTL ROTR NEG BVC ω DEC BEQ $\frac{S}{N}$ AND AND BNE 9 XOR DEC BCS XOR 2 LDC/STC BCC R R SHLL SUB SUB NOT က 第1バイト 第2バイト CMP CMP 표 H AH AL BRN ADD ADD SHLR NOT ADDS SUBS DAS MOV MOV DAA MOV BRA $\frac{S}{2}$ DEC Θ 0B 13 4 1B 7 6 R 10 Ξ 12 17 4 28 79

表2.6 オペレーションコードマップ (3)

第3バイト 第4バイト CH CL DH DL A DL A DL A DL A DL DHの最上位ピットが1の場合を示します。	2 3 4 5 6 7 8 9 A B C D E F	MULXS	DIVXS	OR XOR AND	BTST	BTST BOR BXOR BAND BLD BILD	BCLR BST BST	BCLR	BTST	BTST BOR BXOR BAND BLD BILD	BCLR BST BIST	
第3バイト CH CL	2	MULXS					BCLR	BCLR			BCLR	م ال
第2バイト BH BL	1		DIVIXS				BNOT	BNOT			BNOT	TONG
第1バイト AH AL	0	SXTOW					BSET	BSET			BSET	F
作 作 二 二 二 二 二 二 二 二	CLAHALBHBLCH	01005	01D05	01F06	7Cr06 *1	7Cr07 *1	7Dr06 *1	7Dr07 *1	7Eaa6 *2	7Eaa7 *2	7Faa6 *2	**************************************

【注】*1 rはレジスタ指定部*2 aaは絶対アドレス指定部

2.6 命令実行ステート数

H8/300H CPU の各命令についての実行状態と実行ステート数の計算方法を示します。

表 2.8 に各命令の実行状態として、命令実行中に行われる命令フェッチ、データリード/ライト等のサイクル数を示し、**表 2.7** に各々のサイズに必要なステート数を示します。

命令の実行ステート数は次の計算式で計算されます。

実行ステート数=I·SI+J·SJ+K·SK+L·SL+M·SM+N·SN

実行ステート数計算例

(例)

アドバンストモード、プログラム領域およびスタック領域を外部空間に設定、内部周辺モジュールアクセス時8ビットバス幅、外部デバイスアクセス時16ビットバス幅で3ステートアクセス1ウェイト挿入とした場合。

1. BSET #0, @FFFFC7:8

表 2.8 より、

I=L=2, J=K=M=N=0

表 2.7 より

SI=4, SL=3

実行ステート数=2×4+2×3=14

2. JSR@@30

表 2.8 より

I=J=K=2, L=M=N=0

表 2.7 より

SI=SJ=SK=4

実行ステート数=2×4+2×4+2×4=24

表2.7 実行状態(サイクル)に要するステート数

	<u> </u>	11/10/10/10	1 / /// 10	-女ッつへ.) I` X X		
				アクセス対象	₹		
実行状態	内 臓	内臓周辺-	Eジュール		外部テ	バイス	
(サイクル)	メモリ			8ビッ	トバス	16ビッ	トバス
	, ,	8ビット バス	16ビット バス	2ステート アクセス	3ステート アクセス	2ステート アクセス	3ステート アクセス
命令フェッチ S _I							
分岐アドレスリード SJ		6		4	6+2m		
スタック操作 S _K	2		3			2	3+m*
バイトデータアクセス S _L		3		2	3+m		
ワードデータアクセス S _M		6		4	6+2m		
内部動作 S _N				1			

【注】 * MOVFPE、MOVTPEについては当該LSIのハードウェアマニュアルを参照してください。

《記号説明》

m:外部デバイスアクセス時のウェイトステート数

表 2.8 命令実行状態(サイクル)数

命令	ニーモニック	命令フェッチ	分岐アドレス リード	スタック操作	バイトデータ アクセス	ワードデータ アクセス	内部動作
		ı	J	K	L	M	N
ADD	ADD.B #xx:8,Rd	1					
	ADD.B Rs,Rd	1					
	ADD.W #xx:16,Rd	2					
	ADD.W Rs,Rd	1					
	ADD.L #xx:32,ERd	3					
	ADD.L ERs,ERd	1					
ADDS ADDX	ADDS #1/2/4,ERd	1					
ADDX	ADDX #xx:8,Rd ADDX Rs,Rd	1 1					
AND	AND.B #xx:8,Rd	1					
,	AND.B Rs,Rd	1					
	AND.W #xx:16,Rd	2					
	AND.W Rs,Rd	1					
	AND.L #xx:32,ERd	3					
	AND.L ERs,ERd	2					
ANDC	ANDC #xx:8,CCR	1					
BAND	BAND #xx:3,Rd	1			1		
	BAND #xx:3,@ERd	2			1		
Poo	BAND #xx:3,@aa:8	2			<u>'</u>		
Bcc	BRA d:8 (BT d:8) BRN d:8 (BF d:8)	2 2					
	BHI d:8	2 2					
	BLS d:8	2					
	BCC d:8 (BHS d:8)	2					
	BCS d:8 (BLO d:8)	2					
	BNE d:8	2					
	BEQ d:8	2					
	BVC d:8	2					
	BVS d:8	2					
	BPL d:8	2					
	BMI d:8	2					
	BGE d:8	2					
	BLT d:8 BGT d:8	2					
	BLE d:8	2 2					
	BRA d:16 (BT d:16)	2					2
	BRN d:16 (BF d:16)	2					2
	BHI d:16	2					2
	BLS d:16	2					2
	BCC d:16 (BHS d:16)	2					2
	BCS d:16 (BLO d:16)	2					2
	BNE d:16	2					2
	BEQ d:16	2					2 2
	BVC d:16	2					2
	BVS d:16 BPL d:16	2					2
	BMI d:16	2 2					2
	BGE d:16	2					2
	BLT d:16	2					2
	BGT d:16	2					2
	BLE d:16	2					2
BCLR	BCLR #xx:3,Rd	1					
	BCLR #xx:3,@ERd	2			2		
	BCLR #xx:3,@aa:8	2			2		
	BCLR Rn,Rd	1					
	BCLR Rn,@ERd	2			2		
BIAND	BCLR Rn,@aa:8	2			2		
DIANU	BIAND #xx:3,Rd	1			1		
	BIAND #xx:3,@ERd BIAND #xx:3,@aa:8	2 2			1		
BILD	BILD #xx:3,Rd	1			'		
	BILD #xx:3,@ERd	2			1		
	BILD #xx:3,@aa:8	2			i i		
BIOR	BIOR #xx:8,Rd	1			<u> </u>		
-	BIOR #xx:8,@ERd	2			1		
	BIOR #xx:8,@aa:8	2			1		
BIST	BIST #xx:3,Rd	1					
	BIST #xx:3,@ERd	2			2		
	BIST #xx:3,@aa:8	2			2		ĺ

BIXOR							アクセス	
BIXOR			I	J	K	L	M	N
	BIXOR #xx:3,Rd		1					
	BIXOR #xx:3,@ERd		2			1		
	BIXOR #xx:3,@aa:8		2			1		
BLD	BLD #xx:3,Rd		1					
	BLD #xx:3,@ERd		2			1		
DNOT	BLD #xx:3,@aa:8 BNOT #xx:3,Rd		2 1			11		
BNOT	BNOT #xx.3,@ERd		2			2		
	BNOT #xx:3,@aa:8		2			2		
	BNOT Rn,Rd		1					
	BNOT Rn,@ERd		2			2		
	BNOT Rn,@aa:8		2			2		
BOR	BOR #xx:3,Rd		1					
	BOR #xx:3,@ERd		2			1		
	BOR #xx:3,@aa:8		2			1		
BSET	BSET #xx:3,Rd		1					
	BSET #xx:3,@ERd		2			2		
	BSET #xx:3,@aa:8		2	1		2		
	BSET Rn,Rd		1	1				
	BSET Rn,@ERd BSET Rn,@aa:8		2 2	1		2		
BSR	BSR d:8	ノーマル	2	 	1	2		
DOK	3011 0.0	アドバンスト	2		2			
	BSR d:16	ノーマル	2		1			2
	2011 0.10	アドバンスト	2		2			2
BST	BST #xx:3,Rd		1					_
50.	BST #xx:3,@ERd		2			2		
	BST #xx:3,@aa:8		2			2		
BTST	BTST #xx:3,Rd		1					
	BTST #xx:3,@ERd		2			1		
	BTST #xx:3,@aa:8		2			1		
	BTST Rn,Rd		1					
	BTST Rn,@ERd		2			1		
	BTST Rn,@aa:8		2			1		
BXOR	BXOR #xx:3,Rd		1					
	BXOR #xx:3,@ERd BXOR #xx:3,@aa:8		2 2			1		
CMP	CMP.B #xx:8,Rd		1			1		
Civii	CMP.B Rs,Rd							
	CMP.W #xx:16,Rd		2					
	CMP.W Rs,Rd		1					
	CMP.L #xx:32,ERd		3					
	CMP.L ERs,ERd		1					
DAA	DAA Rd		1					
DAS	DAS Rd		1					
DEC	DEC.B Rd		1	1				
	DEC.W #1/2,Rd		1					
DII 0/0	DEC.L #1/2,ERd		1	1				
DIVXS	DIVXS.B Rs,Rd DIVXS.W Rs,ERd		2 2	1				12
DIVXU	DIVXS.W RS,ERG		1					20 12
סועעום	DIVXU.W Rs,ERd		1	1				12 20
EEPMOV	EEPMOV.B		2			2n+2 *1		20
	EEPMOV.W		2	1		2n+2 *1		
EXTS	EXTS.W Rd		1	1				
-	EXTS.L ERd		1	1				
EXTU	EXTU.W Rd		1					
	EXTU.L ERd		1					
INC	INC.B Rd		1					
	INV.W #1/2,Rd		1					
	INC.L #1/2,ERd		11	-				
JMP	JMP@ERn		2	1				_
	JMP@aa:24	/	2					2
	JMP@@aa:8	ノーマル	2	1				2
ICD	JSR@ERn	アドバンスト ノーマル	2	2	1			2
JSR	JONWENII	アドバンスト	2		2			
				1	. 4	1	1	
	JSR@aa:24	ノーマル	2		1			2

命令	ニーモニック	Ż	命令フェッチ	分岐アドレス リード	スタック操作	バイトデータ アクセス	ワードデータ アクセス	内部動作
			l I	J	K	L	M	N
JSR	JSR @@aa:8	ノーマル	2	1	1			
	John Godding	アドバンスト	2	2	2			
LDC	LDC #xx:8,CCR		1					
	LDC Rs,CCR		1					
	LDC @ERs,CCR		2				1	
	LDC @(d:16,ERs),CCR		3				1	
	LDC @(d:24,ERs),CCR		5				1	
	LDC @ERs+,CCR		2				1	2
	LDC @aa:16,CCR		3				1	
	LDC @aa:24,CCR		4				1	
MOV	MOV.B #xx:8,Rd		1					
	MOV.B. @ED- D-		1					
	MOV.B @ERs,Rd		1 2			1		
	MOV.B @(d:16,ERs),Rd		4			1		
	MOV.B @(d:24,ERs),Rd MOV.B @ERs+,Rd		1			1 1		2
	MOV.B @aa:8,Rd							2
	MOV.B @aa:16,Rd		2					
	MOV.B @aa:24,Rd		3					
	MOV.B & aa.24,Rd		1					
	MOV.B Rs,@(d:16,ERd))	2					
	MOV.B Rs,@(d:24,ERd)		4					
	MOV.B Rs,@-ERd		1			1		2
	MOV.B Rs,@aa:8		1			1		-
	MOV.B Rs,@aa:16		2			1		
	MOV.B Rs,@aa:24		3			1		
	MOV.W #xx:16,Rd		2					
	MOV.W Rs,Rd		1					
	MOV.W @ERs,Rd		1				1	
	MOV.W @(d:16,ERs),R	d	2				1	
	MOV.W @(d:24,ERs),Re	d	4				1	
	MOV.W @ERs+,Rd		1				1	2
	MOV.W @aa:16,Rd		2				1	
	MOV.W @aa:24,Rd		3				1	
	MOV.W Rs,@ERd		1				1	
	MOV.W Rs,@(d:16,ERd		2				1	
	MOV.W Rs,@(d:24,ERd	1)	4				1	
	MOV.W Rs,@-ERd		1 2				1	2
	MOV.W Rs,@aa:16		3				1	
	MOV.W Rs,@aa:24		3				1	
	MOV.L #xx:32,ERd		1					
	MOV.L ERs,ERd MOV.L @ERs,ERd		2				2	
	MOV.L @ERS,ERG MOV.L @(d:16,ERs),ER	d	3				2	
	MOV.L @(d:24,ERs),ER		5				2	
	MOV.L @(d.24,ERS),ER		2				2	2
	MOV.L @ER3+,ERd		3				2	_
	MOV.L @aa:24,ERd		4				2	
	MOV.L ERs,@ERd		2				2	
	MOV.L ERs,@(d:16,ERd	d)	3				2	
	MOV.L ERs, @(d:24,ERd		5				2	
	MOV.L ERs, @-ERd	-	2				2	2
	MOV.L ERs,@aa:16		3				2	
	MOV.L ERs,@aa:24		4				2	
MOVFPE	MOVFPE @:aa:16.Rd		2			1 *2		
MOVTPE	MOVTPE Rs,@:aa:16		2			1 *2		
MULXS	MULXS.B Rs,Rd		2					12
	MULXS.W Rs,ERd		2					20
MULXU	MULXU.B Rs,Rd		1					12
NEO	MULXU.W Rs,ERd		1		<u> </u>			20
NEG	NEG.B Rd		1					
	NEG.W Rd		1					
NOD	NEG.L ERd		1					
NOP	NOP NOT B Dd				-			
NOT	NOT.B Rd		1 1					
	NOT.W Rd NOT.L ERd		1 1					
	INULLERO		1 1	I	I		1	
OR	OR.B #xx:8,Rd		1					

命令	ニーモニック	7	命令フェッチ	分岐アドレス リード	スタック操作	バイトデータ アクセス	ワードデータ アクセス	内部動作
			I	J	К	L	М	N
OR	OR.W #xx:16,Rd		2					
	OR.W Rs,Rd		1					
	OR.L #xx:32,ERd		3					
	OR.L ERs,ERd		2					
ORC	ORC #xx:8,CCR		1					
POP	POP.W Rn		1				1 1	2
511611	POP.L ERn		2				2	2
PUSH	PUSH.W Rn		1				1	2
ROTL	PUSH.L ERn		2				2	2
RUIL	ROTL.B Rd ROTL.W Rd		1					
	ROTL.W Rd							
ROTR	ROTE.E ERG		1					
KOIK	ROTR.W Rd							
	ROTR.L ERd		1					
ROTXL	ROTXL.B Rd		1					
	ROTXL.W Rd		1					
	ROTXL.L ERd		1					
ROTXR	ROTXR.B Rd		1					
	ROTXR.W Rd		1					
	ROTXR.L ERd		1					
RTE	RTE		2		2			2
RTS	RTS	ノーマル	2		1			2
		アドバンスト	2		2			2
SHAL	SHAL.B Rd		1					
	SHAL.W Rd		1					
	SHAL.L ERd		1					
SHAR	SHAR.B Rd		1					
	SHAR.W Rd		1					
	SHAR.L ERd		1					
SHLL	SHLL.B Rd SHLL.W Rd		1 1					
	SHLL.W Rd SHLL.L ERd		1					
SHLR	SHLR.B Rd		1			-		
SHLK	SHLR.W Rd		1					
	SHLR.L ERd		1					
SLEEP	SLEEP		1					
STC	STC CCR,Rd		1					
	STC CCR,@ERd		2				1 1	
	STC CCR,@(d:16,ERd)		3				1	
	STC CCR,@(d:24,ERd)		5					
	STC CCR,@-ERd		2				1 1	2
	STC CCR,@aa:16		3				1 1	
	STC CCR,@aa:24		4				1	
SUB	SUB.B Rs,Rd		1					
	SUB.W #xx:16,Rd		2					
	SUB.W Rs,Rd		1					
	SUB.L #xx:32,ERd		3					
01100	SUB.L ERs,ERd		1					
SUBS	SUBS #1/2/4,ERd		1					
SUBX	SUBX #xx:8,Rd							
TRAPA	SUBX Rs,Rd TRAPA #x:2		1 2		_	-		
IRAPA	IRAPA #X:2	ノーマル		1	2	-		4
XOR	XOR.B #xx:8,Rd	アドバンスト	1	2	2	-		4
AUR	XOR.B #XX:8,Rd XOR.B Rs,Rd		1					
	XOR.B RS,Rd XOR.W #xx:16,Rd		2					
	XOR.W #XX.10,Rd		1					
	XOR.W RS,Rd XOR.L 3xx:32,ERd		3					
	XOR.L ERs,ERd		2					
XORC	XORC #xx:8,CCR		1					

[【]注】 *1 nはR4L,R4の設定値です。ソース側、デスティネーション側のアクセスが、それぞれ(n+1)回行われます。 *2 データアクセスに必要なステート数は、当該LSIのハードウェアマニュアルを参照してください。

2.7 コンディションコードの変化

CPU の各命令について、命令実行後のコンディションコードの変化を示します。 以下に、表中で行われている記号を説明します。

Si : ソースオペランドのビットi

Di : デスティネーションオペランドのビットi

Ri : 結果のビットi

Dn : デスティネーションオペランドの指定されたビット

- :影響なし

‡ :実行結果に応じて変化(定義参照)

0 :常に0にクリア1 :常に1にセット* :値を保証しませんZ' :実行前のZフラグC' :実行前のCフラグ

表 2.9 コンディションコードの変化

命令	Н	N	Z	V	С	定義
ADD	‡	‡	ţ.	‡	‡	$\begin{split} H &= Sm\text{-}4 \cdot Dm\text{-}4 + Dm\text{-}4 \cdot \overline{Rm\text{-}4} + Sm\text{-}4 \cdot \overline{Rm\text{-}4} \\ N &= Rm \\ Z &= \overline{Rm} \cdot \overline{Rm\text{-}1} \cdot \cdots \cdot \overline{R0} \\ V &= Sm \cdot Dm \cdot \overline{Rm} + \overline{Sm} \cdot \overline{Dm} \cdot Rm \end{split}$
						$C = Sm \cdot Dm + Dm \cdot \overline{Rm} + Sm \cdot \overline{Rm}$
ADDS		_	_		_	
ADDX	‡	‡	‡	‡	‡	$\begin{split} H &= Sm - 4 \cdot Dm - 4 + Dm - 4 \cdot \overline{Rm - 4} + Sm - 4 \cdot \overline{Rm - 4} \\ N &= Rm \\ Z &= Z' \cdot \overline{Rm} \cdot \cdots \cdot \overline{R0} \\ V &= Sm \cdot Dm \cdot \overline{Rm} + \overline{Sm} \cdot \overline{Dm} \cdot Rm \\ C &= Sm \cdot Dm + Dm \cdot \overline{Rm} + Sm \cdot \overline{Rm} \end{split}$
AND	-	‡	‡	0	_	$N=Rm$ $Z=\overline{Rm}\cdot\overline{Rm-1}\cdot \cdots \cdot \overline{R0}$
ANDC	‡	‡	‡	‡	‡	実行結果の対応するビットの値が格納されます。
BAND	<u>'</u>	_	<u> </u>	<u> </u>	‡	C=C' • Dn
Bcc	T _	_	_	_	_	
BCLR		_	_	_	_	
BIAND	+-	_	_	_	‡	C=C' • Dn
BILD	_	_	_	_	†	C=Dn
BIOR	1_	_	_		t	$C=C' + \overline{Dn}$
BIST	_	_	_	_	_	
BIXOR	T_	_	_	_	‡	$C=C' \cdot Dn + \overline{C'} \cdot \overline{Dn}$
BLD	+-		_		‡	C=Dn
BNOT	+-		_	_	_	
BOR	1_	_	_	_	t	C=C' + Dn
BSET	1_	_	_	_	i i	
BSR	_	_	_	_	_	
BST	T-	_	_	_	_	
BTST	T -	_	‡	_	_	Z= Dn
BXOR	_	_	_	_	‡	$C=C'\cdot \overline{Dn} + \overline{C'}\cdot Dn$
СМР	‡	‡	ţ	‡	‡	$\begin{split} H &= Sm - 4 \cdot \overline{Dm} - 4 + \overline{Dm} - 4 \cdot Rm - 4 + Sm - 4 \cdot Rm - 4 \\ N &= Rm \\ Z &= \overline{Rm} \cdot \overline{Rm} - 1 \cdot \dots \cdot \overline{R0} \\ V &= \overline{Sm} \cdot \overline{Dm} \cdot \overline{Rm} + Sm \cdot \overline{Dm} \cdot Rm \\ C &= Sm \cdot \overline{Dm} + \overline{Dm} \cdot Rm + Sm \cdot Rm \end{split}$
DAA	*	‡	‡	*	‡	N=Rm Z=Rm・Rm-1・ ······・R0 C:10進加算のキャリ
DAS	*	‡	‡	*	‡	N=Rm Z=Rm・Rm-1・・・・・・R0 C:10進減算のボロー
DEC		‡	ţ	‡	_	$N=Rm$ $Z=\overline{Rm} \cdot \overline{Rm-1} \cdot \cdots \cdot \overline{R0}$ $V=Dm \cdot \overline{Rm}$


命令	Н	N	Z	V	С	定義
DIVXS	-	‡	‡	-	_	$N=Sm \cdot \overline{Dm} + \overline{Sm} \cdot Dm$
						$Z=\overline{Sm}\cdot\overline{Sm-1}\cdot\cdots\cdot\overline{S0}$
DIVXU	-	‡	‡	-	_	N=Sm
						$Z=\overline{Sm}\cdot\overline{Sm-1}\cdot\cdots\cdot\overline{S0}$
EEPMOV	-	_	_	_	_	
EXTS	-	‡	‡	0	_	N=Rm
						$Z=Rm \cdot Rm-1 \cdot \cdots \cdot R0$
EXTU		0	ļ ‡	0	_	$Z=\overline{Rm}\cdot\overline{Rm-1}\cdot\cdots\cdots\cdot\overline{R0}$
INC	-	‡	‡	‡	_	N=Rm
						Z=Rm · Rm-1 · · · · · · R0
						$V=Dm \cdot \overline{Rm}$
JMP	_	_	_	_	_	
JSR	-	_	_	_	_	
LDC	‡	‡	‡	‡	‡	実行結果の対応するビットの値が格納されます。
MOV	-	‡	‡	0	_	N=Rm
						$Z=\overline{Rm}\cdot\overline{Rm-1}\cdot\cdots\cdots\cdot\overline{R0}$
MOVFPE	-	‡	‡	0	_	N=Rm
						Z=Rm • Rm-1 • · · · · · R0
MOVTPE	-	‡	‡	0	_	N=Rm
						$Z=\overline{Rm}\cdot\overline{Rm-1}\cdot\cdots\cdots\cdot\overline{R0}$
MULXS	-	‡	‡	—	_	N=R2m
						$Z = \overline{R2m} \cdot \overline{R2m-1} \cdot \cdots \cdot \overline{R0}$
MULXU	_	_	_	_	_	
NEG	‡	‡	‡	‡	‡	H=Dm-4 + Rm-4
						N=Rm
						$Z = \overline{Rm} \cdot \overline{Rm-1} \cdot \dots \cdot \overline{R0}$
						V=Dm • Rm C=Dm + Rm
						G-Dill + Nill
NOP	-	_	_	_	_	
NOT	-	‡	‡	0	_	N=Rm
						$Z=Rm \cdot Rm-1 \cdot \cdots \cdot R0$
OR	-	‡	‡	0	_	N=Rm
	١.					$Z=Rm \cdot Rm-1 \cdot \cdots \cdot R0$
ORC	ļ ‡	‡	‡	‡	‡	実行結果の対応するビットの値が格納されます。
POP	-	‡	‡	0	_	N=Rm
						Z=Rm · Rm-1 · · · · · · R0
PUSH	-	‡	‡	0	_	N=Rm
						$Z = \overline{Rm} \cdot \overline{Rm-1} \cdot \cdots \cdot \overline{R0}$
ROTL	-	‡	‡	0	‡	N=Rm
						$Z = \overline{Rm} \cdot \overline{Rm} \cdot \overline{1} \cdot \cdots \cdot \overline{R0}$
						C=Dm
ROTR	-	‡	‡	0	‡	N=Rm
						$Z = \overline{Rm} \cdot \overline{Rm-1} \cdot \cdots \cdot \overline{R0}$
						C=D0

命令	Н	N	Z	V	С	定義
ROTXL		‡	‡	0	‡	N=Rm Z=Rm⋅Rm-1⋅⋅R0 C=Dm
ROTXR	_	‡	‡	0	‡	$ \begin{array}{c} N=Rm\\ Z=\overline{Rm}\cdot\overline{Rm-1}\cdot\cdots\overline{R0}\\ C=D0 \end{array} $
RTS	 _	_	_	_	_	
RTE	‡	‡	‡	‡	‡	実行結果の対応するビットの値が格納されます。
SHAL	_	‡	‡	‡	‡	
SHAR	-	‡	‡	0	‡	N=Rm Z=Rm · Rm-1 · · · · · · R0 C=D0
SHLL	_	‡	‡	0	‡	$ \begin{array}{c} N = Rm \\ Z = \overline{Rm} \cdot \overline{Rm-1} \cdot \cdots \cdot \overline{R0} \\ C = Dm \end{array} $
SHLR	_	‡	‡	0	‡	$ \begin{array}{c} N = Rm \\ Z = \overline{Rm} \cdot \overline{Rm-1} \cdot \cdots \cdot \overline{R0} \\ C = D0 \end{array} $
SLEEP	-	_	_	_	_	
STC	—	_	_	_	_	
SUB	‡	‡	‡	‡	‡	$\begin{split} H &= Sm - 4 \cdot \overline{Dm} - 4 + \overline{Dm} - 4 \cdot Rm - 4 + Sm - 4 \cdot Rm - 4 \\ N &= Rm \\ Z &= \overline{Rm} \cdot \overline{Rm} - 1 \cdot \cdots \cdot \overline{R0} \\ V &= \overline{Sm} \cdot Dm \cdot \overline{Rm} + Sm \cdot \overline{Dm} \cdot Rm \\ C &= Sm \cdot \overline{Dm} + \overline{Dm} \cdot Rm + Sm \cdot Rm \end{split}$
SUBS	-	_	_	_	_	
SUBX	‡	‡	‡	‡	‡	$\begin{split} H &= Sm - 4 \cdot \overline{Dm} - 4 + \overline{Dm} - 4 \cdot Rm - 4 + Sm - 4 \cdot Rm - 4 \\ N &= Rm \\ Z &= Z' \cdot \overline{Rm} \cdot \cdots \cdot \overline{R0} \\ V &= \overline{Sm} \cdot \overline{Dm} \cdot \overline{Rm} + Sm \cdot \overline{Dm} \cdot Rm \\ C &= Sm \cdot \overline{Dm} + \overline{Dm} \cdot Rm + Sm \cdot Rm \end{split}$
TRAPA	-	_	_	_	_	
XOR	_	‡	‡	0	_	$ \begin{array}{c} N = Rm \\ Z = \overline{Rm} \cdot \overline{Rm-1} \cdot \cdots \cdot \overline{R0} \end{array} $
XORC	‡	‡	‡	‡	‡	実行結果の対応するビットの値が格納されます。

2.8 命令実行中のバス状態

H8/300H CPUの個々の命令についての実行状態を表2.10に示します。実行状態に必要なステート数に関しては、「表2.7 実行状態(サイクル)に要するステート数」を参照してください。

≪表の見方≫



≪記号説明≫

R:B	バイトサイズリードを行います。
R:W	ワードサイズリードを行います。
W:B	バイトサイズライトを行います。
W:W	ワードサイズライトを行います。
2nd	第2ワード(第3・第4バイト)のアドレスです。
3rd	第3ワード(第5・第6バイト)のアドレスです。
4th	第4ワード(第7・第8バイト)のアドレスです。
5th	第5ワード(第9・第10バイト)のアドレスです。
NEXT	実行中の命令の直後の命令の先頭アドレスです。
EA	実行アドレスです。
VEC	ベクタアドレスです。

8 ビットバス・3 ステートアクセス・ウェイトなしの場合、上記命令実行中のアドレスバス、 \overline{RD} 、 \overline{WR} (\overline{HWR} または \overline{LWR}) のタイミングを図 2.1 に示します。




図 2.1 アドレスバス、RD、WR(HWR または LWR)のタイミング (8 ビットバス・3 ステートアクセス・ウェイトなしの場合)

表 2.10 命令の実行状態

命令	4			命令の美行 。			7	0
	1 DW NEVE	2	3	4	5	6	7	8
ADD.B #xx.8,Rd	R:W NEXT							
ADD.B Rs,Rd ADD.W #xx:16, Rd	R:W NEXT	D-W NEVT						
·	R:W 2nd	R:W NEXT						
ADD.W Rs,Rd	R:W NEXT	D-/// O-4	D.W.NEVT					
ADD L FRO FRO	R:W 2nd	R:W 3rd	R:W NEXT					
ADD.L ERS,ERd	R:W NEXT							
ADDS#1/2/4,ERd	R:W NEXT							
ADDX #XX:8,Rd	R:W NEXT							
ADDX Rs,Rd	R:W NEXT							
AND.B #xx:8,Rd	R:W NEXT							
AND.B Rs,Rd	R:W NEXT							
AND.W #xx:16,Rd	R:W 2nd	R:W NEXT						
AND.W Rs,Rd	R:W NEXT							
AND.L #xx:32,ERd	R:W 2nd	R:W 3rd	R:W NEXT					
AND.L ERs,ERd	R:W 2nd	R:W NEXT						
ANDC #xx:8,CCR	R:W NEXT							
BAND #xx:3,Rd	R:W NEXT							
BAND #xx:3,@ERd	R:W 2nd	R:B EA	R:W NEXT					
BAND #xx:3,@aa:8	R:W 2nd	R:B EA	R:W NEXT					
BRA d:8 (BT d;8)	R:W NEXT	R:W EA						
BRN d:8 (BF d;8)	R:W NEXT	R:W EA						
BHI d:8	R:W NEXT	R:W EA						
BLS d:8	R:W NEXT	R:W EA						
BCC d:8 (BHS d;8)	R:W NEXT	R:W EA						
BCS d:8 (BLO d;8)	R:W NEXT	R:W EA						
BNE d:8	R:W NEXT	R:W EA						
BEQ d:8	R:W NEXT	R:W EA						
BVC d:8	R:W NEXT	R:W EA						
BVS d:8	R:W NEXT	R:W EA						
BPL d:8	R:W NEXT	R:W EA						
BMI d:8	R:W NEXT	R:W EA						
BGE d:8	R:W NEXT	R:W EA						
BLT d:8	R:W NEXT	R:W EA						
BGT d:8	R:W NEXT	R:W EA						
BLE d:8	R:W NEXT	R:W EA						
BRA d:16 (BT d;16)	R:W 2nd	内部動作	R:W EA					
		2 ステート						
BRN d:16 (BF d;16)	R:W 2nd	内部動作	R:W EA					
		2 ステート						
BHI d:16	R:W 2nd	内部動作	R:W EA					
		2ステート						
BLS d:16	R:W 2nd	内部動作	R:W EA					
		2 ステート	I					

命令	1	2	3	4	5	6	7	8
BCC d:16 (BHS d;16)	R:W 2nd	内部動作 2 ステート	R:W EA					
BCS d:16 (BLO d;16)	R:W 2nd	内部動作 2 ステート	R:W EA					
BNE d;16	R:W 2nd	内部動作 2 ステート	R:W EA					
BEQ d;16	R:W 2nd	内部動作 2 ステート	R:W EA					
BVC d;16	R:W 2nd	内部動作 2 ステート	R:W EA					
BVS d;16	R:W 2nd	内部動作 2 ステート	R:W EA					
BPL d;16	R:W 2nd	内部動作 2 ステート	R:W EA					
BMI d;16	R:W 2nd	内部動作 2 ステート	R:W EA					
BGE d;16	R:W 2nd	内部動作 2 ステート	R:W EA					
BLT d;16	R:W 2nd	内部動作 2 ステート	R:W EA					
BGT d;16	R:W 2nd	内部動作 2 ステート	R:W EA					
BLE d;16	R:W 2nd	内部動作 2 ステート	R:W EA					
BCLR #xx:3,Rd	R:W NEXT							
BCLR #xx:3,@ERd	R:W 2nd	R:B EA	R:W NEXT	W:B EA				
BCLR #xx:3,@aa:8	R:W 2nd	R:B EA	R:W NEXT	W:B EA				
BCLR Rn,Rd	R:W NEXT							
BCLR Rn,@ERd	R:W 2nd	R:B EA	R:W NEXT	W:B EA				
BCLR Rn,@aa:8	R:W 2nd	R:B EA	R:W NEXT	W:B EA				
BIAND #xx:3,Rd	R:W NEXT							
BIAND #xx:3,@ERd	R:W 2nd	R:B EA	R:W NEXT					
BIAND #xx:3,@aa:8	R:W 2nd	R:B EA	R:W NEXT					
BILD #xx:3,Rd	R:W NEXT							
BILD #xx:3,@ERd	R:W 2nd	R:B EA	R:W NEXT					
BILD #xx:3,@aa:8	R:W 2nd	R:B EA	R:W NEXT					
BIOR #xx:8,Rd	R:W NEXT	_						
BIOR #xx:8,@ERd	R:W 2nd	R:B EA	R:W NEXT					
BIOR #xx:8,@aa:8	R:W 2nd	R:B EA	R:W NEXT					
BIST #xx:3,Rd	R:W NEXT							
BIST #xx:3,@ERd	R:W 2nd	R:B EA	R:W NEXT	W:B EA				
BIST #xx:3,@aa:8	R:W 2nd	R:B EA	R:W NEXT	W:B EA				
BIXOR #xx:3,Rd	R:W NEXT							
BIXOR #xx:3,@ERd	R:W 2nd	R:B EA	R:W NEXT					
BIXOR #xx:3,@aa:8	R:W 2nd	R:B EA	R:W NEXT					
BLD #xx:3,Rd	R:W NEXT							

命令		1	2	3	4	5	6	7	8
BLD #xx:3,0		R:W 2nd	R:B EA	R:W NEXT				,	
BLD #xx:3,0		R:W 2nd	R:B EA	R:W NEXT					
BNOT #xx:3		R:W NEXT	11.5 271	10001020					
BNOT #xx:3		R:W 2nd	R:B EA	R:W NEXT	W:B EA				
BNOT #xx:3		R:W 2nd	R:B EA	R:W NEXT	W:B EA				
BNOT Rn,R		R:W NEXT							
BNOT Rn,@		R:W 2nd	R:B EA	R:W NEXT	W:B EA				
BNOT Rn,@	@aa:8	R:W 2nd	R:B EA	R:W NEXT	W:B EA				
BOR #xx:3,	Rd	R:W NEXT							
BOR #xx:3.	@ERd	R:W 2nd	R:B EA	R:W NEXT					
BOR #xx:3,	@aa:8	R:W 2nd	R:B EA	R:W NEXT					
BSET #xx:3	,Rd	R:W NEXT							
BSET #xx:3	,@ERd	R:W 2nd	R:B EA	R:W NEXT	W:B EA				
BSET #xx:3	,@aa:8	R:W 2nd	R:B EA	R:W NEXT	W:B EA				
BSET Rn,R	d	R:W NEXT							
BSET Rn,@	ERd	R:W 2nd	R:B EA	R:W NEXT	W:B EA				
BSET Rn,@	aa:8	R:W 2nd	R:B EA	R:W NEXT	W:B EA				
BSR d:8	ノーマ ル	R:W NEXT	R:W EA	W:W スタック					
	アドバ ンスト	R:W NEXT	R:W EA	W:W スタック(H)	W:W スタック(L)				
BSR d:16	ノーマル	R:W 2nd	内部動作 2 ステート	R:W EA	W:W スタック				
	アドバンスト	R:W 2nd	内部動作 2 ステート	R:W EA	W:W スタック(H)	W:W スタック(L)			
BST #xx:3,F		R:W NEXT	2717		7 (1 ·)	7 (Z)			
BST #xx:3,0		R:W 2nd	R:B EA	R:W NEXT	W:B EA				
BST #xx:3,0		R:W 2nd	R:B EA	R:W NEXT	W:B EA				
BTST #xx:3		R:W NEXT							
BTST #xx:3		R:W 2nd	R:B EA	R:W NEXT					
BTST #xx:3	,@aa:8	R:W 2nd	R:B EA	R:W NEXT					
BTST Rn,R		R:W NEXT							
BTST Rn,@	ERd	R:W 2nd	R:B EA	R:W NEXT					
BTST Rn,@	aa:8	R:W 2nd	R:B EA	R:W NEXT					
BXOR #xx:3	3,Rd	R:W NEXT							
BXOR #xx:3	3,@ERd	R:W 2nd	R:B EA	R:W NEXT					
BXOR #xx:3	3,@aa:8	R:W 2nd	R:B EA	R:W NEXT					
CMP.B #xx:	8,Rd	R:W NEXT							
CMP.B Rs,F	Rd	R:W NEXT							
CMP.W #xx	:16,Rd	R:W 2nd	R:W NEXT						
CMP.W Rs,	Rd	R:W NEXT							
CMP.L #xx:	32,ERd	R:W 2nd	R:W 3rd	R:W NEXT					
CMP.L ERs	,ERd	R:W NEXT							
DAA Rd		R:W NEXT							

DAS Rd DEC.B Rd DEC.W #1/2, Rd DEC.L #1/2,ERd DIVXS.B Rs,Rd		R:W NEXT						
DEC.W #1/2, Ro DEC.L #1/2,ERo								
DEC.L #1/2,ER								
		R:W NEXT						
DIVXS.B Rs,Rd	.a	R:W NEXT						
	i	R:W 2nd	R:W NEXT	内部動作 12 ス	マテート			
DIVXS.W Rs,EF	Rd	R:W 2nd	R:W NEXT	内部動作 20 ス	ステート			
DIVXU.B Rs,Rd	t	R:W NEXT	内部動作 12 フ	ステート				
DIVXU.W Rs,EF	Rd	R:W NEXT	内部動作 20 フ	ステート				
EEPMOV.B		R:W 2nd	R:B EAs *1	R:B EAd *1	R:B EAs *2	R:B EAd *2	R:W NEXT	
EEPMOV.W		R:W 2nd	R:B EAs *1	R:B EAd *1	R:B EAs *2	R:B EAd *2	R:W NEXT	
EXTS.W Rd		R:W NEXT			← n回繰り	J返す *2→		
EXTS.L ERd		R:W NEXT						
EXTU.W Rd		R:W NEXT						
EXTU.L ERd		R:W NEXT						
INC.B Rd		R:W NEXT						
INC.W #1/2,Rd		R:W NEXT						
INC.L #1/2,ERd	t	R:W NEXT						
JMP @ERn		R:W NEXT	R:W EA					
JMP @aa:24	JMP @aa:24 R		内部動作 2 ステート	R:W EA				
JMP@@ /	'ーマ	R:W NEXT	R:W aa:8	内部動作	R:W EA			
aa:8 ル	,			2 ステート				
	'ドバ 'スト	R:W NEXT	R:W aa:8	R:W aa:8	内部動作 2 ステート	R:W EA		
JSR@ER ノ n ル	'ーマ '	R:W NEXT	R:W EA	W:W スタック				
	'ドバ 'スト	R:W NEXT	R:W EA	W:W スタック(H)	W:W スタック(L)			
JSR@aa: ノ 24 ル	'ーマ	R:W 2nd	内部動作 2ステート	R:W EA	W:W スタック			
	ドバ	R:W 2nd	内部動作	R:W EA	W:W	W:W		
	/スト 'ーマ	R:W NEXT	2ステート	W:W	スタック(H)	スタック(L)		
aa:8 ル		K.W NEAT	R:W aa:8	スタック	R:W EA			
7	'ドバ 'スト	R:W NEXT	R:W aa8	R:W aa8	W:W スタック(H)	W:W スタック(L)	R:W EA	
LDC #xx8,CCR		R:W NEXT						
LDC Rs,CCR		R:W NEXT						
LDC@ERs,CCR	R	R:W 2nd	R:W NEXT	R:W EA				
LDC@(d:16,ERs),CC R		R:W 2nd	R:W 3rd	R:W NEXT	R:W EA			
LDC@(d:24,ER:	Rs),CC	R:W 2nd	R:W 3rd	R:W 4th	R:W 5th	R:W NEXT	R:W EA	
LDC@ERs+,CC	CR	R:W 2nd	R:W NEXT	内部動作 2 ステート	R:W EA			
LDC@aa:16,CC	CR	R:W 2nd	R:W 3rd	R:W NEXT	R:W EA			

命令	1	2	3	4	5	6	7	8
LDC@aa:24,CCR	R:W 2nd	R:W 3rd	R:W 4th	R:W NEXT	R:W EA			
MOV.B #xx:8,Rd	R:W NEXT							
MOV.B Rs,Rd	R:W NEXT							
MOV.B @ERs,Rd	R:W NEXT	R:B EA						
MOV.B	R:W 2nd	R:W NEXT	R:W EA					
@(d:16,ERs),Rd								
MOV.B	R:W 2nd	R:W 3rd	R:W 4th	R:W NEXT	R:B EA			
@(d:24,ERs),Rd								
MOV.B @ERs+,Rd	R:W NEXT	内部動作 2 ステート	R:B EA					
MOV.B @aa:8,Rd	R:W NEXT	R:B EA						
MOV.B @aa:16,Rd	R:W 2nd	R:W NEXT	R:B EA					
MOV.B @aa:24,Rd	R:W 2nd	R:W 3rd	R:W NEXT	R:B EA				
MOV.B Rs,@ERd	R:W NEXT	W:B EA						
MOV.B Rs,@(d:16,ERd)	R:W 2nd	R:W NEXT	w:B EA					
MOV.B Rs,@(d:24,ERd)	R:W 2nd	R:W 3rd	R:W 4th	R:W NEXT	W:B EA			
MOV.B Rs,@-ERd	R:W NEXT	内部動作 2 ステート	W:B EA					
MOV.B Rs,@aa:8	R:W NEXT	W:B EA						
MOV.B Rs,@aa:16	R:W 2nd	R:W NEXT	W:B EA					
MOV.B Rs,@aa:24	R:W 2nd	R:W 3rd	R:W NEXT	W:B EA				
MOV.W #xx:16.Rd	R:W 2nd	R:W NEXT						
MOV.W Rs,Rd	R:W NEXT							
MOV.W @ERs,Rd	R:W NEXT	R:W EA						
MOV.W @(d:16,ERs),Rd	R:W 2nd	R:W NEXT	R:W EA					
MOV.W @(d:24,ERs),Rd	R:W 2nd	R:W 3rd	R:W 4th	R:W NEXT	R:W EA			
MOV.W @ERs+,Rd	R:W NEXT	内部動作 2 ステート	R:W EA					
MOV.W @aa16,Rd	R:W 2nd	R:W NEXT	R:W EA					
MOV.W @aa:24,Rd	R:W 2nd	R:W 3rd	R:W NEXT	R:B EA				
MOV.W Rs,@ERd	R:W NEXT	W:W EA						
MOV.W Rs,@(d:16,ERd)	R:W 2nd	R:W NEXT	W:W EA					
MOV.W Rs,@(d:24,ERd)	R:W 2nd	R:W 3rd	R:W 4th	R:W NEXT	W:W EA			
MOV.W Rs,@-ERd	R:W NEXT	内部動作 2 ステート	W:W EA					
MOV.W Rs,@aa:16	R:W 2nd	R:W NEXT	W:W EA					
MOV.W Rs,@aa:24	R:W 2nd	R:W 3rd	R:W NEXT	W:W EA				
MOV.L #xx:32,ERd	R:W 2nd	R:W 3rd	R:W NEXT					
MOV.L ERs,ERd	R:W NEXT							
MOV.L @ERs,ERd	R:W 2nd	R:W NEXT	R:W EA	R:W EA+2				

命令	1	2	3	4	5	6	7	8
MOV.L @(d:16,ERs),ERd	R:W 2nd	R:W 3rd	R:W NEXT	R:W EA	R:W EA+2			
MOV.L @(d:24,ERs),ERd	R:W 2nd	R:W 3rd	R:W 4th	R:W 5th	R:W NEXT	R:W EA	R:W EA+2	
MOV.L @ERs+,ERd	R:W 2nd	R:W NEXT	内部動作 2 ステート	R:W EA	R:W EA+2			
MOV.L @aa:16,ERd	R:W 2nd	R:W 3rd	R:W NEXT	R:W EA	R:W EA+2			
MOV.L @aa:24,ERd	R:W 2nd	R:W 3rd	R:W 4th	R:W NEXT	R:W EA	R:W EA+2		
MOV.L ERs,@ERd	R:W 2nd	R:W NEXT	W:W EA	W:W EA+2				
MOV.L ERs,@(d:16,ERd)	R:W 2nd	R:W 3rd	R:W NEXT	W:W EA	W:W EA+2			
MOV.L ERs,@(d:24,ERd)	R:W 2nd	R:W 3rd	R:W 4th	R:W 5th	R:W NEXT	W:W EA	W:W EA+2	
MOV.L ERs,@-ERd	R:W 2nd	R:W NEXT	内部動作 2 ステート	W:W EA	W:W EA+2			
MOV.L ERs,@aa:16	R:W 2nd	R:W 3rd	R:W NEXT	W:W EA	W:W EA+2			
MOV.L ERs,@aa:24	R:W 2nd	R:W 3rd	R:W 4th	R:W NEXT	W:W EA	W:W EA+2		
MOVFEP @aa:16,Rd	R:W 2nd	内部動作 2 ステート	R:W *3 EA					
MOVTPE Rs,@aa:16	R:W 2nd	内部動作 2 ステート	R:W * ³ EA					
MULXS.B Rs,Rd	R:W 2nd	R:W NEXT	内部動作 12 2	ステート				
MULXS.W Rs,ERd	R:W 2nd	R:W NEXT	内部動作 20 2	ステート		•	•	
MULXU.B Rs,Rd	R:W NEXT	内部動作 12 2	ステート					
MULXU.W Rs,ERd	R:W NEXT	内部動作 20 2	ステート					
NEG.B Rd	R:W NEXT							
NEG.W Rd	R:W NEXT							
NEG.L ERd	R:W NEXT							
NOP	R:W NEXT							
NOT.B Rd	R:W NEXT							
NOT,W Rd	R:W NEXT							
NOT.L ERd	R:W NEXT							
OR.B #xx:8,Rd	R:W NEXT							
OR.B Rs,Rd	R:W NEXT							
OR.W #xx:16,Rd	R:W 2nd	R:W NEXT						
OR.W Rs,Rd	R:W NEXT							
OR.L #xx:32,ERd	R:W 2nd	R:W 3rd	R:W NEXT					
OR.L ERs,ERd	R:W 2nd	R:W NEXT						
ORC #xx:8,CCR	R:W NEXT							
POP.W Rn	R:W NEXT	内部動作 2 ステート	R:W スタック					
POP.L ERn	R:W 2nd	R:W NEXT	内部動作 2 ステート	R:W スタック(H)	R:W スタック(L)			
PUSH.W Rn	R:W NEXT	内部動作 2 ステート	W:W スタック					

命令		1	2	3	4	5	6	7	8
PUSH.L ERn		R:W 2 nd	R:W NEXT	内部動作 2 ステート	W:W スタック(L)	W:W スタック(H)			
ROTL.B Rd R:W		R:W NEXT							
ROTL.W Rd R:W NEX		R:W NEXT							
ROTL.L E	≣Rd	R:W NEXT							
ROTR.B	Rd	R:W NEXT							
ROTR.W	Rd	R:W NEXT							
ROTR.L	ERd	R:W NEXT							
ROTXL.E	3 Rd	R:W NEXT							
ROTXL.V	V Rd	R:W NEXT							
ROTXL.L	. ERd	R:W NEXT							
ROTXR.E	3 Rd	R:W NEXT							
ROTXR.\	N Rd	R:W NEXT							
ROTXR.L	_ ERd	R:W NEXT							
RTE		R:W NEXT	R:W スタック(H)	R:W スタック(L)	内部動作 2 ステート	R:W *4			
RTS	ノーマル	R:W NEXT	R:W スタック	内部動作 2 ステート	R:W * ⁴				
	アドバン	R:W NEXT	R:W	R:W	内部動作	R:W *4			
	スト		スタック(H)	スタック(L)	2 ステート				
SHAL.B F	Rd	R:W NEXT							
SHAL.W	Rd	R:W NEXT							
SHAL.L E	ERd	R:W NEXT							
SHAR.B	Rd	R:W NEXT							
SHAR.W	Rd	R:W NEXT							
SHAR.L I	ERd	R:W NEXT							
SHLL.B F	₹d	R:W NEXT							
SHLL.W	Rd	R:W NEXT							
SHLL.L E	Rd	R:W NEXT							
SHLR.B I	Rd	R:W NEXT							
SHLR.W	Rd	R:W NEXT							
SHLR.L E	ERd	R:W NEXT							
SLEEP		R:W NEXT							
STC CCF	R,Rd	R:W NEXT							
STC CCF	R,@ERd	R:W 2nd	R:W NEXT	W:W EA					
STC CCR,@(d:16,ERd)		R:W 2nd	R:W 3rd	R:W NEXT	W:W EA				
STC CCR,@(d:24,ERd)		R:W 2nd	R:W 3rd	R:W 4th	R:W 5th	R:W NEXT	W:W EA		
STC CCR,@-ERd		R:W 2nd	R:W NEXT	内部動作 2 ステート	W:W EA				
STC CCR,@aa:16		R:W 2nd	R:W 3rd	R:W NEXT	W:W EA				
STC CCR,@aa:24		R:W 2nd	R:W 3rd	R:W 4th	R:W NEXT	W:W EA			
SUB.B Rs,Rd		R:W NEXT							
SUB.W #xx:16,Rd		R:W 2nd	R:W NEXT						

命令		1	2	3	4	5	6	7	8
SUB.W Rs,Rd		R:W NEXT							
SUB.L #xx:32,ERd		R:W 2nd	R:W 3rd	R:W NEXT					
SUB.L ERs,ERd		R:W NEXT							
SUBS #1/2/4,ERd		R:W NEXT							
SUBX #xx:8,Rd		R:W NEXT							
SUBX Rs,Rd		R:W NEXT							
TRAPA #x:2	ノーマル	R:W NEXT	内部動作 2 ステート	W:W スタック(L)	W:W スタック(H)	R:W VEC	内部動作 2 ステート	R:W * ⁷	
	アド バン スト	R:W NEXT	内部動作 2ステート	W:W スタック(L)	W:W スタック(H)	R:W VEC	R:W VEC+2	内部動作 2ステート	R:W * ⁷
XOR.B #xx8,Rd		R:W NEXT							
XOR.B Rs,Rd		R:W NEXT							
XOR.W #xx:16,Rd		R:W 2nd	R:W NEXT						
XOR.W Rs,Rd		R:W NEXT							
XOR.L #xx:32,ERd		R:W 2nd	R:W 3rd	R:W NEXT					
XOR.L ERs,ERd		R:W 2nd	R:W NEXT						
XORC #xx:8,CCR		R:W NEXT							
リセット 例外処理	ノーマ ル	R:W VEC	内部動作 2 ステート	R:W *5					
	アドバ ンスト	R:W VEC	R:W VEC+2	内部動作 2 ステート	R:W * ⁵				
割り込み 例外処理	ノーマ ル	R:W * ⁶	内部動作 2 ステート	W:W スタック(L)	W:W スタック(H)	R:W VEC	内部動作 2 ステート	R:W * ⁷	
	アドバ ンスト	R:W * ⁶	内部動作 2 ステート	W:W スタック(L)	W:W スタック(H)	R:W VEC	R:W VEC+2	内部動作 2 ステート	R:W * ⁷

- 【注】 *1 EAs は ER5、EAd は ER6 の内容です。
 - *2 EAs は ER5、EAd は ER6 の内容で、実行後それぞれ 1 が加算されます。 また、n は R4L または R4 の初期値であり、n=0 のときこれらは実行されません。
 - *3 バイトサイズリード/ライトに必要なステート数は 9~16 です。
 - *4 リターン後の先頭アドレスです。
 - *5 プログラムのスタートアドレスです。
 - *6 プリフェッチアドレスです。退避される PC に 2 を加算したアドレスです。 また、スリープモード、ソフトウェアスタンバイモードからの復帰時にはリード動作は行われず、 内部動作となります。
 - *7 割り込み処理ルーチンの先頭アドレスです。

3. 処理状態

3.1 概要

H8/300H CPU の処理状態には、プログラム実行状態、例外処理状態、低消費電力状態、リセット状態、およびバス権解放状態の 5 種類があります。さらに、低消費電力状態には、スリープモード、ソフトウェアスタンバイモード、およびハードウェアスタンバイモードがあります。処理状態の分類を図 3.1 に、各状態間の遷移を図 3.2 に示します。なお、詳細は、当該 LSI のハードウェアマニュアルを参照してください。




図 3.1 処理状態の分類




図 3.2 状態遷移図

3.2 プログラム実行状態

CPU がプログラムを順次実行している状態です。

3.3 例外処理状態

リセット、割り込み、またはトラップ命令の例外処理要因によって起動され、CPUが通常の処理状態の流れを変え、例外処理ベクタテーブルからスタートアドレスを取り出し、その番地に分岐する過度的な状態です。割り込みおよびトラップ命令例外処理では、SP(ER7)を参照して、PC および CCR の退避を行います。

3.3.1 例外処理の種類と優先度

例外処理には、リセット、割り込み、およびトラップ命令があります。**表 3.1** に、例外処理の種類と優先度を示します。トラップ命令例外処理は、プログラム実行状態で常に受け付けられます。

優先度	度 例外処理要因 例外処理検出タイミング		例外処理開始タイミング			
高▲	リセット	クロック同期	RES 端子が Low レベルから High レベルに変化すると、ただちに例外処理を開始します。			
	割り込み	命令の実行終了時*	割り込み要求が発生すると、命令の実行終了時または 例外処理の終了時に例外処理を開始します。			
低	トラップ命令	TRAPA 命令実行時	トラップ(TRAPA)命令を実行すると、例外処理を開始します。			

表 3.1 例外処理の種類と優先度

【注】*ANDC、ORC、XORC、LDC 命令の実行終了時点、またはリセット例外処理の終了時点では、割り込み要因の検出を行いません。

例外処理要因は、図3.3に示すように分類されます。

例外処理要因とベクタ番号ならびにベクタアドレスの詳細は、当該 LSI のハードウェアマニュアルを参照してください。




図 3.3 例外処理要因の分類

3.3.2 例外処理の動作

(1) リセット例外処理の動作

リセット例外処理は、最も優先度の高い例外処理です。RES 端子を Low レベルにしてリセット状態にした後、RES 端子を High レベルにすると、リセット例外処理が起動されます。リセット例外処理が起動されると、CPU は、例外処理ベクタテーブルからスタートアドレスを取り出し、その番地からプログラムの実行を開始します。リセット例外処理実行中、および終了後は、NMI を含めたすべての割り込みが禁止されます。

(2) 割り込み例外処理およびトラップ命令例外処理の動作

これらの例外処理が起動されると、CPU は SP(ER7)を参照して PC と CCR をスタックに退避します。次に、割り込みマスクビットを 1 にセットし、例外処理ベクタテーブルからスタートアドレスを取り出して分岐します。

退避される PC の値、ベクタテーブルより取り出されるスタートアドレスは、ノーマルモードでは 16 ビット、アドバンストモードでは 24 ビットとなります。

例外処理終了後のスタックの構造を図3.4に示します。




図 3.4 例外処理終了後のスタック状態

3.4 バス権解放状態

CPU 以外のバスマスタによるバス権要求に対して、バス権を解放した状態です。バス権解放状態では、CPU は内部動作を除き停止します。また、割り込みも受け付けられません。詳細は当該 LSI のハードウェアマニュアルを参照してください。

3.5 リセット状態

RES 端子が Low レベルになると、実行中の処理はすべて中止され、CPU はリセット状態になります。リセットによって CCR の I ビットが 1 にセットされます。リセット状態ではすべての割り込みが禁止されます。RES 端子を Low レベルから High レベルにすると、リセット例外処理が開始されます。詳細は当該 LSI のハードウェアマニュアルを参照してください。

3.6 低消費電力状態

低消費電力状態は CPU の動作を停止して、消費電力を下げる状態です。スリープモード、ソフトウェアスタンバイモード、ハードウェアスタンバイモードがあります。詳細は当該 LSI のハードウェアマニュアルを参照してください。

3.6.1 スリープモード

スリープモードは、SSBY(ソフトウェアスタンバイ)ビットを 0 にクリアした状態で、SLEEP 命令を実行することによって遷移するモードです。

CPU の動作は SLEEP 命令実行直後で停止します。 CPU の内部レジスタの内容は保持されます。

3.6.2 ソフトウェアスタンバイモード

ソフトウェアスタンバイモードは、SSBY ビットを1にセットした状態で、SLEEP 命令を実行することによって遷移するモードです。

CPU およびクロックをはじめ内蔵周辺モジュールのすべての動作が停止します。内蔵周辺モジュールはリセット状態になりますが、規定の電圧が与えられている限り CPU の内部レジスタの内容および内蔵 RAM の内容は保持されます。また、I/O ポートの状態も保持されます。

3.6.3 ハードウェアスタンバイモード

ハードウェアスタンバイモードは、 $\overline{\text{STBY}}$ 端子を Low レベルにすることによって遷移するモードです。

ソフトウェアスタンバイモードと同様に、CPU およびすべてのクロックは停止し、内蔵周辺モジュールはリセット状態になりますが、規定の電圧が与えられている限り CPU の内蔵 RAM の内容は保持されます。

4. 基本動作タイミング

4.1 概要

H8/300H CPU は、システムクロック(φ)を基準に動作しています。φの立ち上がりから次の立ち上がりまでの1単位をステートと呼びます。メモリサイクルまたはバスサイクルは、2または3ステートで構成され、内蔵メモリ、内蔵周辺モジュール、または外部アドレス空間によってそれぞれ異なるアクセスを行います。詳細は当該LSIのハードウェアマニュアルを参照してください。

4.2 内蔵メモリ (RAM、ROM)

内蔵メモリのアクセスは2ステートアクセスを行います。このとき、データバス幅は16ビットで、バイトおよびワードサイズアクセスが可能です。内蔵メモリアクセスサイクルを図4.1に、端子状態を図4.2に示します。




図 4.1 内蔵メモリアクセスサイクル




図 4.2 内蔵メモリアクセス時の端子状態

4.3 内蔵周辺モジュールアクセスタイミング

内蔵周辺モジュールのアクセスは3ステートで行われます。このとき、データバス幅は8ビットまたは16ビットで内部I/Oレジスタにより異なります。内蔵周辺モジュールアクセスタイミングを図4.3、端子状態を図4.4に示します。




図 4.3 内蔵周辺モジュールアクセスサイクル




図 4.4 内蔵周辺モジュールアクセス時の端子状態

4.4 外部アドレス空間アクセスタイミング

外部アドレス空間のアクセスを行うときのデータバス幅は8ビットまたは16ビット、バスサイクルは2ステートまたは3ステートです。図4.5に2ステートアクセスおよび3ステートアクセスのリードタイミングを、図4.6に2ステートアクセスおよび3ステートアクセスのライトタイミングを示します。3ステートアクセスではウェイトステートを挿入することができます。詳細は当該LSIのハードウェアマニュアルを参照してください。




図 4.5 外部デバイスアクセスタイミング (リードタイミング)




図 4.6 外部デバイスアクセスタイミング (ライトタイミング)

H8/300H シリーズ プログラミングマニュアル

発行年月 1993 年 6 月 第 1 版 1999 年 7 月 Rev. 4. 00

発 行 株式会社ルネサス テクノロジ 営業企画統括部 〒100-0004 東京都千代田区大手町 2-6-2

編 集 株式会社ルネサス小平セミコン 技術ドキュメント部

©1993, 1999 Renesas Technology Corp. All rights reserved. Printed in Japan.

RENESAS

営業お問合せ窓口 株式会社ルネサス販売

http://www.renesas.com

THE STANCE						
本		社	〒100-0004		(03) 5201-5350	
本京	浜 支	社	₹212-0058	川崎市幸区鹿島田890-12 (新川崎三井ビル)	(044) 549-1662	
西	東京支	社	〒190-0023	立川市柴崎町2-2-23 (第二高島ビル2F)	(042) 524-8701	
札	幌 支	店	₹060-0002	札幌市中央区北二条西4-1 (札幌三井ビル5F)	(011) 210-8717	
東	北 支	社	₹980-0013	仙台市青葉区花京院1-1-20 (花京院スクエア13F)	(022) 221-1351	
(1	わ き 支	店	₹970-8026	いわき市平小太郎町4-9 (損保ジャパンいわき第二ビル3F)	(0246) 22-3222	
茨	城 支	社	₹312-0034	ひたちなか市堀口832-2 (日立システムプラザ勝田1F)	(029) 271-9411	
新	潟 支	店	〒950-0087	新潟市東大通1-4-2 (新潟三井物産ビル3F)	(025) 241-4361	
松	本 支	社	₹390-0815	松本市深志1-2-11 (昭和ビル7F)	(0263) 33-6622	
中	部 営 業 本	部	₹460-0008	名古屋市中区栄3-13-20 (栄センタービル4F)	(052) 261-3000	
浜	松 支	店	₹430-7710	浜松市板屋町111-2(浜松アクトタワー10F)	(053) 451-2131	
西	部 営 業 本	部	〒541-0044	大阪市中央区伏見町4-1-1 (明治安田生命大阪御堂筋ビル)	(06) 6233-9500	
北	陸支	社	₹920-0031	金沢市広岡3-1-1 (金沢パークビル8F)	(076) 233-5980	
中	国 支	社	₹730-0036	広島市中区袋町5-25 (広島袋町ビルディング8F)	(082) 244-2570	
松	国 山 支 取 支	店	₹790-0003	松山市三番町4-4-6 (GEエジソンビル松山2号館3F)	(089) 933-9595	
鳥	取 支	店	〒680-0822	鳥取市今町2-251 (日本生命鳥取駅前ビル)	(0857) 21-1915	
九	州 支	社	₹812-0011	福岡市博多区博多駅前2-17-1 (ヒロカネビル本館5F)	(092) 481-7695	
鹿	児 島 支	店	₹890-0053	鹿児島市中央町12-2 (明治安田生命鹿児島中央町ビル)	(099) 284-1748	

■技術的なお問合せおよび資料のご請求は下記へどうぞ。 総合お問合せ窓口:カスタマサポートセンタ E-Mail: csc@renesas.com

H8/300H シリーズ プログラミングマニュアル

