# 西安电子科技大学

# 数字电路与逻辑设计实验 课程实验报告

人工智能     学院     1920012     班       姓名     杨文韬     学号     18020100245       同作者     丁辉       实验日期     2021 年 10 月 31 日    ##  ##  ##  ##  ##  ##  ##  ##  ##  #	实验名称	交通火	<b>汀控制器</b>					
同作者			成	绩				
指导教师:年月日 <b>实验报告内容基本要求及参考格式</b> 一、实验目的: 预期达到的功能 二、实验环境 三、方案设计及理论计算: 原理框图、关键部分的设计和计算	同作者	丁辉						
字验报告内容基本要求及参考格式  一、实验目的: 预期达到的功能 二、实验环境 三、方案设计及理论计算: 原理框图、关键部分的设计和计算	指导教师评语:							
字验报告内容基本要求及参考格式  一、实验目的: 预期达到的功能 二、实验环境 三、方案设计及理论计算: 原理框图、关键部分的设计和计算								
<ul><li>一、实验目的: 预期达到的功能</li><li>二、实验环境</li><li>三、方案设计及理论计算: 原理框图、关键部分的设计和计算</li></ul>								
二、实验环境三、方案设计及理论计算:原理框图、关键部分的设计和计算								
三、方案设计及理论计算:原理框图、关键部分的设计和计算	一、实验目的: 预期达到	的功能						
	二、实验环境							
四、实验数据和仿真: 仿真波形和结果	三、方案设计及理论计算:原理框图、关键部分的设计和计算							
五 字验结果分析								

六、实验代码

# 目录

1	买验	目的	1
2	实验	环境	1
3	方案 3.1 3.2 3.3	设计及理论计算         分频器模块	1 1 2 3
4	实验	数据和仿真	3
5	实验	结果和分析	3
6	实验	代码	4
	6.1	$module \ 1  \dots  \dots  \dots  \dots  \dots  \dots  \dots  \dots  \dots $	4
	6.2	$module \ 2  \dots \dots$	5
	6.3	module 3 $\dots$	6
	6.4	仿真测试代码	10
Aŗ	peno	dices	13
附.	录 A	管脚分配	13

# 交通灯控制器

### 1 实验目的

掌握基本的时序逻辑设计方法,学习利用计数器和状态机设计交通灯控制器。分两个方向 (1,2),每个方向各有红 (R)、绿 (G) 两个交通灯。按下按钮  $K0 \sim K3$  时直接进入对应序号的状态,随后即转入自动方式。在自动方式下,控制器的状态转移表如表 1 所示。

秋 1. 水心状物状				
状态	亮灯	停留时间		
S0	R1,G2	2s		
S1	R1	1s		
S2	G1,R2	2s		
S3	R2	1s		

表 1: 状态转移表

## 2 实验环境

- Quartus II 13.0: 创建项目,编写 Verilog HDL 代码,并进行编译之后生成 Test Bench 模板,输入信号进行仿真
- ModelSim ALTERA 10.4d: 进行仿真获得仿真波形
- LATEX: 制作封面并进行文档编写排版
- Visio 2016: 用于原理框图的绘制

## 3 方案设计及理论计算

方案设计分为三个模块,分别为分频器模块 (clk\_div)、按键防抖模块 (key\_scan)、红绿灯状态转换模块 (led\_trans),它们之间的关系可用如图 1 所示的原理框图表示

### 3.1 分频器模块

在交通灯控制系统中,通过自动控制方式指挥交通。因此需要给电路一个稳定的时钟,板件接的时钟是 50mhz 频率的,对于以秒级的交通灯和 10ms-30ms 的按键防抖来




图 1: 原理框图

说,这样的频率太快了,因此我们需要设计分频器模块,将 50mhz 分频成 1khz。假设系统时钟频率为  $clk\_sys$ ,期望输出时钟频率为  $clk\_out$ ,则分频器的模值 M 计算公式为

$$M = \frac{clk\_sys/clk\_out}{2} - 1 = \frac{50 \times 10^3}{2} - 1 = 24999$$

信号的命名如下

- clk: 系统输入信号, 由外部 50m 晶振产生
- rst: 系统复位信号, 低电平有效
- clk\_1k: 系统输出信号,为 1khz 频率的输出

在具体代码实现中,需要用到两个 always 模块,第一个 always 用于设计模 25000 计数器,第二个 always 用于记录 1khz 输出时钟信号当前是高电平还是低电平。

#### 3.2 按键防抖模块

根据题意要求,需要设置 4 个按键,按下后分别置电路于 4 种状态,通过上网查找相关资料后发现,在按键过程中,由于硬件特性,会产生毛刺现象,一般我们需要选用 10ms 以上的防抖来规避,在我们的设计中,使用的是 16ms 的防抖。信号的命名如下

- clk\_1k: 系统输入信号, 为 1khz 的输入时钟信号
- rst: 系统复位信号, 低电平有效
- key\_in: 系统输入信号, 为外部按键输入
- key\_delt: 信号经过防抖处理后的脉冲信号,用于状态机的转移。

在具体代码实现中,用 16 位的 key\_in\_shift 记录连续 16ms 电平值, key\_in\_shift 全为 1 时, key\_filter 为 1, key\_in\_shift 全为 0 时, key\_filter 为 0, 其他情况下 key\_filter

保持上一次状态,最后用按键后松开的上升沿进行边沿检测,key\_delt 为 1 时表示检测到边沿。

#### 3.3 红绿灯状态转换模块

这个模块主要负责红绿灯的转换,首先调用前两个模块的信号,根据题意,从 S0 到 S1 状态和从 S2 到 S3 状态,需要从 0 计数到 1999,共  $2000 \times 1 \text{ms} = 2 \text{s}$ ; 从 S1 到 S2 状态和从 S3 到 S0 状态,需要从 0 计数到 999,共  $1000 \times 1 \text{ms} = 1 \text{s}$ 

## 4 实验数据和仿真

用 Quartus II 生成 TestBench 后,在工程目录的 simulation/modelsim 文件下找到 vt 文件进行编辑,仿真输入的含义为假设一次按键时间为 20ms,11s 时按键 0 到 S0 状态,22s 时按键 1 到 S1 状态,33s 时按键 2 到 S2 状态,44s 时按键 3 到 S3 状态。得到 如图 2 所示的仿真波形图




图 2: 仿真波形图

## 5 实验结果和分析

通过编写代码和仿真测试后,分配好管脚,管脚分配图见附录图 4 所示,我们将我们的程序烧录进开发板,S0 工作状态如图 3 所示,实验结果完全符合我们的预期,通过按按键进入对应的状态,实验不足之处在于没有添加数码管数字显示倒计时。




图 3: S0 工作状态示意图

# 6 实验代码

#### 6.1 module 1

```
`timescale 1ns/1ns
   module clk_div(
                         clk,
3
                         rst,
                         clk_1k
                         );
6
7
   input clk,rst;
8
   output clk_1k;
   reg clk_1k_reg=1'b0;
10
   reg[15:0] clk_div_cnt;
11
12
   always @(posedge clk or negedge rst)
13
   begin
14
       if(rst==1'b0)
15
            clk_div_cnt <=0;</pre>
16
       else if(clk_div_cnt==24999)
17
```

```
clk_div_cnt <= 0;
18
       else
19
            clk_div_cnt <= clk_div_cnt +1;</pre>
20
   end
21
22
   always @(posedge clk or negedge rst)
23
24
       if(rst==1'b0)
25
            clk_1k_reg <= 1 'b0;
26
       else if(clk_div_cnt==24999)
27
            clk_1k_reg <=~clk_1k_reg;</pre>
28
   end
29
30
   assign clk_1k=clk_1k_reg;
31
   // assign clk_1k=clk; // 仿真时上一行注释, 这一行取消注释
32
33
   endmodule
```

#### $6.2 \mod 2$

```
`timescale 1ns/1ns
   module key_scan(
2
                         clk_1k,
3
                         rst,
                         key_in,
5
                         key_delt
6
                         );
8
   input clk_1k,rst;
   input key_in;
10
   output key_delt;
11
   reg key_in_dly1,key_in_dly2;
12
   reg[15:0] key_in_shift;
13
   reg key_filter,key_filter_dly1;
   reg[1:0] rst_cnt;
15
16
   // syn key_in
17
   always @(posedge clk_1k)
18
   begin
19
       key_in_dly1 <= key_in;
20
       key_in_dly2 <= key_in_dly1;
21
   end
22
23
   always @(posedge clk_1k)
  begin
```

```
key_in_shift<={key_in_shift[14:0],key_in_dly2};</pre>
   end
27
28
   always @(posedge clk_1k or negedge rst)
29
30
   begin
        if(rst==1'b0)
31
            key_filter <= 1 'b1;
32
        else if(key_in_shift==0)
33
             key_filter<=1'b0;</pre>
34
        else if(key_in_shift==16'b1111111111111111)
35
            key_filter<=1'b1;</pre>
36
        else
37
            key_filter<=key_filter;</pre>
38
   end
39
40
   always @(posedge clk_1k)
41
   begin
42
        key_filter_dly1<=key_filter;</pre>
43
   end
44
45
   assign key_delt=(~key_filter_dly1) & key_filter;
46
47
   endmodule
48
```

#### 6.3 module 3

```
`timescale 1ns/1ns
   module led_trans(
2
                          clk,
3
                          rst,
4
                          key0,
5
                          key1,
6
                          key2,
7
                          key3,
8
                          led0_red,
9
                          led0_green,
10
                          led1_red,
11
                          led1_green
12
                          );
13
14
   input clk,rst;
15
   input key0,key1,key2,key3;
   output led0_red,led0_green,led1_red,led1_green;
17
18
                    S0 =
                             4'b0000;
   parameter
19
```

```
parameter
                    S1
                             4'b0001;
                         =
   parameter
                    S2
                         =
                             4'b0011;
21
                    S3
   parameter
                             4'b0111;
   reg[3:0] cur_state;
23
24
   reg[10:0] time_cnt;
   reg led0_red_reg,led0_green_reg,led1_red_reg,led1_green_reg;
25
   wire clk_1k;
26
   wire key_filter0,key_filter1,key_filter2,key_filter3;
27
28
29
   clk_div clk_div_inst(
30
                                            (clk),
                               .clk
31
32
                               .rst
                                            (rst),
                               .clk_1k
                                            (clk_1k)
33
                              );
34
35
   key_scan key_scan_inst0(
36
                               .clk_1k
                                            (clk_1k),
37
                                            (rst),
                               .rst
38
                               .key_in
                                            (key0),
39
                               .key_delt
                                            (key_filter0)
40
                              );
41
42
   key_scan key_scan_inst1(
43
                                            (clk_1k),
                               .clk_1k
44
                               .rst
                                            (rst),
45
                               .key_in
                                            (key1),
46
                               .key_delt
                                            (key_filter1)
47
                              );
48
49
   key_scan key_scan_inst2(
50
                                            (clk_1k),
                               .clk_1k
51
                               .rst
                                            (rst),
52
                               .key_in
                                            (key2),
53
                                            (key_filter2)
                               .key_delt
54
                              );
55
56
   key_scan key_scan_inst3(
57
                                            (clk_1k),
                               .clk_1k
58
                                            (rst),
                               .rst
59
                               .key_in
                                            (key3),
60
                                            (key_filter3)
                               .key_delt
61
                              );
62
63
   // state
64
   always @(posedge clk_1k or negedge rst)
65
   begin
```

```
if(rst==1'b0)
67
              cur_state <= S0;
68
         else if(key_filter0==1'b1)
              cur_state <= S0;
70
         else if(key_filter1==1'b1)
71
              cur state <= S1;</pre>
72
         else if(key_filter2==1'b1)
73
              cur_state <= S2;
74
         else if(key_filter3==1'b1)
75
              cur_state <= S3;
76
         else
77
              case(cur_state)
78
                       if(time cnt==1999)
79
                             cur_state <= S1;
80
              S1 :
                       if(time_cnt==999)
81
                             cur_state <= S2;
82
              S2 :
                       if(time_cnt==1999)
83
                             cur_state <= S3;
                       if(time_cnt==999)
              S3 :
85
                            cur_state <= S0;
86
                            cur_state <= S0;
              default :
87
              endcase
88
    end
89
90
    // time_cnt
91
    always @(posedge clk_1k or negedge rst)
92
    begin
93
         if(rst==1'b0)
94
              time_cnt <= 0;
95
         else if(key_filter0==1'b1 | key_filter1==1'b1 | key_filter2==1'b1 |
96
             key_filter3==1'b1)
              time_cnt <= 0;</pre>
97
         else
98
              case(cur_state)
99
                       if(time_cnt==1999)
100
                            time_cnt <=0;</pre>
101
                        else
102
                            time_cnt <= time_cnt +1;</pre>
103
                       if(time_cnt==999)
              S1 :
104
                            time_cnt <= 0;</pre>
105
                       else
106
                             time_cnt <= time_cnt +1;</pre>
107
              S2 :
                       if(time_cnt==1999)
108
                             time_cnt <= 0;
109
                       else
110
111
                             time_cnt <= time_cnt +1;</pre>
              S3 :
                       if(time_cnt==999)
112
```

```
time_cnt<=0;
113
                         else
114
                              time_cnt <= time_cnt +1;</pre>
115
               default :
                              time_cnt <= 0;
116
117
               endcase
    end
118
119
    // led0_red
120
    always @(posedge clk_1k)
121
    begin
122
         case(cur state)
123
         S0 :
                   led0_red_reg<=1'b1;</pre>
124
                    led0 red reg<=1'b1;</pre>
125
         S1 :
         S2 :
                    led0_red_reg<=1'b0;</pre>
126
         S3 :
                   led0_red_reg<=1'b0;</pre>
127
                        led0_red_reg<=1'b0;</pre>
         default :
128
         endcase
129
130
    end
131
    // led0_green
132
    always @(posedge clk_1k)
133
    begin
134
         case(cur_state)
135
                   led0_green_reg<=1'b0;</pre>
136
         S1 :
                    led0_green_reg<=1'b0;</pre>
137
                    led0_green_reg<=1'b1;</pre>
         S2 :
138
                    led0_green_reg<=1'b0;</pre>
         S3 :
139
         default :
                         led0_green_reg<=1'b0;</pre>
140
         endcase
141
    end
142
    // led1 red
144
    always @(posedge clk_1k)
145
    begin
146
         case(cur_state)
147
         S0 :
                   led1_red_reg<=1'b0;</pre>
148
                    led1 red reg<=1'b0;</pre>
         S1 :
149
         S2 :
                    led1_red_reg<=1'b1;</pre>
150
                    led1_red_reg<=1'b1;</pre>
151
         default :
                        led1_red_reg<=1'b0;</pre>
152
         endcase
153
    end
154
155
    // led1_green
156
    always @(posedge clk_1k)
157
158
       case(cur_state)
159
```

```
S0 :
                  led1_green_reg<=1'b1;</pre>
160
                  led1_green_reg<=1'b0;</pre>
         S1 :
161
                  led1_green_reg<=1'b0;</pre>
         S2 :
162
                  led1_green_reg<=1'b0;</pre>
         S3 :
163
164
         default : led1_green_reg<=1'b0;</pre>
         endcase
165
    end
166
167
    assign led0_red=led0_red_reg;
168
    assign led0_green=led0_green_reg;
169
    assign led1 red=led1 red reg;
170
    assign led1_green=led1_green_reg;
171
172
173
    endmodule
```

#### 6.4 仿真测试代码

```
// Copyright (C) 1991-2013 Altera Corporation
  // Your use of Altera Corporation's design tools, logic functions
  // and other software and tools, and its AMPP partner logic
  // functions, and any output files from any of the foregoing
  // (including device programming or simulation files), and any
  // associated documentation or information are expressly subject
  // to the terms and conditions of the Altera Program License
7
  // Subscription Agreement, Altera MegaCore Function License
8
  // Agreement, or other applicable license agreement, including,
  // without limitation, that your use is for the sole purpose of
  // programming logic devices manufactured by Altera and sold by
11
  // Altera or its authorized distributors. Please refer to the
  // applicable agreement for further details.
13
14
                        ***********
15
  // This file contains a Verilog test bench template that is freely editable
16
  // suit user's needs .Comments are provided in each section to help the
17
     user
  // fill out necessary details.
18
  19
  // Generated on "10/30/2021 10:55:37"
20
21
  // Verilog Test Bench template for design : led_trans
22
  // Simulation tool : ModelSim-Altera (Verilog)
24
25
26
```

```
`timescale 100 us/ 100 us
   module bd();
28
   // constants
   // general purpose registers
30
31
   reg eachvec;
   // test vector input registers
32
  reg clk;
33
   reg key0;
34
   reg key1;
35
  reg key2;
36
  reg key3;
37
   reg rst;
38
   // wires
39
   wire led0_green;
40
  wire led0_red;
41
   wire led1_green;
   wire led1_red;
43
   // assign statements (if any)
45
   led_trans i1 (
46
   // port map - connection between master ports and signals/registers
47
       .clk(clk),
48
       .key0(key0),
49
       .key1(key1),
50
       .key2(key2),
51
       .key3(key3),
52
       .led0_green(led0_green),
53
       .led0_red(led0_red),
54
       .led1_green(led1_green),
55
       .led1_red(led1_red),
56
       .rst(rst)
57
   );
58
   initial
   begin
60
61
  clk=1'b0;
62
  rst=1'b0;
63
  key0=1'b1;
64
  key1=1'b1;
65
  key2=1'b1;
  key3=1'b1;
67
   #1
   rst=1'b1;
69
70
   #110000
71
   key0=1'b0;
  #200
```

```
key0=1'b1;
75
   #110000
76
   key1=1'b0;
77
   #200
78
   key1=1'b1;
79
   #110000
81
   key2=1'b0;
82
   #200
83
   key2=1'b1;
85
   #110000
86
   key3=1'b0;
87
   #200
88
   key3=1'b1;
90
   //#300000000
91
   //$stop;
92
   // --> end
93
    $display("Running_testbench");
94
    \quad \text{end} \quad
95
   always
96
   #5
97
   clk=~clk;
98
   begin
99
   // code executes for every event on sensitivity list
100
   // insert code here --> begin
101
102
    // -->
103
   end
104
    endmodule
105
```

# Appendices

## 附录 A 管脚分配

# Top View - Wire Bond Cyclone IV E - EP4CE10F17C8




图 4: 管脚分配图