

# 人工智能学院

数字电路与逻辑设计课程大作业报告

# 数字电子钟逻辑电路设计

姓名:杨文韬

学号: 18020100245

班级: 1920012

# 目录

第	1章	概述	1
	1.1	简述	1
	1.2	设计任务和要求	1
	1.3	设计工具	1
	1.4	元件清单	2
	1.5	设计方案流程图	3
第	2 章	原理	4
	2.1	脉冲产生	4
	2.2	计时	5
		2.2.1 分与秒的计数	5
		2.2.2 时的计数	5
		2.2.3 星期的计数	5
	2.3	显示	7
	2.4	校准	7
	2.5	报时	7
第	3 章	总结	8
	3.1	心得体会	8
A	mult	tisim 仿直申路图	9

# 第1章 概述

#### 1.1 简述

数字电子钟是一种用数字显示秒、分、时、日的计时装置,与传统的机械钟相比,它具有走时准确,显示直观、无机械传动装置等优点,因而得到了广泛的应用。小到人们日常生活中的电子手表,大到车站、码头、机场等公共场所的大型数显电子钟。

数字电子钟由以下几部分组成:石英晶体振荡器和分频器组成的秒脉冲发生器;校时电路;六十进制秒、分计数器,二十四进制(或十二进制)计时计数器;秒、分、时的译码显示部分等。

#### 1.2 设计任务和要求

用中、小规模集成电路设计一台能显示日、时、分、秒的数字电子钟,要求如下:

- 1. 由晶振电路产生 1Hz 标准秒信号。
- 2. 秒、分为 00~59 六十进制计数器。
- 3. 时为 00~23 二十四进制计数器。
- 4. 周显示从 1~日为七进制计数器。
- 5. 可手动校时:能分别进行秒、分、时、日的校时。只要将开关置于手动位置,可分别对秒、分、时、日进行手动脉冲输入调整或连续脉冲输入的校正。
- 6. 整点报时。整点报时电路要求在每个整点前鸣叫五次低音(500Hz),整点时再鸣叫一次高音(1000Hz)。

## 1.3 设计工具

- Multisim 14.0(电路仿真)
- LaTeX(文档编写)
- OBS+ 格式工厂 (功能演示视频录制)
- Visio 2016(流程图绘制)

## 1.4 元件清单

74 系列的元件有以下几种,在我的设计中用的的元件清单如表 1.1 所示。

- 1) 74××(标准型)
- 2) 74S××(肖特基)
- 3) 74LS××(低功耗肖特基)
- 4) 74ALS××(先进低功耗肖特基)
- 5) 74AS××(先进肖特基)
- 6) 74F××(高速)

表 1.1: 元件清单表

Quantity	Description	RefDes	Package	Obsolete
1	TIMER, LM555CM	U1	IPC-7351\M08A	No
7	74STD, 74160N	U2, U3,	IPC-2221A/2222\NO16	No
		U7, U8,		
		U12, U13,		
		U17		
3	74STD, 7410N	U6, U11,	IPC-2221A/2222\NO14	No
		U16		
1	74STD, 7427N	U20	IPC-2221A/2222\NO14	No
4	74STD, 7400N	U19, U21,	IPC-2221A/2222\NO14	No
		U22, U23		
3	SPDT,	S1, S2, S3	Generic\SPDT	-
3	74STD, 7451N	U24, U25,	IPC-2221A/2222\NO14	No
		U28		
4	74STD, 7404N	U26, U27,	IPC-2221A/2222\NO14	No
		U29, U31		
1	BUZZER, BUZZER	LS1	Generic\BUZZER	-
	$500 \mathrm{Hz}$			
1	74STD, 7408N	U34	IPC-2221A/2222\NO14	No
1	BUZZER, BUZZER	LS2	Generic\BUZZER	-
	1000Hz			

## 1.5 设计方案流程图

数字电子钟设计的流程图如图 1.1 所示。




图 1.1: 设计流程图

# 第2章 原理

### 2.1 脉冲产生




图 2.1: 外部引脚图




图 2.2: 电路原理图

利用 555 电路组成触发器,利用电容的充放电原理产生方波脉冲信号,通过调节电容的大小来控制输出脉冲的频率,输出频率计算公式为  $f = \frac{1.43}{(R_1+2R_2)C}$ ,利用触发器产生 1 Hz 的脉冲,实际周期为 0.984 秒,误差在可接受范围内,555 定时器的外部引脚图如图 2.1 所示,表 2.1 展示了对应功能。

引脚	名称	功能					
1	GND (地)	接地,作为低电位 (0V)					
2	TRIG (触发)	当此引脚电压降至 1/3VCC(或由控制端决定的阈值电					
		压) 时输出端给出高电位。					
3	OUT (输出)						
		输出高电平 (+VCC) 或低电位。					
4	RST(复位)	当此引脚接高电平时定时器工作,当此引脚接地时芯					
		片复位,输出低电位。					
5	CTRL (控制)	控制芯片的阈值电压 (当此管脚接空时默认两阈值电					
		压为 1/3VCC 与 2/3VCC)。					
6	THR (阈值)	当此引脚电压升至 2/3VCC(或由控制端决定的阈值电					
		压) 时输出端给出低电位。					
7	DIS (放电)	内接 OC 门,用于给电容放电。					
8	VCC (供电)	提供高电位并给芯片供电。					

表 2.1: 引脚功能表

电容放电所需时间

$$t_2 = R_2 C \ln \frac{0 - 2/3V_{cc}}{0 - 1/3V_{cc}} = R_2 C \ln 2 \approx 0.7R_2 C$$
 (2.1)

电容充电时间

$$t_1 = (R_1 + R_2) C \ln \frac{V_{cc} - 1/3V_{cc}}{V_{cc} - 2/3V_{cc}} = (R_1 + R_2) C \ln 2 \approx 0.7 (R_1 + R_2) C$$
 (2.2)

电路频率  $f = \frac{1}{t_1 + t_2} = \frac{1.43}{(R_1 + 2R_2)C}$ ,而  $R_1 = R_2 = 10$ k $\Omega$ ,故  $C = 47\mu$ F。




图 2.3: 脉冲信号产生电路图




图 2.4: 脉冲信号波形图

# 2.2 计时

用于计时的主体芯片为7块74160N,分别用来对星期、时、分、秒进行计数。

#### 2.2.1 分与秒的计数

分与秒都是 60 进制 (0-59),它们的电路基本相同,60 进制计数器采用两块 74160N **整体置 0 法**来实现。设计的电路图如图 2.6 和图 2.5 所示。

#### 2.2.2 时的计数

时是 24 进制 (0-23), 24 进制计数器采用两块 74160N **整体置 0 法**来实现。设计的 电路图如图 2.7 所示。

#### 2.2.3 星期的计数

我用 DCD\_HEX\_GREEN 上的 8 来表示周日,那么周是 7 进制 (0-6),7 进制计数器为 0 时利用一个或非门电路转化为 8 也就是周日,采用一块 74160N 来实现。设计的电路图如图 2.8 所示。




图 2.5: 秒的计数电路图




图 2.6: 分的计数电路图




图 2.7: 时的计数电路图




图 2.8: 星期的计数电路图

#### 2.3 显示

通过将计数部分的四个输出端即 74160N 的输出端  $Q_A$ 、 $Q_B$ 、 $Q_C$ 、 $Q_D$  送入对应显示模块的输入端来使显示模块显示相应的数字,显示模块用了 DCD\_HEX\_BLUE(时分秒) 和 DCD\_HEX\_GREEN(星期)。

### 2.4 校准

校准包括星期校准、时校准、分校准三个部分。通过按下对应校准开关进行校准,原理是星期、时、分分别输入 5Hz、10Hz、50Hz 时钟信号进行校准,实际应用中可根据实际情况进行修改,为防止校准信号丢失,利用了 RS 触发器电路,来提高电路的稳定性。校时电路的基本构造如图 2.9 所示。




图 2.9: 校时电路的电路图

## 2.5 报时

整点报时电路要求在每个整点前鸣叫 5次低音 (500Hz),即在 59分 50秒到 59分 59秒之间,从 59分 50秒开始蜂鸣器每隔 1秒响一次,最后在整点鸣叫一次高音 (1000Hz),可以用门电路的与实现,分别如图 2.10 和图 2.11 所示,500Hz 蜂鸣器连 7个引脚,即分计数器十位的  $Q_C$  和  $Q_A$ 、分计数器个位的  $Q_D$  和  $Q_A$ 、秒计数器十位的  $Q_C$  和  $Q_A$  以及秒计数器个位的  $Q_A$  的取反。




图 2.10: 500Hz 峰鸣器门电路图




图 2.11: 1000Hz 蜂鸣器门电路图

# 第3章 总结

### 3.1 心得体会

整个数字电子钟的完成过程较为顺利,整个电路的各个功能我能基本都在理论课程中学过了,所以设计的难度并不大,只需像堆积木一样将各个模块堆积起来即可。设计完成后,我利用 Multisim 14.0 对设计好的电路进行了仿真,得到了还算比较满意的结果。但由于本人开始做的比较晚,时间仓促导致很多地方来不及优化,只是满足了基本功能要求,所以这个文档也写得比较简陋。电路仿真图见附录图 A.1 所示,此外本人还录制了功能演示视频供检验。

通过本次制作,我复习巩固了所学的数电相关理论知识,进一步掌握了 Multisim14.0 软件的相关应用功能,提升了整体构思布置电路的技巧,本次作业的实现也激发了我对电子电路学习的兴趣,鞭策着我继续前进!

# A multisim 仿真电路图




图 A.1: 仿真电路图