








DECISOES DESTA FOLHA (F2 2.2b - intencao_EBM2_V5.md rev.2, sec. 4)

1. P1 e P2 com a pinagem da V4.1, pino a pino (RC2). Nada se renunera.
2. Pinos do barramento que esta placa nao usa levam no-connect explicito.
3. ID1 (P1.11) e ID3 (P1.13) ficam desligados: sao, muito provavelmente, a identidade da placa perante a base board. Liga-os pode partir o RC4. Copia-se o original.
4. +5V e o 5 V do BARRAMENTO (DGND). O de campo chama-se +5V_ADC. Um porto +5V nas folhas de campo fundia os dois dominios e anulava a barreira sem erro nenhum.
5. PWR_FLAG em +24V e GND_24V: o conector e uma fonte real e passiva.
6. Fiduciais FID1-FID3 na face dos SMD (RD2).

Pinagem de P1 e P2 congelada (RC2), copiada da V4.1 auditada.

Fonte de verdade: intencao rev.2 ate ao 1.o ERC limpo; depois este ficheiro
Folha 2 de 8 - 1 Conectores - P1 barramento, P2 campo, fiduciais

2Solve

Sheet: /1 Conectores/
File: 01_conectores.kicad_sch


Title: IC2S Extension Board EBM2 V5 - 6AI

Size: A4 Date: 2026-09-25

KiCad E.D.A. 10.0.5

Rev: V5

Id: 2/8



DECISOES DESTA FOLHA (F2 2.2b – fonte: planejamento_pcb_EBM2_V5.md rev.3)

1. D2 = SMA6J33A–Q (Bourns): VRWM 33 V, VBR 36,7–40,6 V, clamp 53,3 V @ 11,3 A (Bourns pag. 2, linha SMA6J33A; corrigido 2026–09–25).
A 1.a versao desta nota dizia 58,1 V; esse valor e o do SMA6J36A.
A EBM7 Legacy (53,3 V) estava certa. As decisoes 4 e 5 nao mudam.
 2. F2 (rama dos lacos) = CC12H750MA–TR (Eaton, alto I2t).
Leva 125 mA (6 x 20 mA + 3 LED). I2t de fusao 0,15 A2s.
Arranque de C2 a 32 V: $1024 \times 10e-6 / (2 \times 0,8) = 6,4e-3$ A2s; 23,4x.
 3. F1 (rama do regulador) = CC12H250MA–TR. A serie CC12H NAO tem 100 mA: começa em 250 mA (Technical Data 4309, pag. 2).
 4. D3/D4 = MBR1H100SF (100 V), NAO PMEG6010CEH (60 V): com o clamp de 53,3 V sobriariam 6,7 V. D3 = regulador, D4 = lacos.
 5. C2 = 10 uF 100 V ceramico 1210: os electroliticos de 50 V (V4.1 C12/C28) ficariam 3,3 V abaixo do clamp.
 6. R2 = net–tie OR, UNICA uniao GND_24V <-> GND_ADC.
 7. Diodos: pino 1 = CATODO (convencao KiCad = Nexperia).
 8. Trilhos como power ports globais: o nome da rede vem do campo Value e casa letra por letra com a netlist.
 9. SAI o zener V4.1 D26 de 2,45 V em serie na entrada, um zener de classe uA a conduzir ~130 mA da placa.
 10. C1 = 2,2 uF, NAO 10 uF: o TPS7A4001 so pede Cin > 1 uF.
100 V X7R em 1210 (tanda C): o 1206 X7S so dava 0,89 uF no pior caso.
TDK C3225X7R2A225K230AB: 1,18 uF a 30,4 V no pior caso (curva TDK).
 11. R3 = 150 ohm (rev. 2.5c) limita a corrente do F1 a 32 V / 153,5 ohm = 0,21 A:
 $I2t \leq 0,21 \text{ A} \times (70 \text{ uC do C1} + 92 \text{ uC a jusante}) = 3,4e-5$ A2s contra $3,8e-4$ A2s de fusao: $\geq 11,2x$ sem depender do L_LIM do U1 (TI: 200 ou 309 mA).
Sem R3 seria 1,2x. Nenhum outro CC12H resolve.
Fica ANTES da derivacao de C1: depois nao limitaria nada.
Custo a 7 mA: 1,05 V e 7 mW (U1 a 16,4 V com 18 V). Pico 0,21 A, ≤ 4 mJ.
MPN KOA SG73P2ATTD1500F: 26 W a 0,6 ms (SG73P pag. 2) contra 6,6 W: ~4x.
 12. Avaria medida: V4.1 F7/F9 = 3413.0008.22, I2t de fusao $1,5e-3$ A2s, contra 10 uF de arranque = $5,65e-3$ A2s com $R=0,51$ ohm ($1,69e-3$ com $R=1,7$). Acima nos dois casos.
- ERC: +24V e GND_24V com PWR_FLAG no P1 da folha 01, que e a fonte passiva real. Envolvente de entrada: 18–32 V (RA1).

F0/F1 concluidas (planejamento rev.3). Abertas: V5 MPN R3, V6 MPN C1.
Fonte de verdade: intencao_EBM2_V5.md ate ao primeiro ERC limpo; depois este ficheiro
Folha 3 de 8 – 2 Entrada – 24 V, proteccao e net–tie das massas

2Solve

Sheet: /2 Entrada/
File: 02_entrada.kicad_sch


Title: IC2S Extension Board EBM2 V5 – 6AI

Size: A4 Date: 2026–09–25

KiCad E.D.A. 10.0.5

Rev: V5

Id: 3/8



7. U3 TL431 a 3,52 V (rev. 2.5b) = SUMIDOURO dos clamps de campo.
R8/R9 = 4k12/10k → 2,495 x 1,412 = 3,52 V; 3,43–3,66 V a 46 mA (rev. 2.5b). C8 10 uF > 6 uF.
ACHADO V4.1: 3V3_REF nao tinha sumidouro. Seis clamps despejavam corrente num LDO, que nao absorve, e em 2,3 uF: o trilho subia sem limite.
Uma proteccao e um caminho ate ao sumidouro, nao uma peca. Corrente por canal: na 2.3b.
8. Rev. 2.5: C208 saiu (pino 4 do MCP1824 = PWRGD, sem uso). C7 = C_BYN do U1 (Ti 8.2.2.3).
9. Pinos NIC e DNC do ADR4525 e NC do TPS7A4001 com no-connect explicito.
10. Um so porto por trilho em cada bloco: os nomes de rede nao se sobrepoem.
O trilho corre em fio entre os condensadores.

DECISOES DESTA FOLHA (F2 2.2b – planejamento_pcb_EBM2_V5.md rev.3)

1. U1 TPS7A4001: entrada 7–100 V, saida max 50 mA, Iq 25 uA.
Carga -3,7 mA (ADC, ISO lado 2, ADR, NTC) + LED 1,4 mA + divisores: ≤ 7 mA.
A 32 V: (30,4 – 5) V x 7 mA = 0,18 W no HVSSOP, +12 C (66,7 C/W).
2. VOUT por R5/R6: VREF 1,173 V (datasheet 1,161–1,185).
R1/R2 = 5/1,173 – 1 = 3,2625 → 32k4/10k → VOUT = 4,974 V.
Divisor = 118 uA, acima dos 10 uA minimos do datasheet.
3. NAO se porta o comutado R–78HB da legacy: exigiria 45 mA de pre-carga para 4 mA de carga. Um linear resolve sem pre-carga.
4. Duas etapas. Rev. 2.5: U4 = MCP1824 (estavel com ceramico; o SPX3819 nao o garante).
O ultimo trilho alimenta o VDD do ADC e a referencia.
5. U2 ADR4525 alimenta-se de 3V3_REF: VIN 3–15 V, queda max 500 mV (Tabela 2): com 3,3 V sobram 0,3 V de margem.
Grau B: erro inicial +–0,02 %, TC 4 ppm/C pelo metodo bowtie.
6. +2V5_REF alimenta o VREF do MCP3208 e o topo do divisor do NTC (folha 07). Carga 160–354 uA; o ADR4525 fornece 10 mA e a sua regulacao de carga e 80 ppm/mA max: 0,003 %.

F0/F1 concluidas (planejamento rev.3). MPN dos passivos na BOM preliminar.
Fonte de verdade: intencao_EBM2_V5.md ate ao primeiro ERC limpo; depois este ficheiro
Folha 4 de 8 – 3 Alimentacao – 24 V para 5 V para 3,3 V e ref 2,5 V

2Solve

Sheet: /3 Alimentacao/
File: 03_alimentacao.kicad_sch


Title: IC2S Extension Board EBM2 V5 – 6AI


Size: A4 Date: 2026–09–25

KiCad E.D.A. 10.0.5

Rev: V5

Id: 4/8





DECISÕES DESTA FOLHA (F2 2.2b – intencao_EBM2_V5.md rev.2, sec. 8)

1. U7 MCP3208T-BI/SL: grau B, INL ± 1 LSB (DS21298E pag. 37). Mesma pinagem que o -CI.
2. MAPA DE CANAIS CONGELADO (RC4), igual a V4.1: CH0-CH3 campo 1-4, CH4 termistor, CH5 preso a 3V3_REF (le sempre 4095), CH6-CH7 campo 5-6. Nao e sequencial.
3. VREF = +2V5_REF (ADR4525), ja nao o VDD. C14 100 nF no pino.
4. VDD pela ferrite FB2 com 1 uF + 100 nF no pino (sec. 6.4, pag. 23).
5. AGND e DGND vao os dois a GND_ADC, com percursos proprios no layout.
6. FIRMWARE: SPI ≤ 1 MHz (2 MHz so garantido a VDD 5 V). Transacao de 24 bits atomica: a 85 C a amostra so dura 1,2 ms (sec. 6.2). Cadencia ≤ 4 kHz por canal.

Mapa de canais nao sequencial, congelado por RC4.

Fonte de verdade: intencao rev.2 ate ao 1.o ERC limpo; depois este ficheiro

Folha 6 de 8 – 5 ADC – MCP3208 com referencia propria

2Solve

Sheet: /5 ADC/

File: 05_adc.kicad_sch

Title: IC2S Extension Board EBM2 V5 – 6AI

Size: A4


Date: 2026-09-25


Rev: V5

KiCad E.D.A. 10.0.5

Id: 6/8

- DECISOES DESTA FOLHA (F2 – intencao_EBM2_V5.md rev. 2.5c, sec. 9 e 17)
1. Topologia da V4.1. Mudam: burden 160 -> 110 ohm 0,1 %, clamp BAT54S -> BAV199, fusivel 50 mA 1206 (Legacy).
 2. TVS: D12–D17 36 V no terminal apos o fusivel (rev. 2.3); D6–D11 33 V no retorno (rev. 2.4; grampo 53,3 V < 55 V).
 3. Rev. 2.4: protector TPS26613 no retorno, copiado da EBM7 V2.3 (Legacy U8–U11). MODE=GND: 25–40 mA durante 100 ms, corta e tenta de novo a cada 800 ms. Em curto a leitura alterna 4095 e ~0 mA. SGOOD sem uso.
 4. +12V_TPS pelo U14 (Legacy U12). VSNS 13k3/3k325: limiar 5.0 V (a Legacy tem 11k5, 4,46 V; 1,4 % de margem).
 5. Prova: 20 mA x 110 ohm = 2,200 V; saturacao a 22,7 mA. A 18 V sobram >= 14,76 V ao transmissor.
 6. Rev. 2.5: R28–R33 4k7 no pino do ADC (30 uA em curto); C32 e C33 no U14.





DECISOES DESTA FOLHA (F2 2.2b – intencao_EBM2_V5.md rev.2, sec. 10)

1. Topo do divisor em +2V5_REF e nao em 3V3_REF: pendurado em 3,3 V o canal saturava a 70 C com a referencia nova. Assim fica ratiometrico e o codigo e o da V4.1: 4096 x ratio nos dois casos. A tabela de temperatura do firmware nao muda.
2. C35 e novo. O no tem 1,6–4,7 kohm de 70 a 0 C (B25/85 3435 K); a fig. 4–2 do DS21298E so garante 1 MHz ate ~1,5 kohm. Com 100 nF no pino a resistencia de fonte deixa de contar. Constante de tempo 0,16–0,47 ms, irrelevante para uma temperatura.

C35 novo: condensador no pino, justificado pela fig. 4–2 do DS21298E.
Fonte de verdade: intencao rev.2 ate ao 1.o ERC limpo; depois este ficheiro
Folha 8 de 8 – 7 NTC – termistor da placa

2Solve


Sheet: /7 NTC/
File: 07_ntc.kicad_sch

Title: IC2S Extension Board EBM2 V5 – 6AI

Size: A4	Date: 2026–09–25	Rev: V5
KiCad E.D.A. 10.0.5		Id: 8/8

IC2S Extension Board EBM2 V5 — diagrama de blocos

Seis entradas 4-20 mA. Fluxo de sinal da esquerda para a direita: campo, conversor, barreira, barramento.



Mapa de pinos — EBM2 V5 (F2, etapa 2.4)

Esquemático	intenção rev. 2.5c , netlist EBM2_V5_P1R_final.net
Gerado por	ferramentas/gera_mapa_pinos.py — a rede de cada pino lê-se da netlist ; se discordar da intenção (§4, §8) o script recusa escrever
Datasheets	MCP3208 DS21298E (Microchip 2008); ISO7141CC SLLSE83F rev. F (TI 2015); pastas Documentos/verificacao_2_3b_rev25/datasheets/
Cruzamento com a 2.3	Os pinos coincidem com verificacao_2_3/verificacao_pinagem_EBM2_V5.md (revisão humana, 16 grupos, sem divergências)

Âmbito: os componentes de alta pinagem e as interfaces — conversor, isolador e os dois conectores. É também a base do handoff de firmware (secção final).

U7 — MCP3208T-BI/SL — conversor 12 bits, SPI

Pino	Rede (netlist)	Função	Direcção	Nível activo	Timing / observações
1	AIN1_ADC	CH0 — laço 1 (P2.2/P2.3)	entrada analógica	—	0 a VREF = 2,5 V; 4 mA = 721, 20 mA = 3604, 22,7 mA = 4095 (110 Ω). Série R28 4k7 (rev. 2.5)
2	AIN2_ADC	CH1 — laço 2	entrada analógica	—	idem, R29
3	AIN3_ADC	CH2 — laço 3	entrada analógica	—	idem, R30
4	AIN4_ADC	CH3 — laço 4	entrada analógica	—	idem, R31
5	NTC_ADC	CH4 — termistor da placa	entrada analógica	—	Não lido pelo software actual (Rodrigo 2026-09-24). Divisor de +2V5_REF, C35 100 nF no pino
6	3V3_REF	CH5 — preso ao trilho	entrada analógica	—	Lê sempre 4095 (3,3 V > VREF). Mapa congelado (RC4); não lido
7	AIN5_ADC	CH6 — laço 5	entrada analógica	—	idem, R32. O mapa não é sequencial : laço 5 = CH6
8	AIN6_ADC	CH7 — laço 6	entrada analógica	—	idem, R33
9	GND_ADC	DGND	massa	—	Massa de campo
10	CS_ADC_ISO	~CS/SHDN	entrada digital	baixo	Descida → 1.º flanco de subida de CLK ≥ 100 ns (t_SUCS); alto entre conversões ≥ 500 ns (t_CSH). Com CS alto, DOUT em alta impedância (DS21298E pág. 3)
11	MOSI_ADC_ISO	DIN	entrada digital	—	Bit de início (1.º «1» com CS baixo), SGL/DIFF, D2 D1 D0 (§5, pág. 19). Setup/hold ≥ 50 ns
12	MISO_ADC_ISO	DOUT	saída digital	—	Válido ≤ 200 ns após a descida de CLK (t_DO); bit nulo e depois B11...B0, MSB primeiro (pág. 20)
13	CLK_ADC_ISO	CLK	entrada digital	—	≤ 1 MHz (garantido a 2,7 V; 2 MHz só a 5 V, pág. 3). ≥ 10 kHz efectivos (nota 3 pág. 3, §6.2). Real: 20 kHz. Modo SPI 0,0 ou 1,1 (§6.1, pág. 21). Amostra 1,5 ciclos a partir do 4.º flanco após o início (pág. 17)
14	GND_ADC	AGND	massa	—	Percurso próprio no layout, junto ao DGND
15	+2V5_REF	VREF	alimentação (referência)	—	ADR4525 2,5 V; C14 100 nF no pino, C5 2,2 µF na saída do ADR
16	VDD_ADC	VDD	alimentação	—	3,3 V de 3V3_REF pela ferrite FB2; C15 1 µF + C16 100 nF

U6 — ISO7141CCDBQR — isolador digital 4 canais (3 → campo, 1 → barramento)

Pino	Rede (netlist)	Função	Direcção	Nível activo	Timing / observações
1	+3.3V_DIG	VCC1	alimentação	—	Lado do barramento, 3,3 V do U5 MCP1824S (fecha o gap G2: MISO a 3,3 V para a Pi)
2	DGND	GND1	massa	—	Massa do barramento
3	MOSI	INA → OUTA (pino 14)	entrada digital	—	Entradas TTL, toleram 5 V a VCC 3,3 V (SLLSE83F pág. 1). Atraso 15-45 ns a 3,3 V (§6.10, pág. 8)
4	CLK	INB → OUTB (pino 13)	entrada digital	—	idem
5	CS_ADC	INC → OUTC (pino 12)	entrada digital	baixo (atravessa sem inversão)	Entrada aberta ou lado 1 sem alimentação → OUTC alto (versão CC, tabela 3, pág. 19): o ADC fica desseleccionado

6	MISO	OUTD ← IND (pino 11)	saída digital	—	Sempre activa (EN1 fixo em VCC1, como na V4.1 e na EBM7 Legacy). Com o ADC desseleccionado, IND fica em alta impedância e OUTD vai a alto (tabela 3). Se o MISO da base board for partilhado com outro escravo SPI, há contenção: confirmar na cablagem (v14)
7	+3.3V_DIG	EN1	entrada (fixa)	alto = activo	Fixo: OUTD nunca vai a alta impedância
8	DGND	GND1	massa	—	
9	GND_ADC	GND2	massa	—	Massa de campo
10	VCC2_ISO	EN2	entrada (fixa)	alto = activo	Fixo em VCC2: OUTA/B/C sempre activas
11	MISO_ADC_ISO	IND	entrada digital	—	De DOUT do U7
12	CS_ADC_ISO	OUTC	saída digital	baixo = ADC seleccionado	Para ~CS do U7
13	CLK_ADC_ISO	OUTB	saída digital	—	Para CLK do U7
14	MOSI_ADC_ISO	OUTA	saída digital	—	Para DIN do U7
15	GND_ADC	GND2	massa	—	
16	VCC2_ISO	VCC2	alimentação	—	3,3 V de 3V3_REF pela ferrite FB1, C13 100 nF

p1 — Harwin M20-7822046 — barramento para a base board (pinagem congelada, RC2)

Pino	Rede (netlist)	Função	Direcção	Nível activo	Timing / observações
1	sem ligação	USB1 do barramento	NC	—	Não usado
2	sem ligação	USB2 do barramento	NC	—	Não usado
3	DGND	GND do barramento (GND1 na base board V2.3)	massa	—	O SPI na MainBoard vai referido a GNDI_3V3: união fora da placa (v14)
4	MOSI	MOSI	entrada digital	—	Da Raspberry Pi (mestre), 3,3 V
5	CLK	SCLK	entrada digital	—	20 kHz no software actual
6	MISO	MISO	saída digital	—	3,3 V; sempre accionada pelo isolador (ver U6 . 6)
7	sem ligação	CS_DAC	NC	—	Não há DAC nesta placa
8	sem ligação	LDAC_DAC	NC	—	
9	CS_ADC	CS_ADC	entrada digital	baixo	Na base board V2.3 o P19.9 não tem cobre: chega por fio no painel (achado da EBM7)
10	sem ligação	CS4	NC	—	
11	sem ligação	ID1	NC — tem de continuar assim	—	Provável identidade da placa perante a base board [EST]: copiado da V4.1
12	DGND	GND	massa	—	
13	sem ligação	ID3	NC — tem de continuar assim	—	idem
14	sem ligação	SDA	NC	—	
15	sem ligação	SCL	NC	—	
16	DGND	GND	massa	—	
17	+5V	+5V do barramento (+5V_IC)	alimentação	—	Para o U5. Na base board: borne P21 com TVS D53 (grampo 9,2 V) contra 6,5 V abs. max do MCP1824: v13 aberta
18	sem ligação	—	NC	—	Não existe na V4.1
19	GND_24V	0 V do painel	massa	—	Unido a GND_ADC só por R2 (net-tie). Sem cobre na base board: por fio
20	+24V	18-32 V do painel	alimentação	—	Rede, bateria ou solar (RA1). D2 SMA6J33A-Q na entrada. Por fio

P2 — Harwin M20-7821446 — campo, 6 laços 4-20 mA (pinagem congelada, RC2)

Pino	Rede (netlist)	Função	Direção	Nível activo	Timing / observações
1	sem ligação	—	NC	—	Como na V4.1
2	LOOP1_V+	Alimentação do laço 1	saída (alimentação)	—	+24V_ADC → F3 50 mA → pino; TVS D12 36 V no pino
3	AIN1-	Retorno do laço 1	entrada (corrente)	—	→ U8 TPS26613 (IN) → burden 110 Ω. TVS D6 33 V. Em curto: 25-40 mA 100 ms, corta 800 ms (leitura alterna 4095 / ~0)
4	LOOP2_V+	Alimentação do laço 2	saída (alimentação)	—	+24V_ADC → F4 50 mA → pino; TVS D13 36 V no pino
5	AIN2-	Retorno do laço 2	entrada (corrente)	—	→ U9 TPS26613 (IN) → burden 110 Ω. TVS D7 33 V. Em curto: 25-40 mA 100 ms, corta 800 ms (leitura alterna 4095 / ~0)
6	LOOP3_V+	Alimentação do laço 3	saída (alimentação)	—	+24V_ADC → F5 50 mA → pino; TVS D14 36 V no pino
7	AIN3-	Retorno do laço 3	entrada (corrente)	—	→ U10 TPS26613 (IN) → burden 110 Ω. TVS D8 33 V. Em curto: 25-40 mA 100 ms, corta 800 ms (leitura alterna 4095 / ~0)
8	LOOP4_V+	Alimentação do laço 4	saída (alimentação)	—	+24V_ADC → F6 50 mA → pino; TVS D15 36 V no pino
9	AIN4-	Retorno do laço 4	entrada (corrente)	—	→ U11 TPS26613 (IN) → burden 110 Ω. TVS D9 33 V. Em curto: 25-40 mA 100 ms, corta 800 ms (leitura alterna 4095 / ~0)
10	LOOP5_V+	Alimentação do laço 5	saída (alimentação)	—	+24V_ADC → F7 50 mA → pino; TVS D16 36 V no pino
11	AIN5-	Retorno do laço 5	entrada (corrente)	—	→ U12 TPS26613 (IN) → burden 110 Ω. TVS D10 33 V. Em curto: 25-40 mA 100 ms, corta 800 ms (leitura alterna 4095 / ~0)
12	LOOP6_V+	Alimentação do laço 6	saída (alimentação)	—	+24V_ADC → F8 50 mA → pino; TVS D17 36 V no pino
13	AIN6-	Retorno do laço 6	entrada (corrente)	—	→ U13 TPS26613 (IN) → burden 110 Ω. TVS D11 33 V. Em curto: 25-40 mA 100 ms, corta 800 ms (leitura alterna 4095 / ~0)
14	GND_ADC	0 V de campo	massa	—	Para transmissores de 4 fios / blindagem

Para o firmware (DeviceManager, extensions/EBM2.js)

Tema	Regra	Fonte
Mapa de canais	Laço 1-4 = CH0-CH3; laço 5 = CH6, laço 6 = CH7 ; CH4 = NTC; CH5 = 4095 fixo	U7 pinos 1-8; RC4
Escala	12 bits sobre VREF 2,5 V e burden 110 Ω: 1 LSB = 5,55 µA ; 4 mA = 721; 20 mA = 3604; satura a 22,7 mA	intenção §8-§9
Relógio SPI	10 kHz ≤ f ≤ 1 MHz (real: 20 kHz). Pela barreira: 45 ns por sentido (U6), 90 ns ida e volta mais t_DO 200 ns; folgado até 1 MHz	DS21298E pág. 3; SLLSE83F pág. 8
Trama	24 bits atômicos por canal (bit de início, SGL/DIFF, D2 D1 D0, bit nulo, B11...B0); CS alto ≥ 500 ns entre tramas	DS21298E págs. 19-20
Curto do transmissor	A leitura alterna ~100 ms a 4095 e ~800 ms a ~0 mA ("null"). Com a média de 10 amostras / 500 ms vê-se sobretudo "null": "null" intermitente com picos a 4095 = curto, não laço aberto	TPS26613 SLVSFE3C tabela 8-3
Alarme NAMUR	≥ 21 mA lê-se (código ≥ 3784) antes da saturação	NE43
Troca de placa	Recalibrar os seis canais ao instalar (a V4.1 lia com outra escala: -9,3 %)	escopo RC4
MISO	Sempre accionado pelo isolador, nunca em alta impedância: não partilhar a linha com outro escravo SPI sem confirmar a cablagem	U6, 6; V14