






F0/F1 concluidas (planejamento rev.3). Diagrama de blocos: Documentos, folha 1 do PDF.
Fonte de verdade: intencao_EBM2_V5.md ate ao primeiro ERC limpo; depois este ficheiro
Folha 1 de 8 – Raiz – sem componentes

2Solve

Sheet: /
File: IC2S_Extension_Board-EBM2_V5.kicad_sch

Title: IC2S Extension Board EBM2 V5 – 6AI

Size: A4	Date: 2026-09-23	Rev: V5
KiCad E.D.A. 10.0.5		Id: 1/8



DECISoes DESTA FOLHA (F2 2.2b – intencao_EBM2_V5.md rev.2, sec. 4)

1. P1 e P2 com a pinagem da V4.1, pino a pino (RC2). Nada se renumera.
2. Pinos do barramento que esta placa nao usa levam no-connect explicito.
3. ID1 (P1.11) e ID3 (P1.13) ficam desligados: sao, muito provavelmente, a identidade da placa perante a base board. Liga-os pode partir o RC4. Copia-se o original.
4. +5V e o 5 V do BARRAMENTO (DGND). O de campo chama-se +5V_ADC. Um porto +5V nas folhas de campo fundia os dois dominios e anulava a barreira sem erro nenhum.
5. PWR_FLAG em +24V e GND_24V: o conector e uma fonte real e passiva.
6. Fiduciais FID101–FID103 na face dos SMD (RD2).

Pinagem de P1 e P2 congelada (RC2), copiada da V4.1 auditada.

Fonte de verdade: intencao rev.2 ate ao 1.o ERC limpo; depois este ficheiro
Folha 2 de 8 – 1 Conectores – P1 barramento, P2 campo, fiduciais

2Solve

Sheet: /1 Conectores/

File: 01_conectores.kicad_sch

Title: IC2S Extension Board EBM2 V5 – 6AI


Size: A4

Date: 2026–09–23

Rev: V5

KiCad E.D.A. 10.0.5

Id: 2/8



DECISOES DESTA FOLHA (F2 2.2b – fonte: planejamento_pcb_EBM2_V5.md rev.3)

1. D200 = SMA6J33A-Q (Bourns): VRWM 33 V, VBR 36,7–40,6 V, clamp 58,1 V @ 11,3 A – tabela de seleccao, linha VRWM=33. ATENCAO: a folha equivalente da EBM7 legacy cita 53,3 V: esse valor e da linha VRWM=30. Para esta peca sao 58,1 V.
 2. F202 (rama dos lacos) = CC12H750MA-TR (Eaton, alto I2t). Leva 125 mA (6 x 20 mA + 3 LED). I2t de fusao 0,15 A2s. Arranque de C201 a 32 V: $1024 \times 10e-6 / (2 \times 0,8) = 6,4e-3$ A2s: 23,4x.
 3. F201 (rama do regulador) = CC12H250MA-TR. A serie CC12H NAO tem 100 mA: começa em 250 mA (Technical Data 4309, pag. 2).
 4. D201/D202 = MBR1H100SF (100 V), NAO PMEG6010CEH (60 V): com o clamp de 58,1 V sobriariam 1,9 V. D201 = regulador, D202 = lacos.
 5. C201 = 10 uF 100 V ceramico 1210: os electroliticos de 50 V da V4.1 (C12/C28) ficariam 8,1 V abaixo do clamp.
 6. R200 = net-tie 0R, UNICA uniao GND_24V <-> GND_ADC.
 7. Diodos: pino 1 = CATODO (convencao KiCad = Nexperia).
 8. Trilhos como power ports globais: o nome da rede vem do campo Value e casa letra por letra com a netlist.
 9. SAI da V4.1: o zener D26 de 2,45 V em serie na entrada, um zener de classe uA a conduzir ~130 mA da placa.
 10. C200 = 2,2 uF, NAO 10 uF: o TPS7A4001 so pede Cin > 1 uF. 100 V X7R em 1206: a 0603 herdada era de uma peca de 25 V. MPN por fixar (V6): >= 1 uF efectivo a 32 V de polarizacao.
 11. R206 = 33 ohm limita o arranque de C200 atraves de F201 (a 32 V): $I2t = 1024 \times 2,2e-6 / (2 \times 36,5) = 3,09e-5$ A2s contra $3,8e-4$ A2s de fusao: margem 12,3x (RA2 exige 10x). Com 22 ohm: 8,6x. Sem R206 seria 1,2x. Nenhum outro CC12H resolve. Fica ANTES da derivacao de C200: depois nao limitaria nada. Custo a 12 mA: 0,40 V e 4,8 mW. Pico 0,88 A, 80 us, 1,0 mJ. MPN por fixar (V5): 0805 com curva de impulso para 1,0 mJ.
 12. Avaria medida na V4.1: $F7/F9 = 3413.0008.22$, I2t de fusao $1,5e-3$ A2s, contra 10 uF de arranque = $5,65e-3$ A2s com $R=0,51$ ohm ($1,69e-3$ com $R=1,7$). Acima nos dois casos.
- ERC: +24V e GND_24V com PWR_FLAG no P1 da folha 01, que e a fonte passiva real. Envolvente de entrada: 18–32 V (RA1).

F0/F1 concluidas (planejamento rev.3). Abertas: V5 MPN R206, V6 MPN C200.
Fonte de verdade: intencao_EBM2_V5.md ate ao primeiro ERC limpo; depois este ficheiro
Folha 3 de 8 – 2 Entrada – 24 V, proteccao e net-tie das massas

2Solve

Sheet: /2 Entrada/
File: 02_entrada.kicad_sch


Title: IC2S Extension Board EBM2 V5 – 6AI

Size: A4 Date: 2026–09–23

KiCad E.D.A. 10.0.5

Rev: V5

Id: 3/8



DECISÕES DESTA FOLHA (F2 2.2b – intencao_EBM2_V5.md rev.2, sec. 8)

1. U500 MCP3208T-BI/SL: grau B, INL ± 1 LSB (DS21298E pag. 37). Mesma pinagem que o -CI.
2. MAPA DE CANAIS CONGELADO (RC4), igual a V4.1: CH0-CH3 campo 1-4, CH4 termistor, CH5 preso a 3V3_REF (le sempre 4095), CH6-CH7 campo 5-6. Nao e sequencial.
3. VREF = +2V5_REF (ADR4525), ja nao o VDD. C500 100 nF no pino.
4. VDD pela ferrite FB500 com 1 uF + 100 nF no pino (sec. 6.4, pag. 23).
5. AGND e DGND vao os dois a GND_ADC, com percursos proprios no layout.
6. FIRMWARE: SPI ≤ 1 MHz (2 MHz so garantido a VDD 5 V). Transacao de 24 bits atomica: a 85 C a amostra so dura 1,2 ms (sec. 6.2). Cadencia ≤ 4 kHz por canal.

Mapa de canais nao sequencial, congelado por RC4.

Fonte de verdade: intencao rev.2 ate ao 1.o ERC limpo; depois este ficheiro

Folha 6 de 8 – 5 ADC – MCP3208 com referencia propria

2Solve

Sheet: /5 ADC/

File: 05_adc.kicad_sch

Title: IC2S Extension Board EBM2 V5 – 6AI


Size: A4

Date: 2026-09-23

Rev: V5

KiCad E.D.A. 10.0.5

Id: 6/8



DECISOES DESTA FOLHA (F2 2.2b – intencao_EBM2_V5.md rev.2, sec. 10)

1. Topo do divisor em +2V5_REF e nao em 3V3_REF: pendurado em 3,3 V o canal saturava a 70 C com a referencia nova. Assim fica ratiometrico e o codigo e o da V4.1: 4096 x ratio nos dois casos. A tabela de temperatura do firmware nao muda.
2. C700 e novo. O no tem 3,6 kohm a 25 C e 5,5 kohm a –40 C; a fig. 4–2 do DS21298E so garante 1 MHz ate ~1,5 kohm. Com 100 nF no pino a resistencia de fonte deixa de contar. Constante de tempo 0,36 ms, irrelevante para uma temperatura.

C700 novo: condensador no pino, justificado pela fig. 4–2 do DS21298E.
Fonte de verdade: intencao rev.2 ate ao 1.o ERC limpo; depois este ficheiro
Folha 8 de 8 – 7 NTC – termistor da placa

2Solve

Sheet: /7 NTC/
File: 07_ntc.kicad_sch

Title: IC2S Extension Board EBM2 V5 – 6AI

Size: A4	Date: 2026–09–23	Rev: V5
KiCad E.D.A. 10.0.5		Id: 8/8