








DECISOES DESTA FOLHA (F2 2.2b – intencao_EBM2_V5.md rev.2, sec. 4)

1. P1 e P2 com a pinagem da V4.1, pino a pino (RC2). Nada se renunera.
2. Pinos do barramento que esta placa nao usa levam no-connect explicito.
3. ID1 (P1.11) e ID3 (P1.13) ficam desligados: sao, muito provavelmente, a identidade da placa perante a base board. Liga-os pode partir o RC4. Copia-se o original.
4. +5V e o 5 V do BARRAMENTO (DGND). O de campo chama-se +5V_ADC. Um porto +5V nas folhas de campo fundia os dois dominios e anulava a barreira sem erro nenhum.
5. PWR_FLAG em +24V e GND_24V: o conector e uma fonte real e passiva.
6. Fiduciais FID1–FID3 na face dos SMD (RD2).

Pinagem de P1 e P2 congelada (RC2), copiada da V4.1 auditada.
Fonte de verdade: intencao rev.2 ate ao 1.o ERC limpo; depois este ficheiro
Folha 2 de 8 – 1 Conectores – P1 barramento, P2 campo, fiduciais


2Solve

Sheet: /1 Conectores/
File: 01_conectores.kicad_sch


Title: IC2S Extension Board EBM2 V5 – 6AI

Size: A4 Date: 2026–09–25
KiCad E.D.A. 10.0.5

Rev: V5
Id: 2/8



13. RAMO UNICO DE 24 V (reuniao EBM7, 2026-09-28): saem F1, D3 e R3; F2 + D4 alimentam o U1 e os lacos (+24V_ADC).
Fica o F2 porque o F1 (3,8e-4 A2s) nao aguenta o arranque dos 10 uF do C2 (6,4e-3 A2s); R3 so protegia o F1 (nota 11).
C1 fica: e o Cin do U1 (nota 10). Corrente: 125 + 7 mA no F2 (750 mA) e no D4 (1 A). I2t: -22 uF nominais a jusante
a 32 V = 1,4e-2 A2s contra 0,15 A2s: >= 10x (a nota 2 contava so o C2). Perde-se a selectividade: curto no +24V_ADC desliga tudo.
14. CONDENSADORES (2026-09-28): 100 nF fora do 24 V = TDK C1608X7R1H104K080AA (X7R 50 V, catalogo TDK p.34);
o +12V_TPS pode ir a -32 V com o LDO em falha: 50 V, nao 25 V. C29 (+24V_ADC) fica GRM188R72A104KA35D 100 V.
1 uF = TDK C1608X7R1H105K080AB (X7R 50 V, catalogo TDK p.35).



DECISOES DESTA FOLHA (F2 2.2b - fonte: planejamento_pcb_EBM2_V5.md rev.3)

- D2 = SMA6J33A-Q (Bourns): VRWM 33 V, VBR 36,7-40,6 V, clamp 53,3 V @ 11,3 A (Bourns pag. 2, linha SMA6J33A; corrigido 2026-09-25).
A 1.a versao desta nota dizia 58,1 V; esse valor e o do SMA6J36A.
A EBM7 Legacy (53,3 V) estava certa. As decisoes 4 e 5 nao mudam.
- F2 (rama dos lacos) = CC12H750MA-TR (Eaton, alto I2t).
Leva 125 mA (6 x 20 mA + 3 LED). I2t de fusao 0,15 A2s.
Arranque de C2 a 32 V: $1024 \times 10e-6 / (2 \times 0,8) = 6,4e-3$ A2s; 23,4x.
- F1 REMOVIDO 28-09-2026 (nota 13). Era CC12H250MA-TR. A serie CC12H NAO tem 100 mA: começa em 250 mA (Technical Data 4309, pag. 2).
- D3/D4 = MBR1H100SF (100 V), NAO PMEG6010CEH (60 V): com o clamp de 53,3 V sobriariam 6,7 V. D3 = regulador, D4 = lacos.
- C2 = 10 uF 100 V ceramico 1210: os electroliticos de 50 V (V4.1 C12/C28) ficariam 3,3 V abaixo do clamp.
- R2 = net-tie 0R, UNICA uniao GND_24V <-> GND_ADC.
- Diodos: pino 1 = CATODO (convencao KiCad = Nexperia).
- Trilhos como power ports globais: o nome da rede vem do campo Value e casa letra por letra com a netlist.
- SAI o zener V4.1 D26 de 2,45 V em serie na entrada, um zener de classe uA a conduzir ~130 mA da placa.
- C1 = 2,2 uF, NAO 10 uF: o TPS7A4001 so pede Cin > 1 uF.
100 V X7R em 1210 (tanda C): o 1206 X7S so dava 0,89 uF no pior caso.
TDK C3225X7R2A225K230AB: 1,18 uF a 30,4 V no pior caso (curva TDK).
- R3 REMOVIDO 28-09-2026 com o F1 (nota 13). Historico: limitava o F1 a 0,21 A: I2t <= 0,21 A x (70 uC do C1 + 92 uC a jusante) = 3,4e-5 A2s contra 3,8e-4 A2s de fusao: >= 11,2x sem depender do L_LIM do U1 (Ti: 200 ou 309 mA).
Sem R3 seria 1,2x. Nenhum outro CC12H resolve.
Fica ANTES da derivacao de C1: depois nao limitaria nada.
Custo a 7 mA: 1,05 V e 7 mW (U1 a 16,4 V com 18 V). Pico 0,21 A, <= 4 mJ.
MPN KOA SG73P2ATTD1500F: 26 W a 0,6 ms (SG73P pag. 2) contra 6,6 W: -4x.
- Avaria medida: V4.1 F7/F9 = 3413.0008.22, I2t de fusao 1,5e-3 A2s, contra 10 uF de arranque = 5,65e-3 A2s com R=0,51 ohm (1,69e-3 com R=1,7). Acima nos dois casos.
ERC: +24V e GND_24V com PWR_FLAG no P1 da folha 01, que e a fonte passiva real. Envolvente de entrada: 18-32 V (RA1).

F0/F1 concluidas (planejamento rev.3). Abertas: V5 MPN R3, V6 MPN C1.
Fonte de verdade: intencao_EBM2_V5.md ate ao primeiro ERC limpo; depois este ficheiro
Folha 3 de 8 - 2 Entrada - 24 V, proteccao e net-tie das massas

2Solve

Sheet: /2 Entrada/
File: 02_entrada.kicad_sch


Title: IC2S Extension Board EBM2 V5 - 6AI

Size: A4 Date: 2026-09-25

KiCad E.D.A. 10.0.5

Rev: V5

Id: 3/8



7. U3 TL431 a 3,52 V (rev. 2.5b) = SUMIDOURO dos clamps de campo.
 $R8/R9 = 4k12/10k \rightarrow 2,495 \times 1,412 = 3,52 \text{ V}$; 3,43–3,66 V a 46 mA (rev. 2.5b). C8 10 uF > 6 uF.
 ACHADO V4.1: 3V3_REF nao tinha sumidouro. Seis clamps despejavam corrente num LDO, que nao absorve, e em 2,3 uF: o trilho subia sem limite.
 Uma proteccao e um caminho ate ao sumidouro, nao uma peca. Corrente por canal: na 2.3b.
8. Rev. 2.5: C208 saiu (pino 4 do MCP1824 = PWRGD, sem uso). C7 = C_BYN do U1 (Ti 8.2.2.3).
9. Pinos NIC e DNC do ADR4525 e NC do TPS7A4001 com no-connect explicito.
10. Um so porto por trilho em cada bloco: os nomes de rede nao se sobrepoem.
 O trilho corre em fio entre os condensadores.

DECISoes DESTA FOLHA (F2 2.2b – planejamento_pcb_EBM2_V5.md rev.3)

1. U1 TPS7A4001: entrada 7–100 V, saida max 50 mA, Iq 25 uA.
 Carga -3,7 mA (ADC, ISO lado 2, ADR, NTC) + LED 1,4 mA + divisores: $\leq 7 \text{ mA}$.
 A 32 V: $(30,4 - 5) \text{ V} \times 7 \text{ mA} = 0,18 \text{ W}$ no HVSSOP, +12 C (66,7 C/W).
2. VOUT por R5/R6: VREF 1,173 V (datasheet 1,161–1,185).
 $R1/R2 = 5/1,173 - 1 = 3,2625 \rightarrow 32k4/10k \rightarrow VOUT = 4,974 \text{ V}$.
 Divisor = 118 uA, acima dos 10 uA minimos do datasheet.
3. NAO se porta o comutado R-78HB da legacy: exigiria 45 mA de pre-carga para 4 mA de carga. Um linear resolve sem pre-carga.
4. Duas etapas. Rev. 2.5: U4 = MCP1824 (estavel com ceramico; o SPX3819 nao o garante).
 O ultimo trilho alimenta o VDD do ADC e a referencia.
5. U2 ADR4525 alimenta-se de 3V3_REF: VIN 3–15 V, queda max 500 mV (Tabela 2): com 3,3 V sobram 0,3 V de margem.
 Grau B: erro inicial $\pm 0,02 \%$, TC 4 ppm/C pelo metodo bowtie.
6. +2V5_REF alimenta o VREF do MCP3208 e o topo do divisor do NTC (folha 07). Carga 160–354 uA; o ADR4525 fornece 10 mA e a sua regulacao de carga e 80 ppm/mA max: 0,003 %.

F0/F1 concluidas (planejamento rev.3). MPN dos passivos na BOM preliminar.
 Fonte de verdade: intencao_EBM2_V5.md ate ao primeiro ERC limpo; depois este ficheiro
 Folha 4 de 8 – 3 Alimentacao – 24 V para 5 V para 3,3 V e ref 2,5 V

2Solve

Sheet: /3 Alimentacao/
 File: 03_alimentacao.kicad_sch


Title: IC2S Extension Board EBM2 V5 – 6AI


Size: A4 Date: 2026–09–25

KiCad E.D.A. 10.0.5

Rev: V5

Id: 4/8





DECISÕES DESTA FOLHA (F2 2.2b – intencao_EBM2_V5.md rev.2, sec. 8)

1. U7 MCP3208T-BI/SL: grau B, INL ± 1 LSB (DS21298E pag. 37). Mesma pinagem que o -CI.
2. MAPA DE CANAIS CONGELADO (RC4), igual a V4.1: CH0-CH3 campo 1-4, CH4 termistor, CH5 preso a 3V3_REF (le sempre 4095), CH6-CH7 campo 5-6. Nao e sequencial.
3. VREF = +2V5_REF (ADR4525), ja nao o VDD. C14 100 nF no pino.
4. VDD pela ferrite FB2 com 1 uF + 100 nF no pino (sec. 6.4, pag. 23).
5. AGND e DGND vao os dois a GND_ADC, com percursos proprios no layout.
6. FIRMWARE: SPI ≤ 1 MHz (2 MHz so garantido a VDD 5 V). Transacao de 24 bits atomica: a 85 C a amostra so dura 1,2 ms (sec. 6.2). Cadencia ≤ 4 kHz por canal.

Mapa de canais nao sequencial, congelado por RC4.

Fonte de verdade: intencao rev.2 ate ao 1.o ERC limpo; depois este ficheiro

Folha 6 de 8 – 5 ADC – MCP3208 com referencia propria

2Solve

Sheet: /5 ADC/

File: 05_adc.kicad_sch

Title: IC2S Extension Board EBM2 V5 – 6AI

Size: A4


Date: 2026-09-25

Rev: V5


KiCad E.D.A. 10.0.5

Id: 6/8

- DECISOES DESTA FOLHA (F2 – intencao_EBM2_V5.md rev. 2.5c, sec. 9 e 17)
1. Topologia da V4.1. Mudam: burden 160 -> 110 ohm 0,1 %, clamp BAT54S -> BAV199, fusivel 50 mA 1206 (Legacy).
 2. TVS: D12–D17 36 V no terminal apos o fusivel (rev. 2.3); D6–D11 33 V no retorno (rev. 2.4; grampo 53,3 V < 55 V).
 3. Rev. 2.4: protector TPS26613 no retorno, copiado da EBM7 V2.3 (Legacy U8–U11). MODE=GND: 25–40 mA durante 100 ms, corta e tenta de novo a cada 800 ms. Em curto a leitura alterna 4095 e ~0 mA. SG00D sem uso.
 4. +12V_TPS pelo U14 (Legacy U12). VSNS 13k3/3k325: limiar 5.0 V (a Legacy tem 11k5, 4,46 V; 1,4 % de margem).
 5. Prova: 20 mA x 110 ohm = 2,200 V; saturacao a 22,7 mA. A 18 V sobram >= 14,76 V ao transmissor.
 6. Rev. 2.5: R28–R33 4k7 no pino do ADC (30 uA em curto); C32 e C33 no U14.



Rev. 2.5: serie do ADC, segundo C de saida e C_BYP do U14. Fonte de verdade: intencao rev. 2.5c ate ao 1.o ERC limpo; depois este ficheiro Folha 7 de 8 – 6 Lacos – seis entradas 4–20 mA		
2Solve		
Sheet: /6 Lacos/ File: 06_lacos.kicad_sch		
Title: IC2S Extension Board EBM2 V5 – 6AI		
Size: A3	Date: 2026–09–25	Rev: V5
KiCad E.D.A. 10.0.5		Id: 7/8



DECISOES DESTA FOLHA (F2 2.2b – intencao_EBM2_V5.md rev.2, sec. 10)

1. Topo do divisor em +2V5_REF e nao em 3V3_REF: pendurado em 3,3 V o canal saturava a 70 C com a referencia nova. Assim fica ratiometrico e o codigo e o da V4.1: 4096 x ratio nos dois casos. A tabela de temperatura do firmware nao muda.
2. C35 e novo. O no tem 1,6–4,7 kohm de 70 a 0 C (B25/85 3435 K); a fig. 4–2 do DS21298E so garante 1 MHz ate ~1,5 kohm. Com 100 nF no pino a resistencia de fonte deixa de contar. Constante de tempo 0,16–0,47 ms, irrelevante para uma temperatura.

C35 novo: condensador no pino, justificado pela fig. 4–2 do DS21298E.
Fonte de verdade: intencao rev.2 ate ao 1.o ERC limpo; depois este ficheiro
Folha 8 de 8 – 7 NTC – termistor da placa

2Solve

Sheet: /7 NTC/
File: 07_ntc.kicad_sch

Title: IC2S Extension Board EBM2 V5 – 6AI

Size: A4	Date: 2026–09–25	Rev: V5
KiCad E.D.A. 10.0.5		Id: 8/8