
#### \_

#### Lab ORG

#### **Processador ICMC**

#### Eduardo Simões



# Conjunto de registradores do uP ICMC

Nome	Qtde	Finalidade
$R_{n}$	0-7	Registradores de propósito geral
FR	1	Flag Register
SP	1	Ponteiro da pilha
PC	1	Contador de programa
IR (interno)	1	Registrador de instruções
MAR (interno)	1	Registrador de endereço de memória

- Arquitetura RISC do tipo Load/Store
- Operações de Reg. para Reg.

#### Manipulação de Dados

- ob = obcode
- rx, ry, rz: registradores
- c: uso do bit de carry 6 bits
- Direto:

Imediato:

7 bits

3 bits

6 bits

op rx Número

Por Registrador

Indireto

# Instruções de manipulação de dados

Direto

STORE END, RX

MEM(END) <- RX

110001 | RX | xxx | xxx | x END

LOAD RX, END

RX <- MEM(END)

110000 | RX | xxx | xxx | x

Indexado

STOREI RX, RY LOADI RX, RY

MEM(RX) <- RY RX <- MEM(RY)

111101 | RX | RY | xxx | x 111100 | RX | RY | xxx | x

Por Registrador Indireto

LOADN RX, #NR

RX <- NR

111000 | RX | xxx | xxx | x

N R

Movimentação

MOV RX, RY

MOV RX, SP

MOV SP, RX

RX <- RY

RX <- SP SP <- RX

111100 | RX | RY | xx | x0

111100 | RX | xxx | xx | 01

111100 | RX | xxx | xx | 11

Instruções Lógicas e Aritméticas

- ob = obcode

- rx, ry, rz: registradores

c: uso do bit de carry

dc	X	ry	ĽZ	O
bits	3 bits	3 bits	3 bits	1 bit

## Instruções aritméticas

V RX, RY, RZ RX<-RY/RZ 100011   RX   RY   RZ   0 VC RX, RY, RZ RX<-RY/RZ+C 100011   RX   RY   RZ   1	MOD RX, RY, RZ RX<-RY MOD RZ 100101   RX   RY   RZ   x
DIV RX, RY DIVC RX, F	MOD RX, F
SUB RX, RY, RZ RX<-RY-RZ 100001   RX   RY   RZ   1   SUBC RX, RY, RZ RX<-RY*RZ	RX<-RY-RZ RX<-RY*RZ RX<-RY*RZ RX<-RY/RZ RX<-RY/RZ RX<-RY/RZ+C RX<-RY/RZ+C RX<-RY/RZ+C
RX<-RY*RZ RX<-RY*RZ+C	RX<-RY*RZ RX<-RY/RZ RX<-RY/RZ+C RX<-RY/RZ+C RX++
	, RY, RZ RX<-RY/RZ X, RY, RZ RX<-RY/RZ+C RX++

#### Instruções Iógicas

ID RZ 010010   RX   RY   RZ   X   R RZ 010011   RX   RY   RZ   X   OR RZ 010100   RX   RY   RZ   X	3Y) 010101   RX   RY   xxx   x	D LEFT 010000   RX   10x   nnn   n   D RIGHT 010000   RX   11x   nnn   n	SHIFT TO LEFT (FILL 0) 010000   RX   000   nnn   n SHIFT TO LEFT (FILL 1) 010000   RX   001   nnn   n	SHIFT TO RIGHT (FILL 0) 010000   RX   010   nnn   n SHIFT TO RIGHT (FILL 1) 010000   RX   011   nnn   n	000101   RX   RY   xxx   x
RX<-RY AND RZ RX<-RY OR RZ RX<-RY XOR RZ	RX<-NOT(RY)	ROTATE TO LEFT ROTATE TO RIGHT	SHIFT TO L SHIFT TO L	SHIFT TO F	FR<-COND
AND RX, RY, RZ OR RX, RY, RZ XOR RX, RY, RZ	NOT RX, RY	ROTL RX,n ROTR RX,n	SHIFTL0 RX,n SHIFTL1 RX,n	SHIFTR0 RX,n SHIFTR1 RX,n	CMP RX, RY


 $\infty$ 22/08/2017

#### ത


## Formato de Instrução

Instruções de entrada e saída

– Input



Output



## Instruções de entrada e saída

RX<-"00000000"&key **INCHAR RX** 

110101 | RX | xxx | xxx | x

OUTCHAR RX, RY VIDEO(RY)<-CHAR(RX)

110010| RX | RY | xxx | x

#### \_

## Formato de Instrução

Controle de desvio

22/08/2017

# Instruções de salto (todas com END)

Z
Ш
0
n para
verdadeira
se condição v
Salto s

XXXXX		XXXXX	XXXXX	XXXXX	XXXXX	XXXX	XXXXX	XXXXX	XXXXX	XXXXX	XXXXX	XXXXX	XXXXX	XXXXX	XXXX
000010   0000   x   xxxxx	END	000010   0001   x   xxxxx	000010   0010   x	000010   0011   x   xxxxx	000010   0100   x   xxxxx	000010   0101  x   xxxxx	000010   0110   x   xxxxx	000010   0111   x   xxxxx	000010   1000   x   xxxxx	000010   1001   x	000010   1010   x	000010   1011   x	000010   1100   x	$\overline{\times}$	000010   1110   x   xxxx
000010		000010	000010	000010	000010	000010	000010	000010	000010	000010	000010	0000010	000010	0000010   1101	000010
unconditional		EQual	NotEqual	Zero	NotZero	Carry	NotCarry	GReater	LEsser	EqualorGreater	EqualorLesser	Overflow (ULA)	NotOverflow	Negative (ULA)	DivbyZero
PC<-END		PC<-END	PC<- END	PC<- END	PC<- END	PC<- END	PC<- END	PC<- END	PC<- END	PC<- END	PC<- END	PC<- END	PC<- END	PC<-END	PC<-END
JMP END		JEQ END	JNE END	JZ END	JNZ END	JC END	JNC END	JGR END	JLE END	JEG END	JEL END	JOV END	JNOV END	JN END	JDZ END

# Instruções de chamada (todas com END)

	מפונים	
7	מ	
()	) ) )	
()	Šá	
7	5	
9	=     	
(	S	
4	2	
(	5	
9	2	
(	<u>U</u>	
3	=	
2	Ĭ	
ſ	1	

000011   0000   x   xxxxx	END		000011   0001   x   xxxxx	000011   0010   x   xxxxx	000011   0011   x   xxxxx	000011   0100   x   xxxxx	000011   0101  x   xxxxx	000011   0110   x   xxxxx	000011   0111   x   xxxxx	000011   1000   x   xxxxx	000011   1001   x   xxxxx	000011   1010   x   xxxxx	000011   1011   x   xxxxx	000011   1100   x   xxxxx	000011   1101   x   xxxxx	000011   1110   x   xxxxx
Unconditional			EQual	NotEqual	Zero	NotZero	Carry	NotCarry	GReater	LEsser	EqualorGreater	EqualorLesser	Overflow (ULA)	NotOverflow	Negative (ULA)	DivbyZero
MEM(SP)<-PC	PC<-END	SP	idem	idem	idem	idem	idem	idem	idem	idem	idem	idem	idem	idem	idem	idem
CALL END			CEQ END	CNE END	CZ END	CNZ END	CC END	CNC END	CGR END	CLE END	CEG END	CEL END	COV END	CNOV END	CN END	CDZ END

22/08/2017


<u>1</u>3

#### Instrução de retorno

000100 | xxxx | x | xxxxx PC<=MEM(SP) SP++ PC++ RTS

Obs.: - Não esquecer de incrementar o PC pois foi guardado na pilha ainda apontando para o END no CALL.

Pilha



#### Instruções de pilha

000101   RX	
MEM(SP) <- RX	SP
PUSH RX	

| 0 | xxxxxx

MEM(SP) -> FR

Controle

	9 bits
set/clear	1 bit
do	6 bits

22/08/2017

## Instruções de controle

001000   0   xxxxxxxxx	001000   1   xxxxxxxxx	001111   x   xxxxxxxx	xxxxxxxx   x   000000	001110   x   xxxxxxxx
C<-0	C<-1	STOP EXECUTION	NO OPERATION	Insert Break Point