# Практическое Задание №5

Практическое задание №5 состоит из 10 упражнений: 6 обязательных и 4 опциональных на дополнительную оценку.

Упражнения посвящены трём темам — FIFO, конвейеризованным блокам вычислений, и процессорному ядру schoolRISCV.

Структура папок в текущем практическом задании следующая:

- 05\_01\_fifo\_with\_counter\_baseline базовый пример FIFO для ознакомления
- 05\_02\_fifo\_pow2\_depth первое упражнение с FIFO
- 05\_03\_fifo\_empty\_full\_optimized второе упражнение с FIFO
- 05\_04\_fifo\_with\_reg\_empty\_full третье упражнение с FIFO
- 05\_05\_a\_plus\_b\_using\_fifos\_and\_double\_buffer упражнение с формулой а + b
- 05\_06\_sqrt\_formula\_pipe упражнение с формулой 2 из ПЗ №4 и модулем isqrt
- 05\_07\_cpu\_baseline базовый пример schoolRISCV для ознакомления
- 05\_08\_cpu\_with\_comb\_mul\_instr упражнение на добавление инструкции умножения
- 05\_09\_cpu\_mul\_with\_latency опциональное упражнение
- 05\_10\_cpu\_with\_b\_instr опциональное упражнение
- 05\_11\_cpu\_fetch\_with\_latency опциональное упражнение
- [05\_12\_three\_cpus\_sharing\_instr\_memory] опциональное упражнение

В каждом упражнении есть комментарий // Example с кодом для примера, и комментарий // Task, рядом с которым нужно расположить код вашего решения.

Так же, в каждом упражнении есть файл tb.sv, который осуществляет минимальную проверку работоспособности вашего решения.

### Предисловие

В процессе работы над решениями, возможно запускать проверку каждого отдельного упражнения с помощью соответствующего скрипта run\_using\_iverilog в каждой из директорий. Так же можно запустить скрипт в корневой директории ПЗ 5 для проверки всех упражнений.

В файле tb.sv любого из упражнений можно раскомментировать строку \$dumpvars; для генерации dump.vcd файла. Можно воспользоваться командой gtkwave dump.vcd для просмотра файла, либо раскомментировать соответствующую строку в файле скрипта run\_all\_using\_iverilog.

# Упражнение 1. FIFO с глубиной кратной степени двойки

Упражнение: Обязательное

Директория: 05\_02\_fifo\_pow2\_depth

Задание: Реализовать недостающий код обновления расширенного указателя чтения и сигнал еmpty для полноценного функционирования FIFO.

#### Упражнение 2. Оптимизированное FIFO

Упражнение: Обязательное

Директория: 05\_03\_fifo\_empty\_full\_optimized

Оптимизация FIFO заключается в отсутствии счётчика зависящего от глубины, но наличие только 2 битов для определения взаимного расположения указателей чтения и записи.

Задание: Реализовать код обновления указателя чтения и чётности круга у соответствующего бита, а так же сформировать сигнал [full] с учётом констант [equal\_ptrs u\u00fcunu same\_circle].

### Упражнение 3. FIFO с регистрами empty и full

Упражнение: Обязательное

Директория: (05\_04\_fifo\_with\_reg\_empty\_full)

В данном упражнении сигналы empty и full являются регистрами, внутренние сигналы же формируются комбинационно и далее записываются в соответствующие регистры.

Задание: Реализовать код формирования комбинационного сигнала rd\_ptr\_d, а так же описать логику формирования сигналов empty\_d и full\_d при выставлении сигнала рор

#### Упражнение 4. Формула a + b c FIFO

Упражнение: Обязательное

Директория: 05\_05\_a\_plus\_b\_using\_fifos\_and\_double\_buffer

В данном упражнение реализуется схема примерно описанная в статье "<u>FIFO для самых</u> маленьких" в Примере 3. Две FIFO на входах операции сложения выравнивают результаты по времени и результат складывается в двойной буфер на выходе формулы.

Задание: Соединить все внутренние модули упражнения используя, в том числе, внешние сигналы valid/ready. Заготовки всех связываний (assign) приведены в комментариях таsk, необходимо реализовать логику формирования сигналов после

### Упражнение 5. Formula 2 с FIFO


Упражнение: Обязательное

Директория: 05\_06\_sqrt\_formula\_pipe

Структура папки упражнения идентична упражнению с формулами в Практическом Задании 4. Рекомендуется ознакомиться со статьей Юрия Панчула "Что умеют и не умеют писать на SystemVerilog для ASIC и FPGA американские студенты?" в <u>журнале FPGA-Systems Magazine</u>.

Задание: Реализовать последний описанный в статье случай — вычисление Формулы 2 используя конвейеризованные модули isqrt и готовый модуль из файла flip\_flop\_fifo\_with\_counter.

PIPELINED SQRT (A + SQRT (B + SQRT (C)))H WITH 3 ISQRT PIPELINED MODULES AND TWO FIFOS



# Упражнение 6. Новая инструкция умножения в процессоре

Упражнение: Обязательное

Директория: 05\_08\_cpu\_with\_comb\_mul\_instr

В данном упражнении, в первую очередь необходимо ознакомиться со структурой schoolRISCV процессора в папке 05\_07\_cpu\_baseline. В текущем и последующих упражнениях базовая структура процессора похожая, но расширяется в зависимости от условий упражнения. Так же желательно ознакомиться с лабораторной работой 30\_schoolriscv в репозитории basics-graphics-music и посмотреть 21 занятие Школы Синтеза Цифровых Схем, где подробно объясняется как работать с проектом schoolRISCV.

Так же, полезно ознакомиться <u>со стандартом RISC-V</u> (RV32I User-Level ISA и расширением RV32M) и расширять процессор в соответствии со стандартом.

Задание: Необходимо добавить инструкцию умножения mul в процессор для корректной работы program.s программы по вычислению чисел Фибоначчи. Для этого необходимо обновить файл sr\_cpu.svh добавлением корректных констант, а так же файл АЛУ sr\_alu.sv.

#### Упражнение 7. Инструкция умножения с задержкой

Упражнение: Дополнительное

Директория: 05\_09\_cpu\_mul\_with\_latency

Задание: Расширить предыдущее упражнение и модифицировать процессор для корректной работы с задержкой результата операции умножения на 1 такт.

# Упражнение 8. Новая инструкция безусловного перехода b

Упражнение: Дополнительное

Директория: 05\_10\_cpu\_with\_b\_instr

Задание: Добавить инструкцию безусловного перехода b. Для этого необходимо расширить интерфейс модулей sr\_control.sv и sr\_decode.sv, а так же добавить корректную логику обновления программного счётчика pcNext и записи результата инструкции в регистр wd3.

# Упражнение 9. Модуль памяти инструкций с задержкой

Упражнение: Дополнительное

Директория: 05\_12\_three\_cpus\_sharing\_instr\_memory

Задание: Модифицировать процессор для корректной работы с задержкой получения инструкции из памяти инструкций в 1 такт.

#### Возможные решения:

- Добавить дополнительный флаг imDatav1d обозначающий валидность данных, приходящих из "instruction memory"
- Реализовать конвейерную работу всего процессора (решение повышенной сложности)

## Упражнение 10. Три процессора и арбитр

Упражнение: Дополнительное

Директория: 05\_12\_three\_cpus\_sharing\_instr\_memory

Ознакомиться с работой арбитра в файле round\_robin\_arbiter\_8.sv

Задание: Реализовать кластер процессоров в файле cpu\_cluster.sv состоящий из 3-х экземпляров ядра schoolRISCV, разделяющих одну память инструкций.