Задачи домашнего задания 02

01_edge_and_pulse_detection

Напишите детектор однотактового сигнала (010).

Для формата вывода посмотрите \$display в файле testbench.sv.

02_single_and_double_rate_fibonacci

Сделайте модуль, который генерирует 2 числа Фибоначчи за такт.

03_serial_adder_using_logic_operations_only

Напишите последовательный сумматор, используя только операторы △ (XOR), ☐ (OR), & (AND) и ~ (NOT).

Информацию про однобитный полный сумматор можно найти в книге Харрис и Харрис или на Википедии.

Для формата вывода посмотрите \$display в файле testbench.sv.

04 serial adder with vld

Напишите модуль, реализующий последовательное сложение двух чисел (сложение одной пары бит за такт). У модуля есть входы а и b, выход sum.

Также, у модуля есть контрольные сигналы vld и last.

Сигнал v1d означает, что входные сигналы являются валидными. Сигнал last означает, что получены последние биты чисел.

Когда v1d в 1, модуль должен сложить а и b и выдать сумму sum.

Когда Tast в 1, модуль должен выдать сумму и сбросить свое состояние на начальное, но только если сигнал v1d тоже в 1, иначе Tast должен игнорироваться.

Когда rst в 1, модуль долен сбросить свое состояние на начальное.

05_serial_comparator_most_significant_first

Напишите модуль, который последовательно сравнивает 2 числа.

Входы модуля а и b - это биты от двух чисел, причем старшие биты идут первыми. Выходы модуля a_less_b, a_eq_b и a_greater_b должны показывать отношение между а и b.

Модуль также должен использовать входы clk и rst.

Для формата вывода посмотрите

\$display в файле testbench.sv.

06_serial_comparator_most_significant_first_using_fs m

Напишите последовательный компаратор, аналогичный предыдущему упражнению, но используя конечный автомат для определения выходов.


Старшие биты приходят первыми.

07_halve_tokens

Задание:

Реализуйте последовательный модуль, который вдвое сократит количество входящих токенов '1' (логических единиц).

Временная диаграмма:



08_double_tokens

Задание:

Реализуйте последовательный модуль, который удваивает каждый входящий токен "1" (логическую единицу).


Модуль должен обрабатывать удвоение как минимум для 200 токенов "1", поступающих подряд.

В случае, если модуль обнаруживает более 255 последовательных токенов "1", он должен выставить

флаг ошибки переполнения. Ошибка переполнения должна быть фиксированной (sticky). Как только ошибка появится,

единственный способ устранить ее - использовать сигнал сброса "rst".

Временная диаграмма:




09 round_robin_arbiter_with_2_requests

Задание:

Реализуйте модуль "арбитр", который принимает до двух запросов и предоставляет разрешение на работу (grant) одному из них.

Модуль должен поддерживать внутренний реестр, который отслеживает, кто из запрашивающих следующий в очереди на получение гранта.

Временная диаграмма:



10_serial_to_parallel

Задание:

Реализуйте модуль, который преобразует последовательные данные в параллельное многоразрядное значение.

Модуль должен принимать одноразрядные значения с "valid" интерфейсом последовательным образом.

После накопления битов ширины модуль должен выставить сигнал "parallel_valid" и выставить данные.

Временная диаграмма:

