

一种 SoC 时钟复位管理电路设计与验证

李超¹, 赵启林², 戴兆麟¹, 刘璐¹

(1. 上海电力大学 电子与信息工程学院, 上海 201306; 2. 摩尔精英集成电路产业发展有限公司)

摘要: 提出一种适用于片上系统的时钟与复位管理电路, 并搭建验证平台予以验证。该设计集成复位信号生成电路、复位同步释放电路、基准电压源、压控振荡器、锁相环、时钟门控电路等。数字电路设计基于 180 nm 标准单元库搭建, 基于 System Verilog 语言搭建了一个功能完备的自动化测试平台, 代码覆盖率与功能覆盖率达到 100%。相比传统设计, 该电路所有单元均在内部, 集成度高、可靠性强。

关键词: SoC; 时钟管理; 复位管理; 覆盖率; 功耗控制

中图分类号: TN407

文献标识码: A

Design and Verification of SoC Clock Reset Management Circuit

Li Chao¹, Zhao Qilin², Dai Zhaolin¹, Liu Lu¹

(1. Electronics and Information Engineering, Shanghai University of Electric Power, Shanghai 201306, China;

2. Moore Integrated Circuit Industry Development Co., Ltd.)

Abstract: In the paper, a clock and reset management circuit for system-on-chip is designed, and builds a verification platform for verification. The design integrates reset signal generation circuitry, reset synchronous release circuit, voltage reference, voltage controlled oscillator, phase-locked loop, clock gate circuit, etc. The digital circuit design is based on the 180 nm standard unit library, and a fully functional automated test platform is built based on the System Verilog language, with code coverage and functional coverage of 100%. Compared with the traditional design, all units of the circuit are internal, with high integration and high reliability.

Keywords: SoC; clock management; reset management; coverage; power consumption control

0 引言

时钟复位电路是 SoC 中必不可少的基础核心单元, 可调控各个电路模块的复位顺序、时钟频率、动态功耗^[1]。片外时钟源的不稳定性会影响 SoC 的正常工作, 降低时钟系统的可靠性, 例如片外时钟源失效、无源器件损坏等^[2-3]。另外, 异步复位系统信号与时钟关系不固定, 一定概率会呈现亚稳态, 无法保证复位的时间顺序, 若同时间全部复位, 则会造成已经复位的电路受未复位的电路影响^[4-5]。

针对上述问题, 提出一种片上时钟源方案提高可靠性, 采用异步复位同步释放的策略替代异步复位, 规避亚稳态问题, 并调节复位顺序。

设计使用的模拟 IP: 基准电压源 (V_{BG})、压控振荡器 (OSC)、锁相环 (PLL)、复位信号生成电路 (POR) 直接集成到 SoC 中, 并引入数字验证技术, 确保设计得到充分验证^[6-7]。

1 时钟复位管理电路架构

时钟复位管理电路的基本组成如图 1 所示。电源上电后, POR 产生复位信号, 经过复位信号选择器, 到同步复位

电路与时钟信号合成多路同步复位信号。V_{BG} 产生电压给 OSC 生成时钟, 经过时钟选择器、PLL 倍频后经过分频器生成 4 路时钟, 时钟配置网络控制生成 SoC 的各路时钟。




图 1 复位时钟电路架构

2 时钟电路设计

2.1 时钟电路的设计策略

时钟源采用内部集成方式, 当内部时钟源失效时可切换外部时钟, 提升系统的可靠性。时钟信号经过倍频、分频

处理,针对 CPU、总线、外设、存储提供不同频率的时钟,时钟选择与分频网络根据配置信号进行时钟速度调整^[8]。

2.2 时钟的产生与处理

片内集成的时钟源 OSC 的电压由 VBG 提供,OSC 输出时钟频率为 10~50 MHz,频率偏差为 $\pm 1 \times 10^{-4}$ 。时钟信号可采用片内的 PLL 进行倍频,倍频最高可达 16 倍输入频率,PLL 典型输出频率大于 100 MHz。采用链式设计将输入的低速时钟倍频为高速时钟,提供给 SoC 各子单元。

2.3 时钟门控单元

时钟门控单元是多路时钟切换电路的核心部分,控制每路时钟的输入源通断^[9]。选用的门控时钟单元如图 2 所示,为锁存器加逻辑门的形式,当使能信号 EN 有效时,锁存器打开,时钟传输通过,门控时钟单元提高了系统的稳定性,避免输出短脉冲影响电路正常工作。时钟切换电路集成多个时钟门控单元来选择时钟源。




图2 门控时钟电路

2.4 功耗调控

数字电路功耗分为静态功耗与动态功耗,动态功耗占绝大部分,控制动态功耗调节电路频率即可,单个门电路的动态功耗为:

$$P_{\text{clock}} = 0.5 \cdot C_{\text{load}} V_{\text{DD}}^2 F_{\text{flop}} \quad (1)$$

式中, P_{clock} 为单个门电路的总动态功耗, C_{load} 为门电路总的等效电容, V_{DD} 是电源电压, F_{flop} 是时钟频率。改变电路的频率 F_{flop} ,就可以实现动态功耗的调控^[10]。当电路进入空闲状态时,输出时钟切换到最低速度模式,即可降低 SoC 功耗。

2.5 时钟电路具体逻辑

图 3 所示为时钟电路逻辑连接图。VBG 产生模拟信号 vbg_osc,送到 OSC,当 in_ENA 为 1 时产生时钟,时钟稳定 OSC 需要 $10 \mu\text{s} \pm 0.1 \mu\text{s}$,在这之前时钟无效。

OSC 输出时钟 osc_clk_out 与外部时钟 in_ext_clk 经过 MUX 选择器输出,osc_bypass 为 1 时,输出 in_ext_clk;而当其为 0 时,MUX 输出 osc_clk_out。in_osc_bypass 和 in_pad_osc_bypass 经或门产生 MUX 控制信号。MUX 输出 pll_clk_in 分两路,一路连接 soc_clk_switch 时钟选择器,另一路经过 PLL 倍频产生时钟 pll_clk_out 发送到 soc_clk_switc 模块。

PLL 将时钟进行倍频,倍频系数为 1~16,根据其输入控制信号 in_D0~in_D3 来控制,格式为二进制,当其全为 0 时,倍频系数为 16,二进制 1~15 分别对应 1~15 倍频率输出。控制信号 in_BYP 为高时不倍频,直接输出;工作时设置为 0。在 in_BYP 为 0 时,当使能控制信号 in_PWD 为 1 时,输出时钟将保持为高电平,PLL 关闭。

soc_clk_switch 模块选择一路输出,控制信号 pll_bypass,当其 1 时,输出为 pll_clk_in;当其 0 时,输出为 pll_clk_out。旁路控制信号 pll_bypass 由 in_pll_bypass 和 in_pad_pll_bypass 经过或门产生。




图3 时钟电路逻辑连接图

soc_clk_switch 的输出时钟 osc_pll_clk 送至 soc_clk_divider 时钟分频器,该模块将输入分为 4 路输出时钟,sys_

clk1、sys_clk2、sys_clk3、sys_clk4 依次是输入时钟的 1、2、4、8 分频。

4 路时钟送至 U_root_clk_switch 时钟选择器,输出由两个时钟选择控制信号 in_cpu_clk_sel[1:0]控制,数字逻辑 00、01、10、11 分别对应输入时钟源 sys_clk1~sys_clk4。

U_root_clk_switch 的输出时钟 tp_cpu_clk1 作为 CPU 的时钟,也连接 U_cpu_clk_divider 分频器,经过二分频的 tp1_cpu_clk,与 tp_cpu_clk 经过一个选择器 SW_A 后,作为总线的时钟。SW_A 的控制信号 in_pad_clk_ratio 为 0 时,SW_A 的输入选择 tp_cpu_clk,与 CPU 同频率;为 1 时,SW_A 的输出选择 tp1_cpu_clk,即总线频率是 CPU 频率的一半。

模块 U_NAND_clk_switch、U_ext_clk_switch 功能与控制模式与 U_root_clk_switch 一致。

U_ext_clk_switch 的输出时钟 tp_ext_clk_bf_cg 与时钟 tp_cpu_clk 经过时钟选择器 SW_B,控制信号 in_pad_clk_bypass 来自芯片外部,为 0 时输入选择 tp_ext_clk_bf_cg;为 1 时输入选择为 tp_cpu_clk。SW_B 的输出进入时钟控制器 TLATNTSCAX4,该单元使能信号 in_ext_clk_en 为 1,时钟开启,否则关闭。

3 复位电路设计

3.1 复位电路设计策略

复位系统设计时依据电路的功能属性按照优先级复位,确保各个系统复位正常。异步复位可能出现亚稳态,导致系统复位失败,同时异步复位对脉冲干扰敏感。为规避上述问题,采用异步复位同步释放的策略,当复位信号到来或者撤去时,经过如图 4 的同步电路,只有在系统时钟上升沿到来时,信号才会被传送到输出端,以此实现异步复位同步释放。图 4 所示电路每传输一级触发器,需要一个时钟,4 级触发器就会比 2 级触发器多出 2 个时钟间隔,以此方式实现复位信号的时间调控。




图 4 复位信号同步电路

复位优先级顺序如下:第一优先级系统外设,第二优先级系统总线,第三优先级 CPU,第四优先级存储。同步复位信号的合成由时钟信号和异步复位信号共同合成,时钟产生的先后顺序就是复位信号的产生顺序。当多个复位电路共用同一个时钟源调控复位时间顺序时,则使用多

级串联触发器调控。

3.2 复位电路时间控制与亚稳态抑制

复位信号同步电路如图 4 所示,是两个同步复位模块,其中 soc_rst_syn4 为 4 触发器串联结构,同步 CPU 的复位信号,比用 2 个触发器的 soc_rst_syn2 两级同步电路复位信号晚两个时钟单位,用来控制复位时的顺序,达到延时的设计效果。

另一方面,复位电路出现亚稳态状况时,在时钟边沿间隔期间一级触发器就能够恢复稳定,第二级触发器就不会受亚稳态影响,三级四级触发器不受影响,从而避免复位电路输出亚稳态,此种设计也可滤除短脉冲与亚稳态信号。

3.3 复位电路的逻辑

复位电路逻辑连接图如图 5 所示,是复位信号的逻辑连接图。首先 POR 复位电路在上电之后,会产生一个 17 ms 的复位信号 por_rst_n,为了防止 POR 模块失效,加入一个旁路 por_rst_n 信号的外部控制信号 in_pad_por_bypass,两者经过一个或门生成 tp_por_rst_n 复位信号。当 in_pad_por_bypass 为 1 时,tp_por_rst_n 将一直为 1,此时 POR 进入 bypass 模式;当 in_pad_por_bypass 为 0 时,POR 的复位信号有效,将与外部的复位信号一起经过一个与门产生一个共同的复位信号 tp_rst_n。为了使复位信号不影响寄存器失稳,复位信号都要求与其相应模块的时钟进行同步,其中特别的有 CPU 同步后的复位信号比其他的都晚两拍。




图 5 复位电路逻辑连接图

4 验证平台设计

4.1 验证平台设计策略

验证平台基于 System Verilog 语言建立与 Verilog 的接口,激励通过接口发送到待测设计中,也通过接口采集

数据。

验证以覆盖率驱动,建立测试功能点,使得测试进程可以量化为百分比,查看已覆盖的功能点及代码,掌控验证进度,全程追踪。覆盖率的统计结果推动测试往下走,进一步需要补充哪些测试用例覆盖没有测试到的代码以及功能点,实现代码覆盖率与功能覆盖率达到 100%^[11]。

覆盖率包含功能覆盖率与代码覆盖概率。功能覆盖率由设计文档提取,主要是模式设置切换。代码覆盖率由仿真工具自动收集,包含 5 个方面:行、有限状态机、路径、信号翻转和表达式。因设计调用标准单元库进行,只有行、信号翻转覆盖率,其他不做收集,以上确保每行代码都被验证到。

4.2 验证点提取

提取来自设计规范、列为单独验证的功能点,包含:①正常模式组合,测试功能是否正常;②模式随机切换,测试功能切换是否会产生错误操作;③错误注入,观察是否产生超出预期的结果。

4.3 验证平台

验证平台组件包含待测设计模块与功能组件。功能组件包含驱动、接口、观测器、计分板、覆盖率统计。

测试平台通过 SV 接口与时钟复位模块连接,驱动部分按照测试需求发送激励信号。输出侧接口读到待测设计相应的逻辑值连接到观测器,观测器对读取的逻辑值进行分析处理,将处理后的信息发送到计分板模块、覆盖率统计模块。

在覆盖率统计模块中,对待测设计提炼的功能点进行建模。在测试中,需反复查看覆盖率结果,分析结果,不断添加测试用例来增加覆盖率^[11],确保每条 RTL 代码、每个功能点得到覆盖,覆盖率达到 100%。

在计分板中分析观测器的数据并打印输出相应的报文,方便验证开发人员读取结果进行分析。报文信息显示各模块的工作模式、时钟频率、工作状态是否正常,并自动比较结果。

使用波形查看软件逐个核对报文信息,在时序层次逐个对比,作为最终环节核定时序功能与设计是否一致。

5 结果与分析

5.1 仿真测试结果

图 6 所示为复位信号时序。当异步复位信号 in_ext_rst_n 到来时,复位信号输出无动作,在时钟上升沿进行同步释放。CPU 复位信号是在第 4 个时钟信号上升沿, AHB 总线是在第 2 个 CLK 上升沿,让 CPU 延后总线两个时钟,与设计一致。

时钟频率切换如图 7 所示,经过分频器生成 4 路时




图 6 复位时序

钟,时钟选择器切换时,输出给 CPU 的时钟 tp_cpu_clk 从 1 倍频切换到 1/2 倍频。




图 7 时钟频率切换

5.2 覆盖率与报文信息

代码覆盖率与功能覆盖率统计结果如图 8 所示,可以看到整个时钟复位电路的代码覆盖率达到 100%,功能覆盖率达到 100%,实现双 100%验证目标。




图 8 代码覆盖率与功能覆盖率统计结果

5.3 结果分析

复位时序按照设计的时序进行,电路的时钟频率切换过程无异常发生。数字电路部分经过完整验证,功能覆盖率、代码覆盖率达到 100%,表明电路所有正常模式功能、模式切换功能、错误设置下的表现均达到设计指标。

6 结 语

本文设计了一种高度集成的 SoC 时钟复位管理电路,验证平台对该电路进行了完备的验证。设计实现了异步复位同步释放,同时按照系统优先级顺序完成 SoC 各部分电路的复位;时钟电路实现对时钟源的精准管控,每个电路的时钟频率可以调控,进而实现对 SoC 的

- [10] Strohmeier M, Walter T, Rothe J, et al. Ultra - wideband based pose estimation for small unmanned aerial vehicles [J]. IEEE Access, 2018(6): 57526 - 57535.
- [11] LIU X Y, JIAO Z H, CHEN L, et al. An enhanced pedestrian dead reckoning aided with DTMB signals [J]. IEEE Transactions on Broadcasting, 2022, 68(2): 407 - 413.
- [12] FANG L, ANTSAKLIS P J, MONTESTRUQUE L A, et al. Design of a wireless assisted pedestrian dead reckoning system - the NavMote experience [J]. IEEE Transactions on Instrumentation and Measurement, 2005, 54(6): 2342 - 2358.
- [13] WEINBERG H. Using the ADXL202 in pedometer and personal navigation applications [J]. Analog Devices AN - 602

application note, 2002, 2(2): 1 - 6.

- [14] 房兴博, 陶庭叶, 李金超, 等. 基于手机惯性传感器的航向估计算法研究 [J]. 传感器与微系统, 2020, 39(5): 17 - 20.

周海斌(硕士研究生), 主要研究方向为高精度定位、电力线通信; 杨国伟(副教授), 主要研究方向为无线通信、高精度定位; 王国帅(硕士研究生), 主要研究方向为 IEC - 60870 - 104 协议的实现与应用; 何羽恒(硕士研究生), 主要研究方向为数字信号处理与分析; 冯治超(硕士研究生), 主要研究方向为生物散斑测振。通信作者: 杨国伟, guowei.yang@hdu.edu.cn。

(责任编辑: 薛士然 收稿日期: 2023-02-28)

11 功耗管理; 时钟选择器实现内部时钟源与外部时钟源的选择, 增强了电路的可靠性。电路的功能覆盖率、代码覆盖率达到 100%, 表明电路模块经过充分验证。该设计与验证方案能够提升 SoC 集成度、可靠性, 并充分验证待测设计。■

参考文献

- [1] 任思伟, 唐代飞, 祝晓笑, 等. 基于片上系统的时钟复位设计 [J]. 半导体光电, 2017, 38(2): 293 - 298.
- [2] 张富尧. 晶振失效故障分析 [J]. 电子技术与软件工程, 2017(14): 93 - 94.
- [3] 邱士起, 牛少华, 高世桥. 冲击载荷下石英晶体振荡器失效机理分析 [J]. 兵工学报, 2016, 37(S2): 96 - 100.
- [4] 张跃玲, 赵忠惠, 白涛, 等. 一种多核 SoC 的复位管理系统设计 [J]. 单片机与嵌入式系统应用, 2016, 16(12): 7 - 11.
- [5] 姚建波, 沈亮, 程国华. 复位对 FPGA 亚稳态和资源利用率的影响 [J]. 微型机与应用, 2014, 33(12): 15 - 17.

- [6] 杨帆. 系统控制单元及自动化复位技术的设计与验证 [D]. 西安: 西安电子科技大学, 2014.
- [7] 邱敏. SoC 复位技术的研究及其 RTL 设计和验证和自动化实现 [D]. 西安: 西安电子科技大学, 2013.
- [8] 兰初军. 多核 DSP 中并发共享存储与快速 DMA 结构设计与实现 [D]. 长沙: 国防科学技术大学, 2014.
- [9] 司焕丽, 胡杨川. 一种适用于 SoC 的时钟复位管理电路设计 [J]. 通信技术, 2013, 46(12): 104 - 106.
- [10] 陈力颖, 胥世俊, 吕英杰. 基于门控时钟技术的时钟树低功耗研究 [J]. 南开大学学报(自然科学版), 2022, 55(3): 21 - 25.
- [11] 曾梦姣. 基于 UVM 的处理器自动化验证实现 [D]. 长沙: 湖南大学, 2021.

李超、戴兆麟、刘璐(硕士研究生), 赵启林(研发总监); 主要研究方向为数字集成电路设计与验证。通信作者: 李超, lc18571754768@163.com。

(责任编辑: 薛士然 收稿日期: 2023-02-07)

Cadence 加强其 Tensilica Vision 和 AI 软件合作伙伴生态

楷登电子(美国 Cadence 公司)宣布欢迎 Kudan 和 Visionary.ai 加入 Tensilica 软件合作伙伴生态系统, 他们将为 Cadence Tensilica Vision DSP 和 AI 平台带来业界领先的同步与地图构建 (SLAM) 和 AI 图像信号处理器 (ISP) 解决方案。Tensilica Vision 和 AI 软件生态系统十分广泛, 包括 50 多个为上述平台开发解决方案的合作伙伴, 涵盖汽车、智能手机应用、物联网、软件服务及许多其他领域。

“为了以最好的方式帮助客户应对设计挑战, 采用全面的解决方案非常重要。从硬件的角度来看, Tensilica IP 和架构的持续创新非常关键, 有助于推动领先的智能手机制造商和物联网系统以及下一代联网汽车供应商持续向前发展。”Cadence Tensilica Vision 和 AI DSP 产品管理、营销和业务开发总监 Amol Borkar 说, “一个强大的软件生态系统也必不可少, 通过与 Kudan 和 Visionary.ai 这样的行业领导者合作, 我们可以引入最先进的 SLAM 和 AI ISP 解决方案, 并在基于 Tensilica IP 的设备上高效运行, 同时实现最佳的功耗性能。”

Kudan 是视觉测距领域的行业领导者, 也是 SLAM 算法的早期实施者。SLAM 被广泛应用于基于摄像头或传感器的系统, 能够以高精度确定目标对象在环境中的位置和方向。SLAM 相当复杂, 并已在许多家用产品中得到了应用, 包括吸尘器机器人和 AR/VR 设备, 甚至更复杂的系统如自动驾驶汽车和自动驾驶无人机。Kudan 在 Tensilica Vision Q7 DSP 上完成了 SLAM 的专属实现, 使前端特征提取阶段的性能提高了 10 倍, 与基于 CPU 的实现相比, 整个 SLAM 管道的速度提高了近 15%。

“我们与 Cadence 建立了合作伙伴关系, 并与 Tensilica 平台一起加速了 Kudan 的 SLAM 方案, 对此我们感到非常兴奋。”Kudan USA 首席执行官 Juan Wee 说, “Cadence 的 Tensilica Vision DSP 提供专门的指令用于优化 SLAM 算法的各个阶段, 为最终客户提供了显著的收益, 并降低了功耗。我们期待着能与 Cadence 一起, 共同提高我们 SLAM 解决方案的支持范围和采用率。”