

تمرین سری ۲

درس معماری کامپیوتر نیم سال دوم ۰۰-۹۹

۱. قطعه کد زیر را در نظر بگیرید:

```
module FSM(input logic clk, rst ,
         input logic a,b ,
         output logic y);
always ff@(posedge clk , posedge rst)
  if(rst) state <= S2;</pre>
  else
         state <= nextstate;
always comb
  case(state)
    S0: if (a \& b) next state = S1;
        else nextstate = S2;
    S1: if (a) next state = S0;
        else nextstate = S3;
    S2: if (a \mid b) nextstate = S1;
        else nextstate = S3;
    S3: if (b) next state = S0;
        else nextstate = S2;
assign y = (state == S0) | (state == S3);
```

endmodule

- أ. با ذكر دليل بگوييد كه ماشين حالت توصيف شده يک ماشين حالت moore است يا mealy؟ ب. دياگرام حالت ماشين فوق را رسم كنيد.
- ج. ماشین حالت کشیده شده را با کمترین تغییرات از پاسخ قسمت أ به دیگری (mealy/moore) تبدیل کنید.
- ۲. هدف از این تمرین مرور نحوه مدلسازی با زبان SystemVerilog است. خروجی نهایی این تمرین توصیف یک ضرب کننده بدون علامت ۸-بیتی است است که شبیه سازی و سنتز می شود. ضرب کننده مد نظر حالتی بین ضرب کننده ترتیبی و ضرب کننده سریع معرفی شده در درس است. بدین ترتیب که با فرض وجود بلوکهای ضرب کننده سریع ۴-بیت، در چهار سیکل نیمه پایین و نیمه بالای عدد اول و دوم را در هم ضرب کرده و در مرتبه مناسب آنها را با هم جمع می کند. مراحل زیر به ترتیب روند پیاده سازی را مشخص می کنند.
 - أ. یک ماژول ضرب کننده سریع * -بیت را به صورت رفتاری مدل سازی کنید و آن را شبیه سازی و تست کنید. ب. یک بلوک جمع کننده یارامتری * -بیت توصیف کنید و آن را شبیه سازی و توصیف کنید.

- ج. با استفاده از ماژولهای مرحله ی قبل، یک ماژول ضرب کننده ۸-بیت را به صورت ساختاری مدل سازی کنید (در صورت استفاده از ماژولهای کمکی دیگر، همه ی آنها را به صورت ساختاری پیاده سازی کنید). ممکن است علاوه بر ماژولهای مرحله قبل نیاز به پیاده سازی یک واحد کنترل و یک شیفت رجیستر (با امکان شیفت ۴-بیت در یک سیکل) هم داشته باشید.
 - د. در مرحله ی پایانی، با طراحی یک testbench مناسب مدل را شبیه سازی و صحت سنجی کنید.

	y 7	y 6	y 5	y 4	y 3	y 2	y 1	y 0
	X 7	X 6	X 5	X 4	X 3	X 2	X ₁	\mathbf{x}_0
	p ₇₀	p ₆₀	p ₅₀	p ₄₀	p ₃₀	p ₂₀	p_{10}	p ₀₀
p ₇₁	p_{61}	p_{51}	p ₄₁	p ₃₁	$p_{21} \\$	$p_{11} \\$	p ₀₁	
p ₇₂ p ₆₂	p ₅₂	p ₄₂	p ₃₂	p_{22}	p_{12}	p ₀₂		
p_{73} p_{63} p_{53}	p ₄₃	p ₃₃	p_{23}	p_{13}	p ₀₃			
p ₇₄ p ₆₄ p ₅₄ p ₄₄	p ₃₄	p ₂₄	p_{14}	p ₀₄	7			
p_{75} p_{65} p_{55} p_{45} p_{35}	p ₂₅	p_{15}	p ₀₅					
p ₇₆ p ₆₆ p ₅₆ p ₄₆ p ₃₆ p ₂₆	p_{16}	p ₀₆						
p ₇₇ p ₆₇ p ₅₇ p ₄₇ p ₃₇ p ₂₇ p ₁₇	p ₀₇							
S ₁₅ S ₁₄ S ₁₃ S ₁₂ S ₁₁ S ₁₀ S ₉ S ₈	S ₇	S ₆	S ₅	S ₄	S ₃	S ₂	S ₁	s ₀

گزارش نهایی آپلود شده، علاوه بر پاسخ سوالات تحلیلی، باید شامل موارد زیر از سوال دوم باشد.

- فایل سورس SystemVerilog (.sv.) بلوک طراحی شده.
- خروجی شبیهسازی که ورودی/خروجیها را با radix مناسب نشان دهد.
- یک screenshot از خروجی RTL viewer که ارتباط آن با کد خود را به هنگام تحویل توضیح می دهید.
- یک فایل متنی شامل گزارش مساحت استفاده شده از تراشه FPGA و نیز تاخیر مدار با شرایط 1200mv .slow 85C

توجه:

- تمرین های درس معماری به صورت گروههای دو نفره انجام داده شده و تحویل می گردند.
- نکته مهم این است تمامی افراد گروه باید به همه جوانب و جزئیات تمرینها مسلط باشند که این نکته توسط دستیاران آموزشی موقع تحویل به دقت بررسی خواهد شد.
 - هر گروه باید به صورت مجزا تمرین را انجام داده و از کیی تمرینهای گروههای دیگر خودداری کند.
- به منظور ایجاد شرایط یکسان برای تمامی گروهها و فاصله داشتن زمان آپلود و تحویل، به هنگام تحویل، اعضای گروه، در همان زمان تمرین خود را از درسافزار دانلود کرده و روی سیستم خود تحویل میدهند.

موفق باشيد