Challenges and concerns related to LP designs and verification flow

الاول تعالى نشوف ليه ال low power design ف حد ذاته حاجة صعبة ؟

اولا اصلا انك ت capture كل ال power intent accurately عملية صعبة..

ال power intent اللي هي ال specifications للديز اينر ف ال behavior بتاع ال power intent معين order و conditions و order معين turn off/on يعني بشوف ايه ال parts من الديز اين turn off/on تحت domains at runtime وهكذا. كل special handling از اي، يعني هتستخدم ايه بظبط ,level shifter, isolation, retention of state وهكذا. كل ده بيبقي متوصف ف ال (upf file (unified power format) اللي مثلا ممكن يكون فيه زي

۱ -باور دومينز، وكل دومين شغال تحت باور سبلاي معين مثلا VDD CPU & VDD IO و هكذا

٢ -الخطوط بتاعت السبلاي، اللي هو النيتس وال rails اللي باليد الدومينز ديه

٣ -ال sequencing بتاع ال on/off الباور بمعنى ال ordering اللي هو ال timing relationships بين السبلايز.

٤ -ليفيل شفتر، وديه بتبقى special cells كدا بت translate السجنالز اللي بت crossبين الدومينز وبعضها عند ڤولتجز مختلفة

- بيكون فيه isolation rules كدا اللي هو ازاي هتقدر تخلي السجنالز بت cross من ال isolation rules يعني اللي هو وديه حاجة a must handled يعني بحيث اننا منشوفش a must handled ليعني اللي هو الدون مود في isolation كنت هتشوف مثلا باص أو ريجيستر ف الاوف مود بيدرايف net UX or Z بتفيد لوچيك ف الاون مود ف spurious toggling كدا أو functional failures ، ف عشان كدا بتيجي اهمية ال isolation cells. آ -بيكون فيه ret urned off. اللي بت preserve ال preserve بتاعتها لما الدومين بتاعها. contents نرجع بقا للسؤال الرئيسي، ليه عملية ال capturing ديه صعبة ؟

اول حاجة ممكن تيجي فبالك ال growing complexity للديزاين صحيح... يعني منطقي أن ال modern chips &SoCs الديزاين صحيح فيها كتير م الباور دومنيز وممكن hierarchical sub domains وحوارات، وكل دومين م دول له بقى كل الحاجات اللي قولنا عليها فوق زي عايزله retention, isolation, level shifter, own sequencing وهكذا.

تاني حاجة أن ال upf ده محتاج يعدي ع synthesis, simulation, formal checks, STA, PnR, sign off و هكذا والفكرة أن مش كل ال tools بتقدر أنها ت interpret every upf identically ف ديه حاجة مش كويسة يعني cross domain signal integrity واللي هو أن كل سجنال بتعدي م دومين للتاني محتاجة ل proper تالت حاجة و هي ال evel shifter & isolation cell واللي هو واللي هو أن كل سجنال بتعدي م دومين للتاني محتاجة ل

تاني حاجة صعبة واللي must be considered وهي الmust be considered وهي الcomprehensive LP checking of upf and Design ع السيموليشنز قليلة تالت حاجة انك تعمل الفلو بتاع ال low power بأنه يكون efficient بمعنى أن ال dependency ع السيموليشنز قليلة عشان نقدر ت bugs وال bugs والـ low power issues والـ

ف من الاخر ال UPF زي الديزاين بظبط، .needs to be managed throughout the signoff flow

تاني سؤال، ليه مش بنكتفي باللي بتعمله ال synthesis tool وخلاص، ليه بنروح ال low تاني سؤال، ليه مش بنكتفي باللي بتعمله ال synthesis tool يعني بنروح لتول static power verification, low dynamic power verification وبتطلع ال letlist + UPF وكدا ؟ مبدأيا ال synthesis tools احنا عارفين انها بناخد ال P checker وبتطلع ال

reporting issuesبقى اللي هو:

ا -هل فيه isolation/level shifter cells ناقصة ف الديز اين؟

۲ - هل فیه redundant أو incorrect power devices بعد م عملتincorrect power devices ؛ زي لما تحط isolation وهي اصلا مش محتاجة تتحط هنا و هكذا

۳ - هل فيه مشاكل ريلتيد ب PST (power state table) و لا لاء ؟

ال PST ده عبارة عن table بيبقى موجود ف ال upf ، بيكون فيه ال power state names للديزاين بتاعك وكل power state فيه state السبلايز on/off والon/off والجدول ده الجدول ده كذا زي الجدول ده كدا

Level Shifters	Isolate OFF→ON Crossings	Retention Domains	State Name PD_CPU PD_DMA PD_IO				
Transparent	Disabled	-	ON	ON	ON	SO_FULL_ON	
IO→CPU only	Enabled	PD_CPU	ON	ON	OFF	S1_CPU_OFF	
CPU→IO only	Enabled	PD_IO	OFF	ON	ON	S2_IO_OFF	
N/A	N/A (all OFF)	PD_CPU, PD_DMA, PD_IO	OFF	OFF	OFF	S3_DEEP_SLEEP	

S0_FULL_ON

Everything powered up—no isolation or retention needed.

S1_CPU_OFF

CPU domain is shut down, but DMA and IO stay live. CPU registers are retained, and any net from CPU→DMA/IO is isolated; level shifters that move signals from IO/DMA into CPU are enabled so that the OFF→ON direction is safe.

S2_IO_OFF

IO domain is shut down. IO registers are retained; CPU and DMA remain active. Nets from IO→CPU (OFF→ON) are isolated; level shifters from CPU/DMA→IO are enabled to "park" signals.

S3 DEEP SLEEP

All domains OFF; typically exits only via a reset or special wakeup controller.

BUT

ال synthesis tool مش بت report الحاجات ديه زي:

ا -لو فيه missing/redundant/incorrect isolation/level shifter in upf at RTL (before synthesis)

۲ -لو فيه PG pins (power ground pins) mismatch بين ال UPF والlibrary model

ال PG pins ديه اللي هي بت delivering power والجرواند للترانستورز الريلتيد بالcells ، يعني انت بتاخد ال PG pins الم PG بس كدا power rail vdd and ground rail GND بس كدا

- unconnected PG pins^{\(\tilde{\pi}\)}

٤-ممكن يكون فيه issues ريلتيد بisolation/level shifter supply

ہ functional issues ف ال control path

So, Synthesis Tool Cannot Help Catch Power intent issues at RTL

Can VC LP fill this gap?

Yes, it can do a lot more

VC is a multi-voltage low power checker that allows to rapidly verify designs that use voltage controlled based techniques & power management

انها تقدر ت verify ال UPF at RTL itself

يعني بدل م كنت بت verify ال upf ال synthesis وال synthesis وكدا لاء ال verify يقدر يقرء ال Lecker يقدر يقرء ال gate level netlist يقدر يقرء ال upf بتاعك وال power switches, isolation cells, retention flops الله power switches, isolation cells, retention flops وهكذا كانك بتاعك وال mismatch بين اللي avoidation of your power intent بتعمل RTL بالتالي الموضوع بقى اسرع avoiding iterations after synthesis بيحصل ف ال

So


1- critiques the UPF at RTL itself, avoiding iterations after synthesis

2- standalone verification of design Vs power intent throughout the design flow 3- report missing/redundant/incorrect strategies in UPF, so the user can provide clean UPF for synthesis/implementation

4- predict post synthesis issues right at RTL and post implementation issues at netlist itself
5- very detailed violation report

6- Powerful debug capabilities and use friendly GUI

Synopsys Low Power Flow



ال left column بيعرفك عادى ال:ASIC design flow

1- Arch: Architecture definition (high level design specs)

2-RTL

3- synthesis, RTL to gate level netlist

4- gates, gate level netlist(post synthesis)

5-PnR

6- signoff

ال left column بيعرفك عادي ال:ASIC design flow

1- Arch : Architecture definition (high level design specs)

2-RTL

```
3- synthesis, RTL to gate level netlist
```

4- gates, gate level netlist(post synthesis)

5-PnR

6- signoff

ال center column بيعرفك ال low power design flow والتولز وكدا

اول حاجة ال platform architect واللي هو أنا كديزاينر هبص ع ال specs وابدء اعمل منها ال power والدء اعمل منها ال rrt & UPF. ومنها ال upf ، كذا أنا خرجت م المرحلة ديه معايا.

تاني بدخل ال power aware design ده ع ال synthesis tool ده ع ال power aware design ومنها بطلع netlist + upf (new version) والحاجات ديه ف تالت حاجة بدخلهم ع physical implementation, PnR بقى، حاجات. ال PG netlist + upf(new version) والحاجات ديه ف بنظلم

ال static/dynamic power اللي بت estimate الله بن static/dynamic power هنا من خلال:

- Spy Glass Power

ودیه بتعملRTL & upf level static power analysis

- power replay?

الحقيقة مش عارف بظبط بتعمل ايه بس اللي اعرفه انها بتاخد physical implementation دهRTL + upf pre and post physical implementation عشان تعمل ال low power analysis عشان تعمل ال Low Power Dynamic Verification

ال Software scenarios اللي هو بعمل software scenarios يعني تاسكات و عمليات و حالات المفروض السيستم ده يهندلها و ده عشان ال test power management و بتدخل ع synopsys emulations و كCS, VCS NLP, Verdi (power aware و validation و يالا اعملهم RTL&upf ال testbench و ZeBu& HAPS و يالا اعملهم emulators & prototyping و الاوتبوت من عملية ال (cabug) و المسارين بيتفاعلوا مع بعض... بعدين الاوتبوت من SAIF file (switching activity interchange format) و ده اللي بيكون فيه كل فتفوتة ف ال validation tools related to physical implementation low حصلت و بعدين روح استعمله بقي ف ال power design.

Low Power Static verification

بستخدم فيها

VC LP

Verdi (Power aware debug)

Formality

VC LP - Low Power Static Verification and Signoff

VC LP (Verilog compiler low power)

عبارة عن tool منSynopsys verification suite ، بنستخدمها ل.Synopsys verification suite ده gate level design و RTL بحيث يكون ال power intent described in upf يتركز ع انها بت verify ال power intent described و consistent

So

1- Static low power verification

 بتشوف لو فيه إمكانية ال power saving ف الديزاين بتاعك ولا لاء وبتشوف الblock level power behavior في الديزاين بتاعك ولا لاء وبتشوف المفروض ال functionality connectivity زي مهي قبل وبعد الباور دومينز

ال checking ع ال PST كل الدومينز بالو. PST

3) Signoff checks

Ensure proper PDC(power domain crossing)


ال checks اللي بتعملها الchecks

- Validate that upf defines necessary policies for all power modes (upf consistency checks), \(\)


 Syntex and semantics checks. Identify missing or redundant policies (at RTL level, at synthesized design, at backed design)
- 2- Architectural checks, ensure power domains partitions do not lead to functional errors in the design.(at synthesized design)at backed design
 - 3- Structural checks, check necessary and sufficient low power structures are present in implemented design.(at synthesized design)at backed design
 - 4- functional checks, ensure functionality of low power structures in the design is consistent with upf and cell library.(at synthesized design)at backed design
 - 5- PG checks, verify power/ground pin connectivity in post layout design is consistent with upf and cell <u>library.at</u> backed design

Critical Low Power Bugs


1- control signal corruption



2- Global signal corruption



3- Upf design mismatch



4- functional paths blocked

