RTL интерфейс

```
module fulladder_sync (
    input logic clk_i,
    input logic areset_i,
    input logic A_i,
    input logic B_i,
    input logic Cin_i,
    output logic Cout_o,
    output logic S_o
);
```

Описание работы модуля

Модуль производит сложение бит A_i и B_i с учетом бита переноса от сложения предыдущих разрядов Cin_i , сложение происходит по фронту clk_i . Сумма — S_o , выходной бит переноса — $Cout_o$. Сброс происходит асинхронный при помощи сигнала $areset_i$.

Временная диаграмма модуля

