## Edición de Circuitos en Electric VLSI y simulación en gnucap

Leandro Marsó

Córdoba

elleandro@gmail.com

18 de marzo de 2015

#### Contenido

- Edición de Circuitos
  - Circuitos Esquemáticos
    - Crear una librería
    - Crear una nueva celda
    - Instanciar un transistor
  - Layout
  - Layout Vs. Esquemático
  - DRC
  - Extracción de los parásitos
- 2 Simulaciones
  - Esquemático y Lavout



## Edición de Circuitos Esquemáticos

#### Creación de una librería

Creamos la librería que contendrá las celdas que vamos a diseñar:

File → New library

Y elegimos el nombre analog



#### Nueva Celda


Creamos el esquemático de la nueva celda, con el nombre **nmosMin**:

Cell → New Cell. Y en View: elegimos **schematic** 




#### Instanciar un transistor

Vamos a la pestaña Components y seleccionamos un transistor nmos de cuatro terminales y lo instanciamos en el plano de trabajo:



## Editar propiedades

Para cambiar las propiedades del transistor hacemos **Ctrl-I** y cambiamos el nombre del transistor, y dejamos el ancho y largo en 2:



#### Conectar y crear puertos

Ahora vamos a crear puertos y exportarlos para ejemplificar el uso del simulador y una convención para los nombres.

Conectamos el drenador haciendo click izquierdo sobre el mismo y luego hacemos click derecho sobre otro lado para conectar:




Nombramos el cable haciendo click izquierdo exactamente en el centro del mismo y luego **Ctrl-I** para cambiarle el nombre:



#### Conectar y crear puertos

Nombramos todos los puertos del transistor de la siguiente forma:



Ahora vamos a crear los puertos de esta celda, instanciamos un elemento llamado **off-page** como muestra la figura:




## Conectar y crear puertos

Creamos el puerto haciendo un click izquierdo sobre el elemento **off-page** y presionamos **Ctrl-E** para exportar este puerto y darle un nombre. Además conectamos un cable y le damos el mismo nombre que el del drenador del transistor:





Lo mismo hacemos para los otros puertos, como mostramos en la siguiente figura:






#### Detectar errores de conexión


Si presionamos **F5** durante la edición, nos realizará un chequeo de errores, que pueden ser detallados presionando **Shift** + < o **Shift** + >. Damos dos ejemplos típicos:

#### Cables desconectados




Este error aparece cuando un cable no tiene conexión o nombre.

#### Pin innecesario




Este error se produce cuando hacemos un cable sobre la misma línea recta en dos tramos, es decir, presionando dos veces el click derecho para realizar un cable recto

## Detectar errores de conexión



#### Detectar errores de conexión




#### Corrección de errores

Para corregir el error de pines extra: Edit  $\rightarrow$  Cleanup cell  $\rightarrow$  Cleanup Pin

#### Crear un ícono


Luego de finalizar con el diseño esquemático, queremos tener un ícono para ser instanciado en otros esquemáticos:

#### View → Make Icon View



#### Editar el ícono

Para editar este ícono hacemos: View  $\rightarrow$  Edit Icon View Seleccionamos el rectángulo y con Ctrl-i le ajustamos el valor de X para que sea cuadrado. Además movemos los puertos del ícono para separarlos y centrarlos:



## Creación del layout

Para realizar la versión en layout de esta celda, hacemos:

#### View → Edit Layout View




Y elegimos crear una celda vacía de layout.

## Creación del layout - Instanciar elementos

Vamos a instanciar un transistor tipo n (nMos), los contactos a Metal1 (nAct) para este transistor, y el contacto a bulk necesario (pWell). Esos elementos los encontramos en la pestaña de Components, como lo señalamos en la figura:



#### Creación del layout - Instanciar elementos




## Creación del layout - Instanciar elementos


Vamos a instanciar un transistor tipo n (nMos), los contactos a M1 para este transistor, y el contacto a bulk necesario (pWell). Esos elementos los encontramos en la pestaña de **Components**, como lo señalamos en la figura:




Haciendo click izquierdo al contacto y arrastrando hacia la derecha para acercarlo al transistor, vemos una leyenda que nos dá información sobre la regla de DRC.




Lo acercamos tanto como se pueda, hasta que nos indique que no cumple una regla de DRC:




Asi queda bien conectado:



Hacemos lo mismo con el otro terminal:



De igual forma conectamos el bulk al source:



# Verificación de equivalencia entre el esquemático y el layout (LVS)

## Comprobación de errores de DRC

## Extracción de los parásitos del layout

## Simulación del esquemático y del layout extraído

Caracterización de los transistores de canal N y P por medio de simulación (familia de curvas de Id/Vds)

## Simulaciones de punto de operación

#### Análisis AC

## Régimen transitorio

#### Transformada de Fourier

#### Alternativas de Interacción con circuitos digitales

## Fin