## UNIVERSIDAD NACIONAL DE SAN LUIS FACULTAD DE CIENCIAS FÍSICO MATEMÁTICAS Y NATURALES

## Tema

# $\begin{array}{c} Pseudo \ Random \ Binary \\ Sequence \ con \ Vivado \\ HLS \end{array}$

Leandro Marsó

# Índice

1.	Introducción	1
2.	Implementación	1
3.	Simulación	2
4.	Optimizaciones	ç
<b>5</b> .	Conclusión	ç

junio 2017

#### 1. Introducción

En el presente informe, mostraremos los resultados de utilizar la herramienta de síntesis de alto nivel, aplicada a un código fuente en C. El circuito que queremos implementar es un generador de PRBS (Pseudo Random Binary Sequence). Implementamos una PRBS de 31 bits.

# 2. Implementación

PRBS31 En este caso, el polinomio generador que usamos es el siguente:

PRBS7 = 
$$x^{31} + x^{28} + 1$$

Y el código fuente a sintetizar es el siguiente

```
1 #include "prbs31.h"
2
3 void prbs31(result_t * hw_out) {
4    static data_t a = SEED;
5         int newbit = (((a >> 30) ^ (a >> 27)) & 1);
6         a = ((a << 1) | newbit) & 0x7ffffffff;
7         *hw_out = a;
8 }</pre>
```

Cuyo archivo de definiciones es:

```
#ifndef _PRBS31_H
#define _PRBS31_H
#define SEED 0x02
typedef int data_t;
typedef int result_t;
void prbs31(result_t * out);
#endif
```

En el testbench del circuito hemos calculado por software la misma función y comparado con lo que devuelve la función a sintetizar. Ademas, declaramos una condición de finalización de la simulación, ya que una PRBS una vez terminado el ciclo, vuelve a repetir todos los valores. Declaramos que pare en la iteración 1000 aproximadamente.

**Resultado de la síntesis** El primer aspecto a resaltar es la performance de este circuito. Vemos en la figura 1 que la latencia es un ciclo de clock, y se estima que el período del mismo puede ser 1,37ns




Figura 1: Velocidad del clock y latencia

Sobre los recursos utilizados, el reporte de la figura 2 nos muestra 32 flip flops y una LUT (que implementa la semi-suma). Esto nos muestra que la implementación de la PRBS si hizo muy eficientemente, ya que si lo hubíesemos descripto en algún HDL, esperáriamos 31 FF y una XOR.

Sobre los puertos creados para el circuito, vemos en la figura 3 el clock, reset, y otras señales auxiliares, además del puerto  $hw\_out$  de salida de nuestro circuito.

Resumimos en la tabla 1 los resultados de esta síntesis:




Figura 2: Recursos utilizados




Figura 3: Puertos y registros

Cuadro 1: Resumen

Puerto	Descripción
Estimated clock period	1.37ns
Worst case latency	1
Number of FFs used:	32
Number of LUTs used:	1

#### 3. Simulación

Por último, hacemos una co-simulación con el RTL sintetizado para asegurarnos que todo está bien:



Figura 4: Extracto de la simulación del RTL

# 4. Optimizaciones

Por el tipo de circuito elegido, encontramos que no hay optimización alguna que se pueda realizar en este nivel del flujo de diseño, ya que el resultado de la primera síntesis nos brinda un bloque que resuelve el cálculo en un ciclo de reloj.

#### 5. Conclusión

Partiendo del código fuente en C del circuito, hemos utilizado la herramienta de síntesis HLS de Vivado, con un resultado óptimo en la primera corrida. También hemos implementado una PRBS7 (no incluida en el informe por tener resultados análogos) con mucha facilidad y reutilizando el testbench. Por lo que pudimos ver que este flujo de diseño nos permite el desarrollo rápido de hardware utilizando conceptos de programación imperativa.