アナログ開発ツールの使い方 (GF180MCU)

森 瑞紀 (Mizuki Mori), https://github.com/3zki

アジェンダ

- アナログLSIの設計フロー
- 開発ツールの紹介、PDKの中身

• アナログLSI設計デモンストレーション (CMOSインバータ)

お詫び

スライドの差し替えが間に合わなかったため、 一部SKY130のスライドを流用しています

アナログLSIの設計フロー


どのような設計をするか、どのような開発ツールを使用するか

アナログLSIの設計フロー

- 1. 回路図 (ベンチマーク) を描く
- 2. シミュレーションをする
- 3. 回路図を基にレイアウトを描く
- 4. レイアウトを検証する
- 5. レイアウトを基に寄生成分を考慮したシミュレーションをする


6. (フレームに載せる)

回路図(ベンチマーク)を描いて・・・




SKY130 Mizuki Mori 2023/12/1

論理検証をして・・・



SKY130 Mizuki Mori 2023/12/1


レイアウトを描いて・・・



SKY130 Mizuki Mori 2023/12/1

レイアウトを検証して・・・

DRC LVS




SKY130 Mizuki Mori 2023/12/1 8

寄生成分を抽出して・・・

```
Magic-PEX
2
File Edit View Search Terminal Help
Loading sky130A Device Generator Menu ...
Loading "/home/user/.klayout/macros/sky130 magic pex.tcl" from command line.
Warning: Calma reading is not undoable! I hope that's OK.
Library written using GDS-II Release 6.0
Library name: LIB
Reading "TOP".
CIF file read warning: CIF style sky130(): units rescaled by factor of 5 \ / \ 1
Extracting TOP into TOP.ext:
exttosim finished.
exttospice finished.
exttospice finished.
 NGSPICE file created from TOP.ext - technology: sky130A
.subckt TOP A Y VDD GND
X0 Y A VDD VDD sky130 fd pr\, pfet 01v8 ad=7.5e+11p pd=5.6e+06u as=7.5e+11p ps=5.
6e+06u w=2.5e+06u l=180000u
X1 Y A GND GND sky130 fd pr  nfet 01v8 ad=3e+11p pd=2.6e+06u as=3e+11p ps=2.6e+0
6u w=1e+06u l=180000u
CO A Y 0.05fF
C1 VDD Y 0.17fF
C2 A VDD 0.18fF
.ends
```


SKY130 Mizuki Mori 2023/12/1

ベンチマークを作成して…



SKY130 Mizuki Mori 2023/12/1

ポストレイアウトシミュレーションをする





SKY130 Mizuki Mori 2023/12/1

全て完成したら指定のフレームに回路を載せる

例: Caravel harness (SKY130)

- 2.92 mm × 3.52mm user's area
- 38 IO ports
- 4 Power ports
- 128 Logic analyzer probes





SKY130 Mizuki Mori 2023/12/1 12

そもそもLSI回路設計に必要なものとは?

・ プロセスデザインキット PDK

- ・ シミュレーション用モデルライブラリ (SPICE)
- 検証ツール用ルールファイル (DRC, LVSなど)
- ・ スタンダードセルライブラリ
 - ・ レイアウト (GDS)
 - ・ ネットリスト(SPICE)
 - 自動配線ルール(LEF)
 - Verilogシミュレーションライブラリ (LIB, V)
- 一部指定されたレイアウト (BJT)

- PDKで指定された各種ツール (EDAツール)
 - **回路図エディタ** or Verilogコンパイラ
 - 回路図エディタ:xschem
 - **レイアウトエディタ** or 自動レイアウトツール
 - レイアウトエディタ: klayout, magic
 - **SPICEシミュレータ** or Verilogシミュレータ
 - SPICEシミュレータ: ngspice, xyce /zīs/
 - 検証ツール
 - ・ 検証ツール: klayout, magic, netgen

13

ローカルでのセットアップ方法

• 各種ツールのドキュメントを読んでください

- 3zki/wsl_gf180mcu の中にセットアップスクリプトの例があるので参考にしてください
 - https://github.com/3zki/wsl_gf180mcu
 そのまま実行すると自分用に改造したPDKが導入されるので要注意

GF180MCU Mizuki Mori 2023/12/1

便利ツール

efabless / volare
 https://github.com/efabless/volare

コンパイル済のPDKを導入できます

 d-m-bailey / extra_be_checks <u>https://github.com/d-m-bailey/extra_be_checks</u>

LVS, ERC チェッカ


GF180MCU Mizuki Mori 2023/12/1

アナログLSI設計デモンストレーション

CMOSインバータ作成

GF180MCU Mizuki Mori 2023/12/1

CMOSインバータ



入力A	出力Q
L	Н
Н	L
入力A	出力Q

入力A	出力Q
Vss	Vdd
Vdd	Vss

アナログLSIの設計フロー

- 1. 回路図(ベンチマーク)を描く
- 2. シミュレーションをする
- 3. 回路図を基にレイアウトを描く
- 4. レイアウトを検証する
- 5. レイアウトを基に寄生成分を考慮したシミュレーションをする

6. (フレームに載せる)

GF180MCU Mizuki Mori 2023/12/1

論理検証


- インバータでは入力に対して反転した出力が確認できれば良い
 - 入力 0 V → 出力 Vdd V, 入力 Vdd V → 出力 0 V
 - DC解析でCMOSインバータの動作を見てみる

- DC解析 電圧を変動させたときの定常応答
- tran解析 時間を変動させたときの過渡応答
- AC解析 周波数を変動させたときの定常応答


GF180MCU Mizuki Mori 2023/12/1

ベンチマーク作成上の注意

- ngspiceのシミュレーションコマンド → simulator_commands_shown.sym
- シミュレーションモデル → code_shown.sym プロパティで format="tcleval(@value)" を追加する




20



GF180MCU Mizuki Mori 2023/12/1

シミュレーション結果



入力A = 0 V →出力Q = 3.3 V

22

入力A = 3.3 V →出力Q = 0 V


• インバータとして機能している

wrdata と gawによる波形表示

wrdataを使用するとテキスト出力ができる

```
0.00000000e+00 3.29999999e+00 5.00000000e-02 3.299999999e+00 1.00000000e-01 3.299999999e+00 1.50000000e-01 3.299999990e+00 2.00000000e-01 3.29999960e+00 2.50000000e-01 3.29999375e+00 3.50000000e-01 3.29999375e+00 4.00000000e-01 3.29990878e+00 4.50000000e-01 3.29968137e+00 5.00000000e-01 3.29900073e+00 5.50000000e-01 3.29728006e+00
```


writeでrawファイルを出力すると gaw で波形表示ができる



過渡応答、遅延時間


• 過渡応答から遅延時間を見たい場合はtran解析を用いる

出力段に負荷を設定しないと正しい過渡応答が見れない 今回は入力段・出力段共に何も接続しない状態を見る



GF180MCU Mizuki Mori 2023/12/1

シミュレーション結果




アナログLSIの設計フロー

- 1. 回路図 (ベンチマーク) を描く
- 2. シミュレーションをする
- 3. 回路図を基にレイアウトを描く
- 4. レイアウトを検証する
- 5. レイアウトを基に寄生成分を考慮したシミュレーションをする

6. (フレームに載せる)


GF180MCU Mizuki Mori 2023/12/1

公式PDKのレイアウト画面



GF180MCU Mizuki Mori 2023/12/1

3zki / gf180mcu のレイアウト画面




efablessが採用したオプションについて

GF-MPW-0: gf180mcuC

GF-MPW-1: gf180mcuD (TOPメタルの厚さが1.1umに変更)

- 5-metal stack, 1P5M, 5LM (metal_level=5LM)
- 1.1um thick top metal, TM 11KA (metal_top=11K)
- MiM B option (mim_option=B)
- 2fF/um2 MiM Capacitance (cap_mim_2f0fF)
 メモ:キャパシタの耐圧は6Vらしい
- $1k\Omega$ high sheet rho poly (ppolyf_u_1k)



https://gf180mcu-pdk.readthedocs.io/en/latest/analog/layout/inter_specs/inter_specs_3_43.html


レイアウトを描く上での注意

- メタルは最大6層まで使えるが、今回は5層なのでVIA5, MetalTopは使用不可
- MIMキャパシタはMetal4とMetal5の間に形成する (Option=B, Level=M4-M5)
 ※MIMキャパシタはトップメタルの下に形成される
- 各検証の実行前にオプションを確認・設定する (特にmetal_top=11K)

GF180MCU Mizuki Mori 2023/12/1

レイアウトを描く上での注意

• Database unit は0.005um または 0.01um にしないとPcellがうまく動作しない



32

アナログLSIの設計フロー

- 1. 回路図 (ベンチマーク) を描く
- 2. シミュレーションをする
- 3. 回路図を基にレイアウトを描く
- 4. レイアウトを検証する

5. レイアウトを基に寄生成分を考慮したシミュレーションをする

6. (フレームに載せる)

GF180MCU Mizuki Mori 2023/12/1

3zki / gf180mcu で利用できる レイアウト検証

Design Rules Check (DRC)

• 指定されたデザインルールから違反していないか検証

Layout Versus Schematic (LVS)

• レイアウトが回路図通りに描けているか検証

Magic DRC, Magic LVS は未整備です KLayout DRC, KLayout LVSを使用してください

gf180mcu DRC gf180mcu LVS gf180n

Run KLayout DRC - Antenna

Run KLayout DRC - Density

Run KLayout DRC - Full DRC

Run KLayout DRC - Caravel DRC

Run Magic DRC

Set Options (Restart required!)

gf180mcu LVS gf180mcu PEX

Run Klayout LVS

Make netlist for Klayout LVS

Make netlist (MCU7T5V0) for Klayout LVS

34


Run Magic LVS

Set Options (Restart required!)

LVS用ネットリストの出力方法 (1/2)

- xschem上であらかじめLVS用の回路図を作成しておく。
- ピンはipin, iopin, opin のみを使用する。
 - vdd.symやgnd.symを使用するとうまく通らない。

ファイルを同じ名前にする 例: nand.sch, nand.gds




35

LVS用ネットリストの出力方法 (2/2)

- xschem上でLVS用のネットリストを出力する。
- 1. メニュー Simulation > LVS netlist にくを入れる
- 2. Netlistを押す

- 終わったら閉じて良い
- デフォルトの生成場所は ~/.xschem/simulations/



36

アナログLSIの設計フロー

- 1. 回路図 (ベンチマーク) を描く
- 2. シミュレーションをする
- 3. 回路図を基にレイアウトを描く
- 4. レイアウトを検証する
- 5. レイアウトを基に寄生成分を考慮したシミュレーションをする

6. (フレームに載せる)

GF180MCU Mizuki Mori 2023/12/1

レイアウト検証: PEX, Parasitic Extraction


RC抽出

• 寄生抵抗と寄生容量を含むネットリストを抽出

C抽出

寄生容量のみを含むネットリストを抽出

38



PEX前の下準備: Flatten

- 1. コピーを保存する
- ファイル名で大文字を使うとエラーが出てしまう(不具合)
 - 拡張子がデフォルトだと.GDSなので.gdsに直す
- 2. ドラッグでレイアウト全体を選択する
- 3. Edit > Flatten Cell > Flatten Instances を All hierarchy levels で実行
- 4. Cells が TOP のみになっていることを確認して Save

GF180MCU Mizuki Mori 2023/12/1


寄生抽出

Magic PEX を用いて寄生容量抽出を行う

Run Magic PEX (C extraction) を実行

実行すると寄生容量付きネットリストが生成される

- ファイル名: {レイアウト名}_pex_extracted.spice
 - デフォルトではTOP_pex_extracted.spice



40

寄生容量を考慮したベンチマークに変更する

ポストシミュレーションの際は以下2点の変更が必要

- 1. 外部ネットリストへのパス
- 2. 外部ネットリスト用のシンボル

GF180MCU Mizuki Mori 2023/12/1

外部ネットリストへのパスを通す

シミュレーションスクリプトに.includeでパスを通す

• レイアウトデータと同じ階層に [レイアウト名]_pex_extracted.spice が生成される


```
COMMANDS
SIM=ngspice
VA A 0 pulse (0 3.3 0 40p 40p 0.5n 1n) dc 0
 .include ~/TOP pex extracted.spice
 .control
 save all
tran 1p 2n
 plot v(a) v(q) v(q2)
wrdata ~/inv tran.txt v(a) v(q) v(q2)
write inv tran.raw
 .endc
```

GF180MCU

外部ネットリスト用のシンボル作成

LVSで使用した回路図からシンボルを作成する

• メニュー Symbol > Make symbol from schematic



このままだとシンボルはLVSで使用した回路図を参照するため ネットリストを参照するように改変する

43

外部ネットリスト用のシンボル作成 (基本形)

シンボルのプロパティを開いてこんな感じの中身にする (Qキーでプロパティを開く)

type=primitive

format="@name [ネットリスト内のピン] @prefix"

template="name=x1 prefix=[subcktの名前]"

extra="prefix"

highlight=true

詳しくは http://repo.hu/projects/xschem/xschem man/symbol property syntax.html を参照

GF180MCU Mizuki Mori 2023/12/1

外部ネットリスト用のシンボル作成例 (インバータ)

```
type=primitive
```

format="@name @@A @@Y @@VDD @@GND @prefix"

template="name=x1 prefix=TOP"

extra="prefix"

highlight=true

抽出したネットリストのピンと同じ並びで記述する

.subckt TOP A Y VDD GND
X0 Y A VDD VDD sky130_fd_pr__pfe
X1 Y A GND GND sky130_fd_pr__nfe
C0 Y A 0.05fF
C1 Y VDD 0.17fF
C2 A VDD 0.18fF
.ends

45

外部ネットリスト用のシンボル作成例 (インバータ)



46

type=primitive

format="@name @@A @@Y @@VDD @@GND @prefix"


template="name=x1 prefix=TOP"

extra="prefix"


highlight=true

シンボルから出ているピンには"@@"のprefixをつけるこれで一応完成


ベンチマーク例



シミュレーション結果




シミュレーション結果



参考:遅延時間シミュレーションの条件例

$$P=2.5u / N=1u$$


P=2.5u / N=1u



- ・ 初段バッファサイズは $w_p=2.5~\mu m$, $w_n=1~\mu m$
- 出力段の負荷容量は入力容量と同じ $w_p=2.5~\mu m$, $w_n=1~\mu m$
- ina から outy までの遅延時間を求める

SKY130 Mizuki Mori 2023/12/1 50

理想遅延時間を計測するベンチマークの例



SKY130 Mizuki Mori 2023/12/1

外部ネットリスト用のシンボル作成 (応用形)

シンボルのプロパティを開いてこんな感じの中身にする (Qキーでプロパティを開く)

type=primitive

format="@name [ネットリスト内のピン] @prefix"

template="name=x1 [プロパティでネットを指定するピン] prefix=TOP"

extra="[プロパティでネットを指定するピン] prefix"

highlight=true

詳しくは http://repo.hu/projects/xschem/xschem man/symbol property syntax.html を参照

SKY130 Mizuki Mori 2023/12/1 52

外部ネットリスト用のシンボル作成 (応用例)

VDDとGNDのピンをシンボルから削除してプロパティで記述してみる

type=primitive

format="@name @@A @@Y @VDD @GND @prefix"

template="name=x1 VDD=VDD GND=GND prefix=TOP"

extra="VDD GND prefix"

highlight=true

プロパティでピンのネットを指定する場合は"@"のprefixを付けて、extraにピン、templateにデフォルトの値を追加する

SKY130 Mizuki Mori 2023/12/1

外部ネットリスト用のシンボル作成 (応用例)

VDDとGNDのピンをシンボルから削除してプロパティで記述してみる


type=primitive

format="@name @@A @@Y @VDD @GND @prefix"


template="name=x1 VDD=VDD GND=GND prefix=TOP"

extra="VDD GND prefix"

highlight=true




ベンチマークが 見やすくなる



54


SKY130 Mizuki Mori 2023/12/1

ベンチマーク改造 Before




SKY130 Mizuki Mori 2023/12/1

ベンチマーク改造 After



SKY130 Mizuki Mori 2023/12/1

ポストレイアウトシミュレーションをする



SKY130 Mizuki Mori 2023/12/1