
حل مسائل فصل ۵

کلاس حل تمرین معماری کامپیوتر دکتر زینالی، رامتین کوثری، ۲۹ آبان ۱۴۰۳ کلاس ۲۰۳

چرخه اجرای دستورات:

برای اینکه دستورات اجرا شوند چندین مرحله باید اتفاق بیفتد که ما در اینجا ۴ مرحله Fetch، Decode، Effective Address و Fetch Decode و بررسی میکنیم. توجه داشته باشید که دستورات در کلاک ها و زمان های مختلفی اجرا میشوند که با T_n نمایش میدهیم. این زمان ها را ماژولی به نام Sequence Counter برای ما فعال میکند که میتواند T_n بیتی باشد:



توجه داشته باشید که Sequencer را پس از نوشتن RTL های چرخه دستورات مینویسیم زیرا در ابتدا نمی دانیم که چند متغیر زمانی داریم و با نوشتن RTL ها به زمان ها پی می بریم. در Sequencer های بالا پایه های Enable همیشه ۱ هستند، پایه های Clock همیشه متصل به کلاک سیستم هستند و پایه Papuencer های است که Sequencer های بایه Sequencer همیشه ۱ هستند، پایه SC هم داریم که به ما اجازه میدهد Sequencer را به شمارنده دلخواه برگردانیم که در حافظه هایی که هر خانه شان از ۲ یا چند دستور تشکیل شده کاربرد دارد و کاربرد دیگر آن این است که به جای استفاده از پایه Clear، پایه SC را صفر میکنند.

مرحله اول Fetch: دستورات ما در خانه های حافظه قرار دارند، ممکن است در یک خانه حافظه یک یا چند دستور موجود باشد که ما باید آنها را به ترتیب اجرا کنیم برای اجرای دستورات ابتدا باید آنها را از حافظه بخوانیم (Fetch کردن) زیرا دستور های معماری M.R یا Memory Reference در ترتیب اجرا کنیم برای اجرای دستورات ابتدا باید آنها را از حافظه بخوانیم (این این این دستورات به خانه چندین دستور وجود حافظه قرار دارند، توجه داشته باشید که در این مرحله ما فقط و فقط ۱ خانه از حافظه را میخوانیم پس ممکن است در این ۱ خانه چندین دستور وجود داشته باشد که باید به نیز تیب پردازش شوند. این دستورات خوانده شده از حافظه باید در یک رجیستر نگهداری شود که معمولا رجیستر R میباشد ولی ممکن است این رجیستر در DPU مسئله موجود نباشد که زمانی که به این شکل بود باید ببینیم خروجی مموری به کدام رجیستر می رود و آن رجیستر را به عهده به عنوان رجیستر ذخیره دستور در کلاک مربوطه استفاده کنیم، با این کار رجیستر ما علاوه بر وظیفه قبلی خود وظیفه نگهداری دستورات را هم به عهده میگیرد. RTL مرحله Fetch دستور به شکل زیر است:

Fetch: $IR \leftarrow M[PC]$, $PC \leftarrow PC + 1$

همانطور که در RTL مشخص است ما باید به آدرس PC در حافظه مراجعه کنیم تا دستور را بخوانیم که در اکثر مواقع PC به صورت مستقیم به پایه آدرس حافظه متصل نیست پس باید PC را به AR ترنسفر کنیم تا مقدار PR مقدار PC شود و بتوانیم مرحله Fetch را انجام دهیم.

2. مرحله دوم Decode : در این مرحله ما باید دستوراتی که در رجیستر دستور ما ذخیره شده است را رمزگشایی کنیم و ۳ بخش هر دستور آن را جدا کنیم. فرمت دستورات ما به این شکل بود :

_		
I	Opcode	Address

Address که I بیانگر مستقیم یا غیر مستقیم بودن آدرس حافظه، Opcode بیانگر عملگر که اگر n ببیت باشد یعنی میتوانیم $D_0D_1D_2$ عملگر داشته باشیم و باید آنها را به بیانگر آدرس دستور میباشد. اگر برای مثال D_0D_0 داشته باشیم، میتوانیم $D_0D_1D_2$... $D_0D_1D_2$... $D_0D_1D_2$... $D_0D_1D_2$... $D_0D_1D_2$... حال اگر مقدار $D_0D_1D_2$ هر دستور نسبت دهیم یعنی اگر $D_0D_1D_2$ برابر بود با عدد $D_0D_1D_2$ هر دستور نسبت دهیم یعنی اگر $D_0D_1D_2$... $D_0D_1D_2$ استفاده کنیم. حال اگر در نظر بگیریم که دستور ما ۱۶ بیتی است و ۱ بیت فلگ، $D_0D_1D_2$ بیت $D_0D_1D_2$ داشته باشیم، $D_0D_1D_2$ مرحله $D_0D_1D_2$ دستور به شکل زیر است:

$$Decode: I \leftarrow IR_{(15)} \text{ , } D_0D_1D_2 \dots D_7 \leftarrow IR_{(14-12)} \text{ , } AR \leftarrow IR_{(11-0)}$$

ولی اگر رجیستر IR نداشتیم و مجبور بودیم دستور را در یک رجیستر دیگر مانند DR واکشی یا Fetch میکردیم:

$$Decode: I \leftarrow DR_{(15)}, D_0D_1D_2...D_7 \leftarrow DR_{(14-12)}, AR \leftarrow DR_{(11-0)}$$


3. مرحله سوم Effective Address : در این مرحله ما با توجه به فلگ I باید بررسی کنیم که آیا آدرس مستقیم است یا خیر که با توجه به آن به صورت بازگشتی در حافظه به آدرس و دستور های دیگر برگردیم تا زمانی که فلگ I آن دستور مستقیم باشد و دیگر نیاز نباشد که آدرس غیر مستقیم را پردازش کنیم.

بررسى Flag مستقيم يا غير مستقيم بودن حافظه:

اگر شکل روبرو را به عنوان حافظه در نظر بگیریم، هر خانه این حافظه تنها یک دستور در آن وجود دارد. اعداد سمت چپ آدرس خانه حافظه هستند. در این حافظه اگر ما دستور در خانه 7.0 را Fetch کنیم، در مرحله Decode میبینیم که فلگ 1 ۱ است یعنی آدرس غیر مستقیم است و باید به سراغ بخش Address رفته و در آنجا 7.0 را میبینیم پس باید به خانه 7.0 برویم و دوباره دستوری که در خانه 7.0 قرار دارد دارای آدرس حافظه غیر مستقیم است که در بخش Address آن 7.0 نوشته شده پس به خانه 7.0 جهش میکنیم و میبینیم که فلگ 1 آن بر ابر با صفر است یعنی آدرس مستقیم است. پس دیگر نیاز نیست کاری بکنیم.

به صورت کلی اگر آدرس غیر مستقیم باشد باید آدرس خانه ای که در بخش آدرس قرار دارد را در نظر بگیریم، در غیر این صورت هیچ کاری را انجام نمیدهیم.

اگر در نظر بگیریم که دستور ما 7.0 بیتی است و 7.0 بیت فلگ، 7.0 بیت Opcode و 7.0 بیت Address داشته




E. A :

 $I'T_n: NOP (No Operation)$

 $IT_n: AR \leftarrow M[AR]$

توجه داشته باشید که به ۳ مرحله بالا بدنه مشترک گفته میشود. برای اجرای هر دستور حافظه، این ۳ مرحله ابتدا باید انجام شوند و سپس Execute صورت بگیرد منتها چون بدنه مشترک برای هر دستور Opcode تکراری است، ما فقط یکبار آن را در امتحان می نویسیم. 4. مرحله چهارم Execute : حال که بدنه مشترک دستور انجام شده، باید آن دستور را اجرا کنیم که اجرا کردن دستور بستگی به DPU دارد، برای مثال دستور و DPU زير را داريم:



$$D_3(ADD): AC \leftarrow M[AR]$$

اگر بخواهیم زمان بندی و RTL این دستور را در مرحله Execute بنویسیم، باید DPU را بررسی کنیم که ببینم این RTL چگونه و در چند کلاک انجام میشود. پس از بررسی متوجه میشی که داده باید به DR برود و سپس از DR به AC به واسطه ALSU برود، پیش از نوشتن RTL فرض کنیم که بدنه مشترک در ۴ کلاک طول کشیده پس اجرای دستورات از T_{A} شروع میشود، اگر در نظر بگیریم که دستور ما ۱۶ بیتی است و ۱ بیت فلگ، ۳ بیت Opcode و ۱۲ بیت Address داشته باشیم، RTL مرحله Decode دستور به شکل زیر است:

$$D_3 T_4$$
: $DR \leftarrow M[AR]$
 $D_2 T_7$: $AC \leftarrow DR$


پس اجرای این دستور ۲ کلاک طول کشیده، ولی در ابتدا گفتیم که این Sequencer هستش که باعث فعال شدن T ها میشود اما حال که در زمان T_z چرخه اجرای دستور ما تمام شده باید دوباره به اول بازگر دیم پس عملا T_7 و T_6 استفاده نمیشوند پس میتوانیم Sequencer را Clear کنیم تا از صفر شروع شود $D_{2}T_{5}: AC \leftarrow DR, SC \leftarrow 0$: $SC \leftarrow 0$

مراحل حل سوال امتحان

در امتحان نمونه سوال ها به شکل روبرو طرح میشود. برای حل قسمت الف و ب اين سوال بايد مراحل زير راطى كنيم:

- مالتي پلکسر ها باس هاي ما هستند پس بايد ورودي ها را عدد گذاری کنیم و سیس بیت های فرمت دستور را بنویسیم.
- به دنبال رجیستر IR میگردیم که در DPU موجود نیست ولی در شکل میبینیم داده ای که از حافظه خوانده می شود مستقیم از ALSU رد شده و بدون استثناء به رجیستر DR می رود، پس می توانیم وظیفه نگهداری از دستور را نیز به همین رجیستر بدهیم پس تا اینجا DR هم برای AC استفاده می شود هم IR.
 - عدد گذاری پیشوند های Opcode ها .3
- نوشتن RTL دستورات شامل مراحل چرخه اجرای دستورات .4
 - .5 ر سم Sequencer
 - نوشتن زمان های فعال شدن یایه ها .6
 - متصل کردن زمانبندی ها و المان ها به Bus های موجود .7
 - طراحي ALSU .8
 - طراحي فلگ ها .9

۴- واحد(Data Path Unit) و نوع وتعدادي از دستورات يک پردازنده بصورت زيراست:



Symbol	Opcode	Function
XNOR	00011	$AC \leftarrow (AC \oplus M[AR])'$
SUBM	01100	$M[AR] \leftarrow AC - M[AR]$
ADDM	01111	$M[AR] \leftarrow M[AR] + AC$

الف) نحوه خواندن و اجرای کامل دستورات را بصورت RTL بنویسید. (نمره ۳) ب) واحد کنترل را بصورت Hardwire بطور کامل طراحی کنید. (نمره ۳) ج) ریز برنامه لازم برای اجرای کامل دستورات بصورت MicroProgram بنویسید. (نمره ۳) د) فرمت ریز دستور مناسب برای MicroProgram فوق طراحی کنید. (نمره ۳)

موفق باشید.

از مرحله ۱ تا ۶ قسمت الف و مرحله ۷ تا ۹ قسمت ب سوال هستند. مثال های حل شده با توضیحات در یی دی اف سوالات قرار دارند.