نمونه سوالات معمارى كامپيوتر دكتر زينالى

جمع آوری شده کلاس حل تمرین رامتین کوثری

RTL and Block Diagram - بلوک دیاگرام ها و آر تی ال


Question 0 - Class Example

 $T_0: R_4 \leftarrow R_4 + R_0$

 $T_1: R_4 \leftarrow R_4 + R_1$

 $T_2: R_4 \leftarrow R_4 + R_2$

 $T_3: R_4 \leftarrow R_4 + R_3$



Question 1 - Mordad 1400 Mid-Term

$$zT_1: \qquad if(R_1=0) \ then$$


$$R_1 \leftarrow 0$$

$$else$$

$$R_1 \leftarrow R_1 + 1$$

$$T_2: \qquad R_2 \leftarrow R_1$$

$$yT_2: \qquad R_1 \leftarrow R_1 - R_3$$



Question 2 - Dey 1400 Final Exam

$$PQ': M[R_2] \leftarrow R_1$$


$$PQ: if(R_1 = R_2) then$$

$$R_1 \leftarrow R_2$$

else


$$R_1 \leftarrow 0$$

$$P'W: \qquad R_1 \leftarrow M[R_2]$$



Question 3 - Dey 1401, Tir 1402, Tir 1403 Final Exams, Mordad 1401 Mid-term

$$xT_0$$
: $if(R_1 = R_2) then$ $R_1 \leftarrow R_1 + 1$ else $R_1 \leftarrow R_1 - 1$ T_0 : $R_2 \leftarrow R_1 + R_2$ ZT_1 : $R_2 \leftarrow R_1 - R_2 = R_1 + R_2' + 1$



Question 4 - Azar 1400 Mid-term

$$xT_0: \qquad if(R_1=R_2) \ then$$

$$R_1 \leftarrow R_1 + 1$$

$$else$$

$$R_1 \leftarrow R_1 - 1$$

$$T_2: \qquad R_1 \leftarrow R_1 + R_2$$

$$zT_1: \qquad R_1 \leftarrow R_1 - R_2$$

Question 5 - Mordad 1403 Mid-term

$$P'W: \qquad R_1 \leftarrow M[R_2]$$

$$PQ': M[R_2] \leftarrow R_1$$

$$PQ$$
: $if(R_1 = M[R_2])$ then

$$R_1 \leftarrow 0$$

else


$$R_1 \leftarrow R_1 + 1$$

و نوشتن آر تی ال دستورات - DPU Instructions RTL and Hardwire

طراحی واحد دیتا به روش هارد وایر

Question 6 - Class Example

Ι	Opcode	Address
1	3	12



 $PC \leftarrow PC + 1$: پعنی افز ایش دادن پروگرم کانتر Skip : ۱ دان پروگرم

نکته ۲: برای نوشتن RTL شرط مساوی بودن از زیرو فلگ (z) استفاده میکنیم:

نجام میشود ALSU انجام میشود Transfer انجام میشود $AC \leftarrow M[AR]$ در

ولى چون ALSU در خودش Transfer ندارد، ميتوانيم اين عمل را به ٢ شكل انجام دهيم:

 $AC \leftarrow M[AR] \equiv AC \leftarrow M[AR] \vee M[AR] \equiv AC \leftarrow M[AR] + 0$

نکته ۴: با توجه فرمت دستور، هر دستور ۱۶ بیت را اشغال کرده پس در هر خانه مموری فقط ۱ دستور وجود دارد.

Solution:

Output R

➤ Interface -

ابتدا مر احل گفته شده ر ا انجام میدهیم:

- 1. عددگذاری مالتی پلکسر ها: از آنجایی که ما یک باس داریم که ۷ رجیستر و مموری به آن وصل شده اندیس مالتي بلكسر را از صفر الى ٧ مقدار دهي مي كنيم كه حال صفر را چون استفاده نميكنيم حالت Idle مي ناميم. سپس بازه بیت ها را در فرمت دستور شخص میکنیم، برای مثال بیت ۱۵ ام باید در I ریخته شود.
 - 2. رجيستر IR: خوشبختان رجيستر IR در اينجا وجود دارد پس فقط از همان استفاده ميكنيم.
- 3. عددگذاری پیشوند های Opcode ها: همانطور که در جدول میبینید با نوجه به ۳ بیت داده شده دستورات را از م الى D_7 عدد گذارى كرده ايم.
 - 4. نوشتن RTL دستورات: برای نوشتن RTL های دستورات باید تمامی مراحل چرخه دستورات را بنویسیم:

Fetch: $IR \leftarrow M[PC]$, $PC \leftarrow PC + 1$

 $T_0: AR \leftarrow PC$ چون می خواهیم از پروگرم کانتر استفاده کنیم و مستقیم به

 $T_1: IR \leftarrow M[AR]$, $PC \leftarrow PC + 1$ مموری وصل نیست از آدرس رجیستر به عنوان واسطه استفاده میکنیم

همانطور که می بینیم این مرحله ۲کلاک طول کشیده که انجام شود. همچنین توجه داشته باشید که از پایه INC برای اضافه کردن PC استفاده کرده ایم.

```
Decode: I \leftarrow IR_{(15)}, D_0D_1D_2 \dots D_7 \leftarrow IR_{(14-12)}, AR \leftarrow IR_{(11-0)}
T_2: \quad I \leftarrow IR_{(15)} , D_0D_1D_2 ... D_7 \leftarrow IR_{(14-12)} , AR \leftarrow IR_{(11-0)} می شود انجام می شود کلاک انجام می شود این مرحله خودش در ۱ کلاک انجام می شود
Effective Address: if (I = 1) then AR \leftarrow M[AR]
I'T_3: NOP
                                                                                      نكته 4: دستورات شرطى را با فلك ها نمايش مى دهيم
IT_2: AR \leftarrow M[AR]
                                                                        نكته ؟: چون خط اول كارى انجام نميدهد ميتوانيم أن را اصلا ننويسيم
Execute: D_0D_1D_2 \dots D_7
                                                              نکته ۷ : این مرحله باید برای تمامی دستورات نوشته شود ولی بدنه مشترک خیر
D_{o}(AND): AC \leftarrow AC \wedge M[AR]
D_0 T_A : DR \leftarrow M[AR]
                                         نكته ٨ : در مرحله اجرا زمان ها بايد با دستورات مربوطه 'اند' شوند زيرا در يک زمان فقط يکي از دستورات بايد باشد
D_0T_5: AC \leftarrow AC \land DR , SC \leftarrow 0 نکته ۹: برای جلوگیری از هدر رفت کلاک سیکوننسر را صفر میکنیم تا از واکشی شروع کند
D_{\downarrow}(ADD): AC \leftarrow AC + M[AR]
D_1T_A: DR \leftarrow M[AR]
D_{_{1}}T_{_{5}}: AC \leftarrow AC + DR , SC \leftarrow 0
D_2(LDAC): AC \leftarrow M[AR]
D_2T_A: DR \leftarrow M[AR]
D_{2}T_{5}: AC \leftarrow DR , SC \leftarrow 0
D_{2}(STAC): M[AR] \leftarrow AC
D_{_{3}}T_{_{4}}: \quad M[AR] \leftarrow AC \ , \ SC \leftarrow 0
D_{\Lambda}(BUN): PC \leftarrow AR
D_{_A}T_{_A}: PC \leftarrow AR , SC \leftarrow 0
D_r(BSA): M[AR] \leftarrow PC, PC \leftarrow AR + 1
D_{5}T_{5}: AR \leftarrow PC , SC \leftarrow 0
                                                    نكته ۱۱: برای اضافه كردن أدرس رجيستر از پايه اينكريمنت استفاده كرده ايم نه ALSU
D_{\epsilon}(ISZ): M[AR] \leftarrow M[AR] + 1, if (M[AR + 1] = 0) then Skip
D_c T_A: DR \leftarrow M[AR]
                                              نکته ۱۲ : مموری پایه اینکریمنت ندارد و باید یا در یک رجیستر بریزیم اینکریمنت کنیم یا با ALSU
D_{\epsilon}T_{\epsilon}: AC \leftarrow DR + 1
z\,D_6T_6\colon M[AR]\leftarrow AC , PC\leftarrow PC+1 , SC\leftarrow 0
z'D_6T_6: M[AR] \leftarrow AC, SC \leftarrow 0
                        نکته M[AR] از آنجا که M[AR] + AC انجام دهبم : D_c T_c تکرار شده اند می توانیم آنها را فاکتور بگیریم و به صورت کلی در D_c T_c انجام دهیم :
zD_{6}T_{6}: PC \leftarrow PC + 1
D_6T_6: M[AR] \leftarrow AC, SC \leftarrow 0
                               5. رسم Sequencer : پس از رسم RTL ها در میابیم که بیشترین زمانی که طی شده تا دستور انجام شود T_6 است.
                                                   حال این ۷ حالت زمانی را با چند عدد میتوانیم کد کنیم ؟ با ^{9} بیت زیرا ^{8} ^{7} پس داریم :
```

6. پایه ها: حال باید بررسی کنیم که پایه های مموری و رجیستر ها در چه زمان هایی فعال می شوند، به صورت کلی با بررسی DPU به پایه های زیر میرسیم:

$$Read: T_1 + IT_3 + D_0T_4 + D_1T_4 + D_2T_4 + D_6T_4$$

$$Write: D_{3}T_{4} + D_{5}T_{4} + D_{6}T_{6}$$

$$Clear(SC): D_0T_5 + D_1T_5 + D_2T_5 + D_3T_4 + D_4T_4 + D_5T_5 + D_6T_6$$

$$LD(AR): T_0 + T_2 + IT_3$$

$$LD(IR): T_1$$
 توجه دائمته باثنید که اگر المان ما سمت چپ باثند در آن چیزی ریخته میشود ولی اگر راست باثند یعنی از آن خرانده میشود

$$LD(DR): D_{0}T_{4} + D_{1}T_{4} + D_{2}T_{4} + D_{6}T_{4}$$

$$LD(PC): T_4 + D_5T_5$$


$$LD(AC): D_0T_5 + D_1T_5 + D_2T_5 + D_6T_5$$

$$INC(AR): D_5T_4$$

$$INC(PC): T_1 + zD_6T_6$$


7. طراحی Bus : در این DPU ما تنها ۱ باس داریم که ۷ عدد رجیستر و مموری به آن متصل است که به یکدیگر راه دارند و از آنجایی که باس را با مالتی پلکسر طراحی میکنند، میتوانیم یک مالتی پلکسر با ۳ بیت سلکت و یک انکودر

با ۸ ورودی داشته باشیم که طراحی آن به شکل زیر امکان پذیر است :



نکته ۱۴: توجه داشته باشید که ورودی های مالتی پلکسر ماژول های ما میباشد مانند رجیستر ها و مموری، همچنین ورودی های انکودر ما زمانبندی هایی هستند که در آنها یک و فقط یک رجیستر بخصوص یا مموری فعال میشود. همچنین توجه کنید که ما در مرحله ۶ پایه LD برای AC را نوشتیم ولی در باس به آن مقدار صفر را دادیم زیرا AC به باس مستقیم وصل نیست.

دستورات ALSU: باید توجه داشته باشیم که مقصد همه دستورات ALSU رجیستر AC است. حال باید بیابیم و در
 RTL های نوشته شده ببینیم که کجا از ALSU استفاده کرده ایم و سپس آن را طراحی کنیم:




<i>C</i> ₁	C_{0}	AC			
0	0	AC + DR			
0	1	AC + 1			
1	0	AC ∧ DR			
1	1	DR V			

نکته ۱۵: توجه داشته باشید که چون فقط ۲ نوع کاربرد از ALSU داریم پس آن را ALU نوشتیم. همچنین باید زمانبندی های مربوطه را به ALU به وسیله انکودر متصل کنیم.

9. طراحی فلگ ها: فلگ ها را با f, f (جی کا فلیپ فلاپ) طراحی میکنیم. در DPU داده شده یک فلگ I داریم و فلگ z که فلگ z یک فلگ خروجی است که از رجیستر بیرون می آید و ما لازم نیست آن را مقدار دهی کنیم خود رجیستر مقدار دهی می کند پس فقط فلگ I را طراحی میکنیم:

نکته ۱۶: توجه داشته باشید که فقط در زمان T_2 هنگامی که داشتیم مرحله دیکد را انجام میدادیم فقط بیت ۱۵ ام رجیستر I را در فلگ I ریختیم پس کافیست زمان را با I اند کرده و به ورودی ل بدهیم و ناتش را به ورودی I.

Question 7 - Class Example



D_0	ADD	0000	$AC \leftarrow AC + M[AR]$				
D_{1}	Branch	0001	$if (AC < 0) then PC \leftarrow AR$				
D_2	Store	0010	$M[AR] \leftarrow AC$				
D_3	Exchange	0011	$AC \leftarrow M[AR]$, $M[AR] \leftarrow AC$				

Ι	Opcode	Address
1	4	11

Solution:

ابتدا مراحل گفته شده را انجام میدهیم:

- عددگذاری مالتی پلکسر ها: ۲ باس داریم، مانند سوال قبل عدد گذاری میکنیم. فرمت دستور ما نیز مانند سوال قبل است تنها تفاوت این است که که Opcode ۴ بینی است یعنی ۱۶ دستور را میتوانیم در این ماشین داشته باشیم.
- 2. رجیستر IR: رجیستر IR در اینجا وجود ندارد پس باید ببینیم از کدام رجیستر میتوانیم به عنوان رجیستر دستور استفاده کنیم. با کمی دقت در میابیم که داده وقتی از مموری خارج می شود مستقیم به رجیستر DR میرود پس میتوانیم از همان به عنوان رجیستر دستور استفاده کنیم.
- 3. عدگذاری پیشوند های Opcode ها: همانطور که در جدول میبینید با توجه به T بیت داده شده دستورات را از D_{0} الی D_{15} عدد گذاری کرده ایم.
 - 4. نوشتن RTL دستورات: برای نوشتن RTL های دستورات باید تمامی مراحل چرخه دستورات را بنویسیم:

Fetch: $IR \leftarrow M[PC]$, $PC \leftarrow PC + 1$

 $T_0: AR \leftarrow PC$

چون می خواهیم از پروگرم کانتر استفاده کنیم و مستقیم به مموری وصل نیست

 $T_1: DR \leftarrow M[AR]$, $PC \leftarrow PC + 1$ کرد کرد و میکنیم. همچنین از دینا رجیستر باید استفاده کرد از آدرس رجیستر به عنوان واسطه استفاده میکنیم.

همانطور که می بینیم این مرحله ۲کلاک طول کشیده که انجام شود. همچنین توجه داشته باشید که از پایه INC برای اضافه کردن PC استفاده کرده ایم.

 ${f Decode}: I \leftarrow IR_{(15)}$, $D_0D_1D_2 ... D_7 \leftarrow IR_{(14-12)}$, $AR \leftarrow IR_{(11-0)}$

Effective Address : $if (I = 1) then AR \leftarrow M[AR]$

 $I'T_3: NOP$

 $IT_2: DR \leftarrow M[AR]$

چون مموری به رجیستر آدرس مستقیم متصل نیست باید از رجیستر دیتا به عنوان واسط استفاده کنیم

 $IT_{A}: AR \leftarrow DR$

Execute: $D_0D_1D_2 \dots D_7$

 $D_0(ADD): AC \leftarrow AC + M[AR]$

 $D_0 T_5$: $DR \leftarrow M[AR]$

 $D_0T_6: AC \leftarrow AC + DR , SC \leftarrow 0$

 $D_1(Branch): if (AC < 0) then PC \leftarrow AR$

نکته ۱۷ : ما برای پیاده سازی AC < 0 میتوانیم از فلگ های sign و z یا zero استفاده کنیم، فلگ s زمانی فعال است که عدد رجیستر ما علامت دار، یعنی منفی باشد و فلگ s زمانی فعال است که عدد رجیستر ما صفر باشد. حال ما میتوانیم حالت های مقایسه عدد رجیستر را با صفر به شکل های زیر بنویسیم:

AC < 0	منفى باشد	S
$AC \leq 0$	منفی باشد یا صفر باشد	s + z
AC > 0	مثبت باشد و صفر نباشد	SZ'
$AC \geq 0$	مثبت باشد (نکته زیر جدول)	s'

توجه داشته باشید که عدد صفر شامل دسته اعداد مثبت میشود به همین دلیل تأثیر این جمله را در جدول میبینید. همچنین با توجه به جدول و RTL دستور Branch نقط به AC < 0 نقط به AC < 0 نفط به از فلگ s استفاده کنیم تا معادل آن پیاده سازی شود.

نکته ۱۸: با توجه به اینکه فلگ های z و s فلگ های خروجی از رجیستر AC هستند پس نیازی نیست آنها را در مرحله ۹ طراحی کنیم.

حال که مشخص شد چگونه باید از این فلگ ها استفاده کنیم میتوانیم RTL مربوطه مرحله اجرای این دستور را بنویسیم:

نكته ۱۹: ما مى توانيم RTL اين مرحله را به شكل زير بنويسيم:

 sD_1T_5 : $PC \leftarrow AR$, $SC \leftarrow 0$

ولی حواستان باشد که اگر به این شکل بنویسید، SC فقط هنگامی که فلگ s فعال باشد صفر میشود و اینطوری باعث میشود که اگر فلگ s غیرفعال بود SC صفر نشده و Sequencer همینطور زمانبندی های بعدی را انجام دهد، بنابراین ما باید مرحله صفر کردن Sequencer را خارج از شرایط فلگ ولی در همان کلک انجام دهیم (مانند فاکتور گرفتن در سوال قبل):

 sD_1T_5 : $PC \leftarrow AR$

 $D_1 T_5$: $SC \leftarrow 0$

 $D_2(Store): M[AR] \leftarrow AC$

 $D_2T_5: DR \leftarrow AC$

 D_2T_6 : $M[AR] \leftarrow DR$, $SC \leftarrow 0$

 $D_{_{3}}(Exchange): \quad AC \leftarrow M[AR] \ , \ M[AR] \leftarrow AC$

نکته ۲۰: ما میتوانیم ابتدا دستورات را به شکل زیر در ۴ کلاک بنویسیم:

 $D_3 T_5$: $DR \leftarrow M[AR]$

 $D_3 T_6$: $AC \leftarrow DR$

 D_3T_7 : $DR \leftarrow AC$

 $D_3 T_8$: $M[AR] \leftarrow DR$, $SC \leftarrow 0$


ولی این امر امکان پذیر نیست زیرا در زمان های _{7 و 7} اگر در ۲ کلاس جدا آنها را انجام دهیم انگار اتفاقی نیفتاده است زیرا DR در آخر همان مقدار اولیه خودش را میگیرد. پس باید این ۲ دستور را موازی و همزمان انجام دهیم (اگر شرایطش بود و از لحاظ سخت افزاری قابلیت موازی اجرا شدن طراحی شده بود که در این مسئله شده است) به این صورت :

 $D_3T_5: DR \leftarrow M[AR]$

 $\begin{array}{lll} D_3T_6: & AC \leftarrow DR \ , \ DR \leftarrow AC \\ D_2T_7: & M[AR] \leftarrow DR \ , \ SC \leftarrow 0 \end{array}$

5. رسم Sequencer : پس از رسم RTL ها درمیابیم که بیشترین زمانی که طی شده تا دستور انجام شود T_7 است

حال این ۸ حالت زمانی را با چند عدد میتوانیم کد کنیم ؟ با 7 بیت زیرا ۸ 7 پس داریم :



وایه ها: حال باید بررسی کنیم که پایه های مموری و رجیستر ها در چه زمان هایی فعال می شوند، به صورت کلی با بررسی DPU به پایه های زیر میرسیم:

 $\begin{aligned} & Read: T_{1} + IT_{3} + D_{0}T_{5} + D_{3}T_{5} \\ & Write: D_{2}T_{6} + D_{3}T_{7} \end{aligned}$

 $Clear(SC): D_0^{}T_6^{} + \ D_1^{}T_5^{} + D_2^{}T_6^{} + D_3^{}T_7^{}$

 $LD(AR): T_0 + T_2 + IT_4$


 $LD(DR): T_1 + IT_3 + D_0T_5 + D_2T_5 + D_3T_6$

 $LD(PC): sD_1T_5$


 $LD(AC): D_0T_6 + D_3T_6$

 $INC(PC): T_1$


7. طراحی Bus: در این DPU ما ۲ باس داریم که به یکی ۲ المان و به دیگری ۳ المان متصل است که به یکدیگر راه دارند و از آنجایی که باس را با مالتی پلکسر طراحی میکنند، میتوانیم یک مالتی پلکسر با ۲ بیت سلکت و یک انکودر با ۴ ورودی داشته باشیم و همچنین یک مالتی پلکسر با ۱ بیت سلکت بدون هیچ انکودری برای آن زیرا می توانیم تنها با ۱ بیت سلکت کنیم که طراحی آن به شکل زیر امکان پذیر است:




8. دستورات ALSU: باید توجه داشته باشیم که مقصد همه دستورات ALSU رجیستر AC است. حال باید بیاییم و در
 RTL های نوشته شده ببینیم که کجا از ALSU استفاده کرده ایم و سپس آن را طراحی کنیم:



9. طراحی فلگ ها : فلگ ها و ابا f f f (جی کا فلیپ فلاپ) طراحی میکنیم. در DPU داده شده یک فلگ IK داریم و فلگ IK داریم و فلگ IK که فلگ IK یک فلگ خروجی است که از رجیستر بیرون می آید و ما لازم نیست آن را مقداردهی کنیم خود رجیستر مقداردهی می کند پس فقط فلگ IK را طراحی میکنیم.



Question 8 - Dey 1400, Tir 1403 Final Exam, Dey 1402 Mid-term



D_3	XNOR	00011	$AC \leftarrow (AC \oplus M[AR])'$
D ₁₂	SUBM	01100	$M[AR] \leftarrow AC - M[AR]$
D ₁₅	ADDM	01111	$M[AR] \leftarrow AC + M[AR]$

I_1	Opcode ₁	$Address_1$	I ₂	Opcode ₂	Address ₂
1	5	10	1	5	10

Direct : I = 1Indirect : I = 0

نکته ۲۱: همانطور که در شکل میبینیم PC به حافظه به صورت مستقیم متصل است پس می توانیم مرحله Fetch را با یک کلاک انجام دهیم.

نکته ۲۲: داده وقتی از حافظه بیرون می آید مستقیم به DR میرود و با توجه به شکل، DR ظرفیت ۳۲ بیتی دارد پس کل یک خانه حافظه (که در اینجا شامل ۲ دستور میباشد) درون این رجیستر قرار میگیرد. ولی اگر DR ما مثلا ۱۶ بیت بود، در مرحله Fetch یکبار باید دستور اول و بار دیگر باید دستور دوم را در DR ذخیره میکردیم، یعنی در ۱ کلاک ولی در ۲ حالت (شرط) متفاوت این کار انجام می شد.

Solution:

ابتدا مراحل گفته شده را انجام میدهیم:

- عدگذاری مالتی پلکسر ها: ۲ باس داریم، مانند سوال قبل عدد گذاری میکنیم. فرمت دستور نیز در مجموع ۳۲ بیت است که همان ۳۲ بیت از داخل حافظه بیرون می
 آند.
- 2. رجیستر IR: رجیستر IR: در اینجا وجود ندارد پس باید ببینیم از کدام رجیستر میتوانیم به عنوان رجیستر دستور استفاده کنیم. با کمی دقت در میابیم که داده وقتی از مموری خارج می شود مستقیم به رجیستر DR میرود پس میتوانیم از همان به عنوان رجیستر دستور استفاده کنیم. توجه داشته باشید که این رجیستر ۳۲ بیت است. با توجه به نکته ۲۲ اگر این رجیستر ۱۶ بیت بود باید یکبار بخش اول فرمت دستور و بار دیگر بخش دوم را Fetch میکردیم.
 - 3. عددگذاری پیشوندهای Opcode ها: همانطور که در جدول میبینید با توجه به ۵ بیت داده شده دستورات را از D_{0} الی D_{31} عدد گذاری کرده ایم که در اینجا فقط دستورات D_{12} و D_{12} هدد گذاری کرده ایم که در اینجا فقط دستورات D_{12} و D_{12} هدد گذاری کرده ایم که در اینجا فقط دستورات D_{13} و D_{12} هدد گذاری کرده ایم که در اینجا فقط دستورات D_{13} و D_{12} هدد گذاری کرده ایم که در اینجا فقط دستورات و D_{13} هدد گذاری کرده ایم که در اینجا فقط دستورات و D_{13} هدد گذاری کرده ایم که در اینجا فقط دستورات و D_{13} هدد گذاری کرده ایم که در اینجا فقط دستورات و D_{13} هدد گذاری کرده ایم که در اینجا فقط دستورات و D_{13} هدد گذاری کرده ایم که در اینجا فقط دستورات و D_{13} هدر اینجا فقط در اینج
 - 4. نوشتن RTL دستورات: برای نوشتن RTL های دستورات باید تمامی مراحل چرخه دستورات را بنویسیم:


Fetch:
$$IR \leftarrow M[PC]$$
, $PC \leftarrow PC + 1$
 $T_o: DR \leftarrow M[PC]$, $PC \leftarrow PC + 1$

زیر ا پروگرم کانتر مستقیم به مموری وصل است

همانطور که می بینیم این مرحله فقط ۱ کلاک طول کشیده که انجام شود. همچنین توجه داشته باشید که از پایه INC برای اضافه کردن PC استفاده کرده ایم.

در این مرحله خانه حافظه ما ۲ دستور دارد پس در ۲ حالت باید دستور را دیکد کنیم: Decode

برای حل این بخش ما نیاز داریم که فرمت دستور را ۲ بخش کنیم که یکبار بخش اول و بار دیگر بخش دوم را پردازش کنیم، در نتیجه ۲ حالت داریم پس این ۲ حالت را با ۱ بیت میتوانیم کد کنیم. نام این بیت را m میذاریم که اگر صفر بود بخش اول و اگر ۱ بود بخش دوم را پردازش کند :



حال کافی است با توجه به 'm و m، مراحلی که نیاز است این فلگ کمکی را تاثیر دهیم. وقتی میخواهیم دستور را دیکد کنیم، یک بار باید Opcode 1 و بار دیگر باید Opcode 2 را دیکد کنیم پس باید برای اینکه مشخص کنیم آپکد کدام بخش را دیکد کنیم، از فلگ کمکی استفاده میکنیم :

$$\begin{split} m'T_1: & I \leftarrow DR_{(31)} \ , \ D_0D_1D_2 \dots D_{31} \leftarrow DR_{(30-26)} \ , \ AR \leftarrow DR_{(25-16)} \\ mT_1: & I \leftarrow DR_{(15)} \ , \ D_0D_1D_2 \dots D_{31} \leftarrow DR_{(14-10)} \ , \ AR \leftarrow DR_{(9-0)} \end{split}$$

این مرحله همانطور که میبینید با ۱ کلاک انجام شده است ولی به ۲ حالت متفاوت که 0 یا 1 بودن فلگ کمکی مشخص میکند کدام خط اجرا شود.

Effective Address : $if (I = 0) then AR \leftarrow M[AR]$

در این مرحله اگر I برابر بود با ۱ یعنی آ**درس مستقیم** است پس **نباید کاری انجام دهیم** چه در بخش اول باشیم چه در بخش دوم یعنی داریم:

 $m'IT_2: NOP$ $mIT_2: NOP$

> نکته ۲۳ : همانطور که میبینید ۲ خط بالا در یک زمان اند و خروجی هر ۲ یکسان ولی از طرفی تکرار و اشتراک دارند و تنها المان غیر مشترکشان همان فلگ کمکی است پس می توانیم از بخش مشترک فاکتور بگیریم که می شود :

 $IT_2(m'+m): NOP$

که عبارت (m'+m) برابر با ۱ میشود پس می توانیم به صورت کلی به جای ۲ خط در ۱ خط به شکل زیر بنویسیم :

 $IT_2: NOP$

همین کار مشابه را میتوانیم برای شرطی که I برابر بود با · یعنی آ**درس غیر مستقیم** انجام دهیم، در ابتدا ۴ خط داریم :

 $m'I'T_2: \quad DR \leftarrow M[AR]$ چون مموری به رجیبسّر آدر س مستقیم متصل نیست باید از رجیبسّر دیتا به عنوان و اسط استفاده کنیم

 $\begin{aligned} m'I'T_3: & AR \leftarrow DR \\ mI'T_2: & DR \leftarrow M[AR] \\ mI'T_3: & AR \leftarrow DR \end{aligned}$

همانطور که ملاحظه می کنید ۲ اجرای یکسان داریم که هرکدام ۱ بار اضافه تکرار شده اند پس میتوانیم فرآیند فاکتور گیری را برای آنها دوباره انجام دهیم :

 $I'T_2(m'+m)$: $DR \leftarrow M[AR]$ $I'T_3(m'+m)$: $AR \leftarrow DR$

که عبارت (m'+m) بر ابر با ۱ میشود پس می توانیم به صورت کلی به شکل زیر بنویسیم :

 $I'T_2: DR \leftarrow M[AR]$ $I'T_3: AR \leftarrow DR$

این مرحله در ۲ کلاک انجام شده است پس بدنه مشترک اجرای دستورات ما در مجموع ۴ کلاک میباشد.

 $\textbf{Execute:} \ D_0D_1D_2 \dots \ D_{31}$

 $D_2(XNOR): AC \leftarrow (AC \oplus M[AR])'$

نکته ۲۴ : اجرای دستور یک نکته دارد، آن هم این است که ALSU های ما در یک کلاک میتواند فقط یک بار عملیات حسابی، منطقی، یا شیفت را انجام دهد ولی در این دستور مشاهده میکنیم که یک عملیات XOR (⊕) وجود دارد و یک عملیات NOT که هرکدام در یک کلاک متفاوت باید اجرا شوند. حال چرا ۴ زیرا دستور XNOR را با علامت (⊙) نمایش می دهند و سوال می توانست از همین علامت استفاده کند ولمی وقتی از XOR و NOT استفاده کرده یعنی ALSU ما دستور XNOR را ندارد و باید طراحی کنیم

نکته ۲۰ : جیت اجرای این دستور به این نکته باید توجه داشته باشیم که ابتدا بخش اول یعنی اس و سپس بخش دوم یعنی m را مینویسیم، همچنین اگر از بخش اس بخواهیم به بخش اول برویم باید فلگ کمکی را صفر کنیم، پیش از انجام این کار فرض کنیم که به جای دستور ۲ بخشی، ۱ بخش بیشتر نداریم پس ابتدا برای این حالت می نویسیم :

 $\begin{array}{ll} D_3T_4: & DR \leftarrow M[AR] \\ \\ D_3T_5: & AC \leftarrow AC \oplus DR \\ \\ D_3T_6: & AC \leftarrow AC' \;,\; SC \leftarrow 0 \end{array}$

این RTL که نوشتیم برای فرمت دستور تک بخشی بود، اگر بخواهیم ۲ بخشی کنیم یعنی هم برای حالت 'm بنویسیم و هم m، بلید ابتدا **نکته ۲۷** را درنظر بگیریم، اگر رجیستر DR نصف خانه های حافظه که ۳۲ بیت بودند ظرفیت داشت، یعنی ۲۶ بیت، پس یکبار باید بخش اول را می ریختیم داخل DR و یکبار بخش دوم، یعنی :

 $\begin{aligned} & m'D_3T_4\colon & DR \leftarrow M[AR]_{(15-0)} \\ & mD_3T_4\colon & DR \leftarrow M[AR]_{(31-16)} \end{aligned}$

ولی چون رجیستر DR ما همان ۳۲ بیت است پس لازم نیست تفکیک کنیم و می توانیم کل یک خانه حافظه را درون رجیستر DR بریزیم :

 D_3T_4 : $DR \leftarrow M[AR]$

خط دوم هم چون از مموری چیزی خوانده نمی شود و تبادل بین رجیستر ها با ظرفیت مشترک ۳۲ بیت می باشد، خط دوم نیز همان میشود ولی برای خط سوم قسمت عملیاتی همان است منتها قسمت صغر کردن SC متفارت می شود، چرا ۴ زیرا اگر ما در ب<mark>خش اول</mark> باشیم و دستور بخش اول را انجام داده باشیم ب<mark>اید m را یک کنیم</mark> که برویم به بخش دوم، همچنین SC کانتر را **باید یک کنیم،** چرا یک ۶ زیرا اگر SC یک شوند زمان _T انتخاب میشود که یعنی مرحله Decode، ما مرحله Fetch را رد کردیم زیرا

Fetch می آید و از حافظه می خواند ولی ما یک بار کل فرمت دستور را از حافظه خوانده ایم و مرحله اول بخش اول را دیکد کرده ایم حال کافی است بخش دوم را انوز در مرحله دوم دیکد کنیم. حال اگر در بخش دوم باشیم و دستور بخش دوم را انجام داده باشیم، باید m را ص<mark>فر کنیم</mark> که برگردیم به بخش اول ولی حواستان باشد که باید دوباره Fetch کنیم زیر باید بر گردیم به بخش اول دستور بعدی، پس کافیست C را صفر کنیم که دوباره Fetch اتفاق بیفند:

$$\begin{split} &m'D_3T_6\colon \quad AC \leftarrow AC' \ , \ SC \leftarrow 1 \ , \ m \leftarrow 1 \\ &mD_3T_6\colon \quad AC \leftarrow AC' \ , \ SC \leftarrow 0 \ , \ m \leftarrow 0 \end{split}$$

همانطور که مشاهده میکنید، در این ۲ خط نیز بخش تکراری داریم که خارج از شرط انجام می شود، پس با خلاصه سازی و فاکتور گیری خواهیم داشت :

$$\begin{array}{lll} D_3T_6 & : & AC \leftarrow AC' \\ m'D_3T_6 : & SC \leftarrow 1 \ , \ m \leftarrow 1 \\ m \ D_3T_6 : & SC \leftarrow 0 \ , \ m \leftarrow 0 \end{array}$$

ولی این کار باعث شد که به جای ۲ خط، ۳ خط بشود پس می توانیم بر ای این مرحله فاکتور گیری را انجام ندهیم و همان ۲ خط را بنویسیم. به صورت کلی داریم :

$$\begin{array}{lll} D_3T_4 & : & DR \leftarrow M[AR] \\ D_3T_5 & : & AC \leftarrow AC \oplus DR \\ m'D_3T_6 : & AC \leftarrow AC' \ , \ SC \leftarrow 1 \ , \ m \leftarrow 1 \\ m \ D_3T_6 : & AC \leftarrow AC' \ , \ SC \leftarrow 0 \ , \ m \leftarrow 0 \\ D_{12}(SUBM) : & M[AR] \leftarrow AC - M[AR] \end{array}$$

$$\begin{array}{lll} D_{12}T_4 & : & DR \leftarrow M[AR] \\ D_{12}T_5 & : & AC \leftarrow AC - DR \end{array}$$

$$D_{12}T_6$$
 : $DR \leftarrow AC$

$$\begin{array}{lll} m'D_{12}T_7 & : & M[AR] \leftarrow DR \ , \ SC \leftarrow 1 \ , \ m \leftarrow 1 \\ mD_{12}T_7 & : & M[AR] \leftarrow DR \ , \ SC \leftarrow 0 \ , \ m \leftarrow 0 \end{array}$$


$$D_{15}(ADDM): \quad M[AR] \; \leftarrow \; AC \; + \; M[AR]$$

$$\begin{array}{lll} D_{15}T_4 & : & DR \leftarrow M[AR] \\ D_{15}T_5 & : & AC \leftarrow AC + DR \\ D_{15}T_6 & : & DR \leftarrow AC \end{array}$$

$$\begin{array}{lll} m'D_{15}T_7 & : & M[AR] \leftarrow DR \ , \ SC \leftarrow 1 \ , \ m \leftarrow 1 \\ m\,D_{15}T_7 & : & M[AR] \leftarrow DR \ , \ SC \leftarrow 0 \ , \ m \leftarrow 0 \end{array}$$

5. رسم Sequencer : پس از رسم RTL ها درمیابیم که بیشترین زمانی که طی شده تا دستور انجام شود T_7 است، حال این ۸ حالت زمانی را با چند عدد میتوانیم کد کنیم


؛ با 7 بیت زیرا 7 = 7 پس داریم :




وایه ها : حال باید بررسی کنیم که پایه های مموری و رجیستر ها در چه زمان هایی فعال می شوند، به صورت کلی با بررسی DPU به پایه های زیر میرسیم :

$$\begin{aligned} &Read: T_{0} + T_{2} + D_{3}T_{4} + D_{12}T_{4} + D_{15}T_{4} \\ &Write: D_{12}T_{7} + D_{15}T_{7} \\ &Clear(SC): mD_{3}T_{6} + mD_{15}T_{7} + mD_{15}T_{7} \\ &Clear(m): mD_{3}T_{6} + mD_{15}T_{7} + mD_{15}T_{7} \\ &Set(SC, 1): m'D_{3}T_{6} + m'D_{15}T_{7} + m'D_{15}T_{7} \\ &Set(m, 1): m'D_{3}T_{6} + m'D_{15}T_{7} + m'D_{15}T_{7} \\ &LD(AR): T_{1} + I'T_{3} \\ &LD(DR): D_{3}T_{4} + D_{12}T_{4} + D_{12}T_{6} + D_{15}T_{4} + D_{15}T_{6} \\ &LD(AC): D_{3}T_{5} + D_{3}T_{6} + D_{12}T_{5} + D_{15}T_{5} \\ &INC(PC): T_{0} \end{aligned}$$

7. طراحی Bus : در این DPU ما ۲ باس داریم که به یکی ۲ المان و به دیگری ۴ المان متصل است که به یکدیگر راه دارند و از آنجایی که باس را با مالتی پلکسر طراحی میکنند، میتوانیم یک مالتی پلکسر با ۱ بیت سلکت بدون هیچ انکودری برای آن به شکل های زیر داشته باشیم :




دستورات ALSU: باید توجه داشته باشیم که مقصد همه دستورات ALSU رجیستر AC است. حال باید بیابیم و در
 RTL های نوشته شده ببینیم که کجا از ALSU استفاده کرده ایم و سپس آن را طراحی کنیم:



9. طراحی فلگ ها : فلگ ها را با JK f. f (جی کا فلیپ فلاپ) طراحی میکنیم. در DPU داده شده یک فلگ I داریم و همچنین فلگ m را هم که خودمان اضافه کردیم پس کافیست برای این ۲ فلگ طراحی کنیم :

Question 9 - Tir 1402, Dev 1401 Final Exam



D_7	ADDM	111	$M[AR] \leftarrow AC + M[AR]$
D_3	SUB	011	$M[AR] \leftarrow AC - M[AR]$
D_5	BPNZ	101	$if (AC < 0) then PC \leftarrow AR$

I_1	$Opcode_1$	$Address_1$	I_2	Opcode ₂	Address ₂	I_3	Opcode ₃	Address ₃
1	3	10	1	3	10	1	3	10

Direct : I = 1Indirect : I = 0

Solution:

ابتدا مراحل گفته شده را انجام میدهیم:

- عددگذاری مالتی پلکسر ها: ۲ باس داریم، مانند سوال قبل عدد گذاری میکنیم. فرمت دستور نیز در مجموع ۴۲ بیت است که همان ۴۲ بیت از داخل حافظه بیرون می
 آدد
 - 2. رجیستر IR: رجیستر IR در اینجا وجود ندارد پس باید ببینیم از کدام رجیستر میتوانیم به عنوان رجیستر دستور استفاده کنیم. با کمی دقت در میابیم که داده وقتی از مموری خارج می شود مستقیم به رجیستر DR میرود پس میتوانیم از همان به عنوان رجیستر دستور استفاده کنیم.
 - ت. عددگذاری پیشوندهای Opcode ها: همانطور که در جدول میبینید با توجه به T بیت داده شده دستورات را از D_0 الی D_7 عدد گذاری کرده ایم که در اینجا فقط دستورات D_5 ، D_5 و D_7 استفاده شده اند.
 - 4. نوشتن RTL دستورات: برای نوشتن RTL های دستورات باید تمامی مراحل چرخه دستورات را بنویسیم:

Fetch: $IR \leftarrow M[PC]$, $PC \leftarrow PC + 1$


 $T_0: DR \leftarrow M[PC]$, $PC \leftarrow PC + 1$

زیرا پروگرم کانتر مستقیم به مموری وصل است

همانطور که می بینیم این مرحله فقط ۱ کلاک طول کشیده که انجام شود. همچنین توجه داشته باشید که از پایه INC برای اضافه کردن PC استفاده کرده ایم.

در این مرحله خانه حافظه ما ۳ دستور دارد پس در ۳ حالت باید دستور را دیکد کنیم: Decode

برای حل این بخش ما نیاز داریم که فرمت دستور را ۳ بخش کنیم که یکبار بخش اول، بار دیگر بخش دوم و در نهایت بخش سوم را پردازش کنیم، در نتیجه ۳ حالت داریم پس این ۳ حالت را با ۲ بیت میتوانیم کد کنیم. نام این بیت را m میذاریم و خواهیم داشت :



حال کافی است با توجه به ۳ حالت m، مراحلی که نیاز است این فلگ کمکی را تاثیر دهیم. وقتی میخواهیم دستور را دیکد کنیم، یک بار باید Opcode 1 و بار دیگر باید Opcode 2 و سپس Opcode 3 و سپس Opcode 3 را دیکد کنیم پس باید برای اینکه مشخص کنیم آپکد کدام بخش را دیکد کنیم، چون فلگ کمکی ما ۲ بیت است پس اندیس هایی به هر ۲ بیت آن اختصاص می دهیم (m_1, m_2) در نتیجه :

$$\begin{split} &m_{1}^{'}m_{0}^{'}T_{1}:\ I\leftarrow DR_{(13)}\ ,\ D_{0}D_{1}D_{2}\ldots D_{31}\leftarrow DR_{(12-10)}\ ,\ AR\leftarrow DR_{(9-0)}\\ &m_{1}^{'}m_{0}^{'}T_{1}:\ I\leftarrow DR_{(27)}\ ,\ D_{0}D_{1}D_{2}\ldots D_{31}\leftarrow DR_{(26-24)}\ ,\ AR\leftarrow DR_{(23-14)}\\ &m_{1}^{'}m_{0}^{'}T_{1}:\ I\leftarrow DR_{(41)}\ ,\ D_{0}D_{1}D_{2}\ldots D_{31}\leftarrow DR_{(40-38)}\ ,\ AR\leftarrow DR_{(37-28)} \end{split}$$

این مرحله همانطور که میبینید با ۱ کلاک انجام شده است ولی به ۳ حالت متفاوت که فلگ کمکی مشخص میکند کدام خط اجرا شود.

Effective Address : $if (I = 0) then AR \leftarrow M[AR]$

با توجه به نكات مثال قبل داريم:

$$\begin{split} I \ T_2: & NOP \\ I' T_2: & DR \leftarrow M[AR] \\ I' T_2: & AR \leftarrow DR \end{split}$$

این مرحله در ۲ کلاک انجام شده است پس بدنه مشترک اجرای دستورات ما در مجموع ۴ کلاک میباشد.

Execute : $D_0 D_1 D_2 ... D_{31}$

 $D_{\tau}(ADDM): M[AR] \leftarrow AC + M[AR]$

با توجه به نکات مثال قبل و اینکه به ترتیب بخش به بخش باید بریم جلو و در آخرین بخش SC را صفر کنیم به صورت کلی داریم :

 $\begin{array}{lll} D_7 T_4 & : & DR \leftarrow M[AR] \\ D_7 T_5 & : & AC \leftarrow AC + DR \\ D_7 T_6 & : & DR \leftarrow AC \end{array}$

 $m_1'm_0'D_7T_7$: $M[AR] \leftarrow DR$, $SC \leftarrow 1$, $m_0 \leftarrow 1$

 $m_1'm_0D_7T_7$: $M[AR] \leftarrow DR$, $SC \leftarrow 1$, $m_1 \leftarrow 1$, $m_0 \leftarrow 0$

 $m_1 m_0' D_7 T_7$: $M[AR] \leftarrow DR$, $SC \leftarrow 0$, $m_1 \leftarrow 0$

چون عملیات تکراری داریم میتوانیم خلاصه بنویسیم ولی چون این ۳ خط تبدیل به ۴ خط میشوند نمی نویسیم.

 $D_{2}(SUB): M[AR] \leftarrow AC - M[AR]$

 $\begin{array}{lll} D_3T_4 & : & DR \leftarrow M[AR] \\ D_3T_5 & : & AC \leftarrow AC - DR \\ D.T. & : & DR \leftarrow AC \end{array}$

 D_3T_6 : $DR \leftarrow AC$

 $m_1'm_0'D_3T_7$: $M[AR] \leftarrow DR$, $SC \leftarrow 1$, $m_0 \leftarrow 1$

 $m_1^{}m_0^{}D_3^{}T_7^{}$: $M[AR] \leftarrow DR$, $SC \leftarrow 1$, $m_1^{} \leftarrow 1$, $m_0^{} \leftarrow 0$

 $m_1^{} m_0^{} D_3^{} T_7^{}$: $M[AR] \leftarrow DR$, $SC \leftarrow 0$, $m_1^{} \leftarrow 0$

 $D_{\rm c}(BPNZ)$: if (AC < 0) then $PC \leftarrow AR$

 $\begin{array}{cccc} s \, D_5 T_4 & & : & DR \leftarrow AR \\ s \, D_5 T_5 & & : & PC \leftarrow DR \end{array}$

 $m_1'm_0D_5T_5$: $SC \leftarrow 1$, $m_1 \leftarrow 1$, $m_0 \leftarrow 0$

 $m_1 m_0' D_5 T_5$: $SC \leftarrow 0$, $m_1 \leftarrow 0$

مراحل بعد را لطفا خودتان با توجه به نكات مثال هاى قبل بنويسيد