

### 计算机组成与结构习题讲解(1)



#### 计算机的逻辑部件

2.4 设计用若干个全加器和若干个与门、 或门实现的8421码十进制加法器单元电 路。

#### 分析与解答:

■ BCD码:0000-1001

■ 二进制:0000-1111


## 计算机的逻辑部件

二进制结果					BCD结果				
C	E3	E2	E1	E0	C	E3	E2	E1	E0
0	0	0	0	0	0	0	0	0	0
0	0	0	0	1	0	0	0	0	1
0	0	0	1	0	0	0	0	1	0
0	0	0	1	1	0	0	0	1	1
0	0	1	0	0	0	0	1	0	0
0	0	1	0	1	0	0	1	0	1
0	0	1	1	0	0	0	1	1	0
0	0	1	1	1	0	0	1	1	1
0	1	0	0	0	0	1	0	0	0
. 0	1	0	0	1	0	1	0	0	1
0	1	0	1	0	1	0	0	0	0
0	1	0	1	1	1	0	0	0	1
0	1	1	0	0	1	0	0	1	0
0	1	1	0	1	+6 1	0	0	1	1
0	1	1	1	0	1	0	1	0	0
0	1	1	1	1	1	0	1	0	1
1	0	0	0	0	1	0	1	1	0
1	0	0	0	1	1	0	1	1	1
1	0	0	1	0	1	1	0	0	0
1	0	0	1	1	1	1	0	0	1


WANG Wei, Computer Organization and Architecture, Copyright 2004 TJU



- 何时要对结果作修正?
  - 当二进制加法的结果为10<sub>10</sub>、11<sub>10</sub>、12<sub>10</sub>、13<sub>10</sub>、14<sub>10</sub>、15<sub>10</sub>时
  - 二进制结果有进位时
- 由卡诺图,得到:
  - 结果=E3•E2+E3•E1



### 计算机的逻辑部件



WANG Wei, Computer Organization and Architecture, Copyright 2004 TJU



4.1 用32位二进制2的补码表示法表示数 512<sub>10</sub>

#### 分析与解答:

- 512<sub>10</sub>
- $= (10\ 0000\ 0000)_2$
- $=(0000\ 0000\ 0000\ 0000\ 0010\ 0000\ 0000)_2$

- 4.2 用32位二进制2的补码表示法表示数 -1023<sub>10</sub>
- 分析与解答:



- **-** 1023<sub>10</sub>
- $\blacksquare$  =-(11 1111 1111)<sub>2</sub>
- $= (1000\ 0000\ 0000\ 0000\ 0011\ 1111\ 1111)_{\oplus}$
- $= (1111 \ 1111 \ 1111 \ 1111 \ 1111 \ 1100 \ 0000 \ 0001)_{3k}$



• 4.4 给出如下用二进制2的补码表示法表示的数的十进制数: 1111 1111 1111 1111 1110 0000 1100<sub>2</sub>

#### ■ 分析与解答:

- (1111 1111 1111 1111 1110 0000 1100)<sub>\*</sub>
- $= (1000\ 0000\ 0000\ 0000\ 0001\ 1111\ 0011)_{\mathbb{Z}}$
- $= (1000\ 0000\ 0000\ 0000\ 0001\ 1111\ 0100)_{\bar{R}}$
- $-(1 1111 0100)_2$
- **-** =-500



■ 4.8 给出二进制数 1100 1010 1111 1110 1111 1010 1100 11102的十六进 制数

#### ■ 分析与解答:

- (Hex)0-F <=> (B)0000-1111
- 1100 1010 1111 1110 1111 1010 1100 1110<sub>2</sub>
- = (12 10 15 14 15 10 12 14)
- $\blacksquare$  = (CAFEFACE)<sub>16</sub>



- 4.14 二进制数的各个数位本身并不是天生就有某种特定的含义。请考虑如下的二进制位串:
  - - 2的补码表示的整数
    - 无符号整数
    - 单精度浮点数

#### ■ 分析与解答:

- 2的补码表示的整数

  - $-1880113152_{10}$

#### ■ 无符号整数

- $= +2414854144_{10}$

- 单精度浮点数

  - $S = (-1)^1 = -1$
  - $\bullet$  E = 00011111=31<sub>10</sub>
  - $F' = 1_{10} + (110 \ 1111 \ 1100 \ 0000 \ 0000 \ 0000)_2$
- 单精度浮点数=S×F′×2<sup>E</sup>

 4.26 请根据IEEE 754标准,写出10.5<sub>10</sub>分别为单、 双精度浮点数时,其二进制形式

#### 分析与解答:

- 规格化: $10.5_{10}$ = $(1010.1)_2$ = $(1.0101)_2$ × $2_2$
- 单精度浮点数公式(S:1位,E:8位,F:23位)
  - 移码偏移值=127
  - S=0
  - = E'=3  $= >E=3+127=130=(10000010)_2$
  - $F'=(1.0101)_2$  => $F=F'-1=(0101)_2$

- $\bullet 10.5_{10} = (1010.1)_2 = (1.0101)_2 \times 2_2^3$
- 双精度浮点数公式(S:1位,E:11位,F:53位)
  - ▶ 移码偏移值=1023
  - S=0
  - = E'=3  $= >E=3+1023=1026=(10000000010)_2$
  - $F'=(1.0101)_2 =>F=F'-1=(0101)_2$



- 3.9 设机器字长16位。定点表示时,数值15位,符号位1位;浮点表示时,阶码6位,其中阶符1位,尾数10位,其中,数符1位;阶码底为2。试求:
  - 1) 定点原码整数表示时,最大正数、最小负数各是 多少?
  - 2) 定点原码小数表示时,最大正数、最小负数各是 多少?
  - 3) 浮点原码表示时,最大浮点数和最小浮点数各是 多少?绝对值最小的呢(非0)?估算表示的十进 制值的有效数字位数。


# •

#### 运算方法和运算部件

- 分析与解答:
  - 1) 定点整数:数值15位,符号位1位

- **-**11•••111~+11•••111
- $-(2^{15}-1)_{10} \sim +(2^{15}-1)_{10}$
- 2) 定点小数:数值15位,符号位1位
  - -0.11•••111~+0.11•••111
  - $-(1-2^{-15})_{10} \sim +(1-2^{-15})_{10}$

■ 3) 浮点:阶码6位,其中阶符1位,尾数10 位,其中数符1位



$$+2^{(+2^5-1)} \times (1-2^{-9}) = +2^{31} \times (1-2^{-9})$$

$$-2^{(+2^5-1)} \times (1-2^{-9}) = -2^{31} \times (1-2^{-9})$$

$$2^{(-(2^5-1))} \times 2^{-9} = 2^{-31} \times 2^{-9} = 2^{-40}$$



- 3.12 写出下列各数的移码
  - +01101101
  - -11001101
  - -00010001
  - +00011101



#### ■ 分析与解答:

原码	反码	补码	移码
+01101101 ( <mark>0</mark> 01101101)	001101101	001101101	101101101
-11001101 ( <b>1</b> 11001101)	100110010	10011001 <mark>1</mark>	000110011
-00010001 (100010001)	111101110	<b>1</b> 11101111	011101111
+00011101 (000011101)	000011101	000011101	100011101



■ 3.19 用补码一位乘计算 X=0.1010, Y=-0.0110的积 X•Y

#### ■ 分析与解答:

- $X=0.1010 -> (00.1010)_{\bar{R}} -> (00.1010)_{\bar{k}}$
- $Y=-0.0110 -> (10.0110)_{\bar{R}} -> (11.1010)_{\bar{k}}$
- $-X=-0.1010 -> (10.1010)_{\bar{R}} -> (11.0110)_{\bar{k}}$



	00.0000	1 0 1 <u>0</u>	
+ 0	00.0000		
	00.0000	_	
	00.0000	0101	
+[X] <sub>ネト</sub>	00.1010	_	
5.	00.1010	School School SVF School	$[X \bullet Y]_{\lambda} = 1.11000100$
	00.0101	0010	
+ 0	00.0000	<del>_</del>	$[X \cdot Y] = -0.00111100$
<u>₩</u>	00.0101	_	
A5365X	00.0010	1001	
+[X] <sub>ネト</sub>	00.1010		
~-	00.1100	etartuiste Variosiari.	
	00.0110	0100	
+[-X] <sub>ネト</sub>	11.0110		━━-补码一位乘
*,	1 <u>1.1100</u>	0100	

Tring trei, compater organization and Architecture, Copyright 2004 TJU



■ 3.21 X=0.10110, Y=0.11111, 用加减交替法补码一位除计算 X/Y 的商

#### 分析与解答:


- X=0.10110 -> (00.10110)<sub>原</sub>
- Y=0.11111 -> (00.11111)<sub>原</sub>
- -Y=-0.11111 -> (10.11111)<sub>原</sub>-> (11.00001)<sub>补</sub>

00.10110 + 11.00001	00000	+[-Y] <sub>¾</sub>	[X]** =00 10110
11.10111 11.01110 + 00.11111	00000	+[Y] <sub>₹</sub>	$[X]_{\frac{1}{N}} = 00.10110$ $[Y]_{\frac{1}{N}} = 00.11111$
00.01101 	0 0 0 0 <u>1</u> 0 0 0 1	+[-Y] <sub>¾</sub>	$[-Y]_{\dot{\gamma}\dot{h}} = 11.00001$
11.11011 11.10110 + 00.11111	0 0 0 1 <u>0</u> 0 0 1 0	+[Y] <sub>₹</sub>	
00.10101 - 01.01010 + 11.00001	0 0 1 0 <u>1</u> 0 1 0 1	+[-Y] <sub>ネト</sub>	$[X/Y]_{k} = 0.10111$
00.01011 	0 1 0 1 <u>1</u> 1 0 1 1	+[-Y] <sub>¾ </sub>	[X/Y] = 0.10111
11.10111 11.01110 + 00.11111 00.01101	10110 0110 -	•	
	a	nization and Archite	octure Convight 2004 TIII

Transcription of ganization and Architecture, Copyright 2004 TJU



3.27 设某运算器只由一个加法器和A、B两个D型边沿寄存器组成,A、B均可接收加法器输出,A还可接收外部数据,如图。






- 问:
  - 1) 外部数据如何才能传送到B?
  - 2) 如何实现A+B->A和A+B->B?
  - 3) 如何估算加法执行时间?
  - 4) 若A、B均为锁存器,实现 A+B->A 和 A+B->B有何问题?




- 分析与解答:
  - 1)外部数据如何才能传送到B?





- 2) 实现A+B->A
  - Load D
  - S=1: D->A
  - CPA、CPB 脉冲: A+B->Sum
  - S=0: Sum->A
- 同理:实现A+B->B






3.28 今有一串行加法器,计算两个n位数据之和,已知相加两数存放在A、B寄存器中,请画出能实现(A)+(B)->A的逻辑图。图中只准用一个一位加法器,逐位进行计算

#### ■ 分析与解答:

- 一位加法器 => 各位串行计算
- 寄存器要有移位功能
- i 位进位和 i+1 位的操作数一起计算 => 全加器
- n位数据加法 => 使用计数器确定加法是否完成








## 计算机系统结构基础知识

■ 1-2. 如有一个经解释实现的计算机,可以按功能划分成4级。每一级为了执行一条指令需要下一级的N条指令解释。若执行第一级的一条指令需要K ns时间,那么执行第2、3、4级的一条指令各需要用多少时间?

分析与解答: NK ns、N2K ns、N3K ns





2-13. 某机14条指令的使用频度分别是:0.01、0.15、0.12、0.03、0.02、0.04、0.02、0.04、0.01、0.13、0.15、0.14、0.11、0.03。分别求出用等长二进制编码、Huffman编码、只能用两种码长的扩展操作码编码等3种方式的操作码平均长度。

#### ■ 分析与解答:

- 等长编码时,二进制码位数:[log<sub>2</sub>n]
- Huffman编码,平均码长: p<sub>i</sub> I<sub>i</sub>

## -

#### 指令系统设计与优化习题

- 共14条指令
  - 等长编码:
    - 平均码长 [log<sub>2</sub>14]=4
  - Huffman编码:
    - ▶ 平均码长 =3.38
  - 扩展操作码(3/5扩展编码法):
    - 000 ~ 101 : 0.15、 0.15、 0.14、 0.13、 0.12、 0.11
    - 110XX和111XX: 0.03、0.02、0.04、0.02、0.04、0.01、0.03、0.01
    - 平均码长 p<sub>i</sub> I<sub>i</sub> = 3 × 0.8 + 5 × 0.2 = 3.4



■ 2-14.某模型机有9条指令,使用频度为:

ADD	0.30	要求:有两种指令字长,都按双操作数地址
SUB	0.24	指令格式编排。采用扩展操作码,限制只能
CLA	0.20	
JMP	0.07	用两种码长。该机有若干个通用寄存器,主
STO	0.07	存16位宽,按字节编址,采用整数边界存储,
JOM	0.06	任何指令都在一个主存周期中取得,短指令
CIL	0.03	为寄存器-寄存器型,长指令为寄存器-主存
SHR	0.02	型,主存地址应能变址寻址。
STP	0.01	


- 1) 仅根据使用频度,设计Huffman操作码,并计算平均码长;
- 2) 考虑题目其它要求,设计优化的指令操作码,并计算码长;
- 3) 该机允许使用多少可编址的通用寄存器?
- 4) 画出该机两种指令字格式,标出各字段之位数;

#### ▶ 分析与解答:

构造Huffman树,解出1),后面各小题的解题关键是确定两种指令字的格式及其各字段的位数。


#### <sub>1)</sub> Huffman树

ADD SUB	0.30 0.24
CLA JMP	0.20
STO	0.07
JOM	0.06
CIL	0.03
SHR	0.02
STP	0.01



#### Huffman编码:

指令	操作码码制		
ADD	00		
SUB	10		
CLA	11		
JMP	0100		
STO	0101		
JOM	0110		
CIL	01110		
SHR	011110		
STP	011111		





## 指令系统设计与优化习题

#### 2) 分析与解答:

要求用两种码长,ADD(0.30)、SUB(0.24)和CLA(0.20)3条指令频度相对较高,因此短码宜采用2位长,共2<sup>2</sup>=4个码点,剩下一个作为扩展标志码,有6条频度低的指令,所以需扩展出3位才可以满足。于是长操作码为5位。这样就得到扩展操作码。



#### Huffman编码:

指令	操作码码制			
ADD	00			
SUB	10			
CLA	11			
JMP	0100			
STO	0101			
JOM	0110			
CIL	01110			
SHR	011110			
STP	011111			

#### 扩展的操作码编码

指令	操作码码制
ADD	00
SUB	01
CLA	10
JMP	11000
STO	11001
JOM	11010
CIL	11011
SHR	11100
STP	11101



#### 指令系统设计与优化习题

#### 后3小题分析与解答:

- 3) 该机允许使用多少可编址的通用寄存器?
  - 由已知条件:两种指令都在一个主存周期中取得、 主存16位宽 => 长指令不超过16位。
  - 由已知条件:按字节编址、采用按整数边界存储=> 短指令只能是8位,长指令16位。
  - 由已知条件:短指令为寄存器-寄存器型,长指令为寄存器-主存型 => 指令按双操作数编排



- 4) 画出该机两种指令字格式,标出各字段之位数:
  - 短指令寄存器-寄存器型,其格式

2位

3位

3位

OP 寄存器1 寄存器2

■ 长指令为寄存器-主存型,主存地址应能变址寻址,格式为: 5位 3位 3位 5位

OP 寄存器号 变址寄存器 相对位移



## 指令系统设计与优化习题

- 5) 访存操作数地址寻址的最大相对位移量为多少字节?
  - 允许通用寄存器数2<sup>2</sup>=8个;寻址最大相对位移量
     2<sup>5</sup>=32字节。

5	位	3位	3位	5位
OF	)	寄存器号	变址寄存器	相对位移

# 指令系统设计与优化习题

- 2-15.某机指令字长16位。设有单地址指令和双地址指令两类。 若每个地址字段均为6位,且双地址指令为x条,问单地址指 令最多可以有多少条?
- 分析与解答:依据是扩展码中的短码不能是长码的前缀。

双地址指令:格式为

 4位
 6位
 6位

 操作码
 地址码1
 地址码2

操作码4位,共 $2^4=16$ 种短操作码, x条双地址指令占用了x个码点,剩16- x个作为扩展标志。

单地址指令:操作码10位,每个码扩展出6位操作码,所以,最多可以表示单地址指令(16-x)•2<sup>6</sup>条。

# 计算机组成与结构 习题讲解(2)



- 4.5 有一个 512K×16的存储器,由 64K×1的2164RAM芯片构成(芯片内是 4个128×128结构),问:
  - (1) 总共需要多少个RAM芯片?
  - (2) 采用分散刷新方式,如单元刷新间隔不超过2ms,则刷新信号的周期是多少?
  - (3) 如采用集中刷新方式,设读/写周期 T=0.1 µ s,存储器刷新一遍最少用多少时间?

# 主存储器


#### ■ 分析与解答:

 $\blacksquare$  (1) 64K × 1=> 512K × 16

■ 位扩展: 16/1=16片

■ 字扩展:512/64=8片

■ 共要16×8=128片





#### 主存储器

- (2) 分散刷新
  - 每个2164RAM由4个128×128的芯片构成
  - 2ms/128=15.625 μ s
- (3) 集中刷新
  - $\bullet$  0.1  $\mu$  s × 128=12.8  $\mu$  s



■ 4.6 某机器中,已知道有一个地址空间为 0000H~1FFFH的ROM区域,现在再用RAM芯 片(8K×4)形成一个16K×8的RAM区域,起 始地址为2000H,假设RAM芯片有CS#和WE# 信号控制端。CPU地址总线为A15~A0,数据 总线为D7~D0,控制信号为R/W(读/写) MREQ#(当存储器进行读或写操作时,该信号 指示地址总线上的地址是有效的)。要求画出 逻辑图。



ROM: 0000 0000 0000 0000

000 1 1111 1111 1111

RAM1: 0010 0000 0000 0000

001 1 1111 1111 1111

RAM2: 0100 0000 0000 0000

010 1 1111 1111 1111

#### ■ 分析与解答:

 $ROM(0000H \sim 1FFFH) + RAM(16K \times 8)$ 

■ ROM容量:8K×8


■ RAM由(8K×4)的RAM芯片构成:

• 位扩展: 2片

■ 字扩展:2片

RAM1地址空间: 2000H~3FFFH

RAM2地址空间: 4000H~5FFFH



WANG Wei: Computer Organization and Architecture, Copyright 2004 TJU

- 8.3 设某磁盘存储器的平均找道时间为t<sub>s</sub>,转速为每分r转,每磁道容量为N个字,每信息块为n个字。 试推导读写一个信息块所需总时间t<sub>B</sub>的计算公式。
- 分析与解答:
  - 找道时间:t<sub>s</sub>
  - 找磁道时间:r转/min
    - =>每转一次的时间=60/r
    - =>找磁道时间:60/2r
  - 读写每个字的时间:60/2rN×2=60/rN
    - =>读写n个字的时间:60n/rN
  - 总时间t<sub>B</sub>= t<sub>S</sub>+60/2r+60n/rN

- 8.5 设磁盘组有11个盘片,每片有两个记录面;存储区域内直径2.36英寸,外直径5.00英寸;道密度为1250TPI(每英寸磁盘数),内层位密度52400bpi(每英寸位数),转速为2400rpm。问:
  - (1) 共有多少个存储面可用?
  - (2) 共有多少柱面?
  - (3) 每道存储多少字节?盘组总存储容量是多少?
  - (4) 数据传输率是多少?
  - (5) 每扇区存储2KB数据,在寻址命令中如何表示磁盘 地址?
  - (6) 如果某文件长度超过了一个磁道的容量,应将它记录在同一个存储面上,还是记录在同一个柱面上?


- 分析与解答:
  - (1) 11个盘片,每片有两个记录面 =>11×2-2=20个存储面可用
  - (2) 柱面数=(5.00-2.36)/2×1250TPI=1650
  - (3) 每道存储字节=内层位密度×内层磁道长度
    - =52400bpi x 2.36 x PI=48.5KB 盘组总容量=每道存储字节 x 道数 x 存储面数
    - $=48.5KB \times 1650 \times 20 = 1600500KB = 1.6GB$
  - (4) 转速为2400rpm=40rps 数据传输率=每道存储字节×转速
    - $=48.5KB \times 40rps = 1940KB = 1.94MB$

- (5) 已知:每扇区存储2KB数据
  - 找存储面:20个存储面=>5位
  - 找柱面(磁道):1650个柱面=>11位
  - 找扇区:
    - 每柱面上扇区数=48.5KB/2KB=25个扇区=>5位
  - 总共需要:5+11+5=21位(磁盘地址)
- (6) 如果某文件长度超过了一个磁道的容量,应将它记录在同一个存储面上,还是记录在同一个柱面上?
  - 同一个柱面上:使得一次访存可以读写文件的所有内容




 6.1 CPU结构如图所示,其中有一个累加器AC、 一个状态条件寄存器和其他四个寄存器,各部 分之间的连线表示数据通路,箭头表示信息传 送方向。要求:


- (1) 标明图中a、b、c、d 四个寄存器的名称
- (2) 简述指令从主存取到 控制器的数据通路
- (3) 简述数据在运算器和 主存之间进行存/取访问 的数据通路




■ (1) 标明图中a、b、c、d四个寄存器的名称



(2) 简述指令从主存取到控制器的数据通路



(3) 简述数据在运算器和主存之间进行存/取访问的数据通路



6.2 设某计算机运算控制器逻辑图如图6.8,控制信号 意义见表6.1,指令格式和微指令格式如下:



- 其中1-23位代表的1-23控制信号见表6.1。
- 试写出下述三条指令的微程序编码:
  - (1) JMP ( 无条件转移到(rs1)+disp )
  - (2) Load (从(rs1)+disp指示的内存单元取数,送rs保存)
  - (3) Store (把rs内容送到(rs1)+disp指示的内存单元)




JMP:


LOAD:

### 中央处理部件CPU

# ■ 分析与解答:









6.6 某机有8条微指令I1-I8,每条微指令所包含的微命令控制信号如表所示。

<b>他在北</b> 丘人。	微命令信号									
微指令	а	b	С	d	е	f	g	h	i	j
I1	~	~	~	~	~					
12	1			1		~	~			
13		~						~		
14			~							
15			~		~		~		~	
16	1							1		~/
17			/	~				~		
18	/	/					8	/		

a-j分别对应10种不同性质的微命令信号。假设一条微指令的控制字段为8位,请安排微指令的控制字段格式。




#### ■ 分析与解答:

■ 8位控制字段<10条微命令 => 使用"译码法"

微指令	微命令信号									
MXJEZ	a	b	С	d	е	f	g	h	i	j
I1	~	~	~	~	~/					
12	~			1		~	~			
13		~						~		
14			~							
15			~		~		~		~	
16	~							~		~/
17			~	~				~/		
18	~	~			:		8)	~		ta



■ 当a、c、d、g都为0时,产生译码信号





6.7 已知某机采用微程序控制方式,其控制存储器容量为512×48(位)。微指令字长为48位,微程序可在整个控制存储器中实现转移,可控制微程序转移的条件共4个(直接控制),微指令采用水平型格式,如图所示。

微指令字段	判别测试字段	下地址字段
<b>│</b> <b>←</b> 操作控制 <del>──</del>	   <del>◆  </del> 顺序控	5年1

- (1) 微指令中的三个字段分别对应多少位?
- (2) 画出围绕这种微指令格式的微程序控制器逻辑 框图



#### ■ 分析与解答:

- 控制存储器容量为512×48、微指令字长位48位 =>控制存储器共有512个存储单元,完全寻址需要 9位
- 4个直接控制的转移条件 =>占用4位

微指令字段	判别测试字段	下地址字段
→ 35位 →	← 4位 →	◆── 9位 ──



- 6.15 设有主频为16MHz的微处理器,平均每条指令的执行时间为两个机器周期,每个机器周期,每个机器周期由两个时钟脉冲组成。问:
  - (1) 存储器为"0等待", 求机器速度
  - (2) 假如每两个机器周期中有一个是访存周期,需插入1个时钟周期的等待时间,求机器速度 ("0等待"表示存储器可在一个机器周期完成读/写操作,因此不需要插入等待时间)

#### ■ 分析与解答:


- 平均每条指令的执行时间为两个机器周期,每个机器周期 由两个时钟脉冲组成
- (1) 存储器为"0等待"时:
  16MHz => 16M脉冲/s => 8M机器周期/s=> 4M指令周期/s=>4MIPS
- (2)每两个机器周期中有一个是访存周期,需插入1个时钟 周期的等待时间:
  - 一个访存周期需要2个机器周期+另一个机器周期=3个机器周期=>6个时钟脉冲
  - =>16/6MIPS=2.67MIPS



7.3 设某流水线计算机有一个指令和数据合一的cache,已知cache的读/写时间为10ns,主存的读/写时间为100ns,取指的命中率为98%数据的命中率为95%,在执行程序时,约有3/5指令需要存/取一个操作数,为简化起见,假设指令流水线在任何时候都不阻塞。问设置cache后,与无cache比较,计算机的运算速度可提高多少倍?

### 存储系统

分析与解答:



- 取指令时间 10ns × 98%+(10ns+100ns) × 2%=12ns
- 取数据时间 (10ns×95%+(10ns+100ns)×5%)×1/5=3ns
- 平均访存时间=取指令时间+取数据时间=15ns



### 存储系统


#### 无cache时:

■ 平均访存时间=100ns+100ns×1/5=120ns

运算速度提高=120ns/15ns=8倍



- 7.5 设某计算机的cache采用4路组相联映像,已知 cache容量为16KB,主存容量为2MB,每个字块有8个字,每个字有32位。请回答:
  - (1) 主存地址多少位(按字节编址),各字段如何划分 (各需多少位)?
  - (2) 设cache起始为空, CPU从主存单元0,1,...,100 依次读出101个字(主存一次读一个字),并重复按此次序数读11次,问命中率为多少?若cache速度是主存的5倍,问采用cache与无cache比较速度提高多少倍?



#### 分析与解答:

- (1) 主存容量2MB=2×2<sup>20</sup>B=2<sup>21</sup>B
  - =>主存地址21位
- 已知每个字块有8个字,每个字有32位, cache容量为 16KB,主存容量为2MB:
  - 每个字占4个字节=22字节
  - 每个字块有8个字=23个字
  - 把主存分成2MB/16KB=2<sup>7</sup>块

主存高位地址	组号	块内地址	字节
9	7	3	2



 (2)
 主存高位地址
 组号
 块内地址
 字节

 9
 7
 3
 2

- 第1次读不命中,后10次读命中=>命中率=10/11=91%
- 采用cache比无cache速度提高 =(11×5)/(10×1+1×5)=55/15=3.67倍



- 7.6 设某计算机采用直接映像cache,已 知容量是4096B。
  - (1) 若CPU依次从主存单元0,1,...,99和4096,4097,...,4195交替取指令,循环执行10次,问命中率为多少?
  - (2) 如cache存取时间为10ns,主存存取时间 为100ns,cache命中率为95%,求平均存取 时间。




#### ■ 分析与解答:

- (1) 命中率=0
- (2) 平均存取时间 =10×95%+(100+10)×5%=15ns



■ 5.5 希望给本章描述的单周期数据通路加入addi(立即数加)指令。给下图的单周期数据通路加入必要的数据通路和控制信号。



WANG Wei: Computer Organization and Architecture, Copyright 2004 TJU



### 处理器:数据通路及其控制

#### ■ 分析与解答:


■ addi指令格式:

addi rt, rs, imm	8	rs	rt	imm	
	6	5	5	16	

rs + imm -> rt

■ 分析与解答:

8 rs rt imm






#### 利用流水线提高性能

- 6.2 请使用流水线示意图,说明执行下列 三条指令所需的转发路径:
  - Add \$2,\$3,\$4
  - Add \$4,\$5,\$6
  - Add \$5,\$3,\$4

### 利用流水线提高性能

#### ■ 分析与解答:



WANG Wei: Computer Organization and Architecture, Copyright 2004 TJU



**1.10** 

Assume the two program in Figure 1.15 each execute 100 million floating-point operations during execution on each of the three machines. If performance is expressed as a rate, then the average that tracks total execution time is the harmonic mean.

n -----<sub>i=1</sub>n(1/Rate<sub>i</sub>)

where Rate<sub>i</sub> is a function of 1/Time<sub>i</sub>, the execution time for the *i*th of *n* programs in the workload.



- Qa. Calculate the MFLOPS rating of each program.
- Qb. Calculate the arithmetic, geometric, and harmonic means of MFLOPS for each machine.
- Qc. Which of the three means matches the relative performance of total execution time?

	Computer A	Computer B	Computer C
Program P1 (secs)	1	10	20
Program P2 (secs)	1000	100	20
Total Time	1001	110	40

Figure 1.15



#### Answer a.

Number of floating-point operations in a program MFLOPS = -----
Execution time in seconds  $\times$  10<sup>6</sup>

Each executes 100 million floating-point operations

	Computer A			uter B	Comp	Computer C		
Program	Time	MFLOPS	Time	MFLOPS	Time	MSLOPS		
P1	1	100	10	10	20	5		
P2	1000	0.1	100	1	20	5		

WANG Wei: Computer Organization and Architecture, Copyright 2004 TJU

#### Answer b.

Arithmetic Mean = 
$$_{i=1}^{n}a_{i}/n$$
  
Geometric Mean =  $(_{i=1}^{n}a_{i})^{1/n}$   
Harmonic Mean =  $n/_{i=1}^{n}(1/a_{i})$ 

	Computer					
Mean	Α	В	С			
Arithmetic	50.1	5.5	5.0			
Harmonic	0.2	1.8	5.0			
Geometric (normalized to A)	1.0	1.0	1.6			
Geometric (normalized to B)	1.0	1.0	1.6			
Geometric (normalized to C)	0.6	0.6	1.0			

WANG Wei: Computer Organization and Architecture, Copyright 2004 TJU

#### Answer c.

- The arithmetic mean of MFLOPS rates trends inversely with total execution time.
- The geometric means, regardless of which normalization is used, do not show each difference in total execution time.
- The harmonic mean tracks total execution time best.

	Computer A	Computer B	Computer C
Program P1 (secs)	1	10	20
Program P2 (secs)	1000	100	20
Total Time	1001	110	40



#### Appendix A.2

Use the following code fragment:

```
F0,0(R2)
Loop: LD
                   F4,0(R3)
      ID
                   F0,F0,F4
      MUL.D
      ADD.D
                   F2,F0,F2
                                        792/8 = 99
      DADDUI
                   R2,R2,#8
                                    iteration = 99 times
                   R3,R3,#8
      DADDUI
      DSUBU
                   R5,R4,R2
                   R5,Loop
      BNF7
```

Assume that the initial value of R4 is R2+792



For this exercise assume the standard five stage integer pipeline and the MIPS FP pipeline as described in section A.5. If structural hazards are due to write-back contention, assume the earliest instruction gets priority and other instructions are stalled.

Qa. Show the timing of this instruction sequence for the MIPS FP pipeline without any forwarding or bypassing hardware but assuming a register read and a write in the same clock cycle "forward" through the register file. Assume that the branch is handled by flushing the pipeline. If all memory references hit in the cache, how many cycles does this loop take to execute?



- Qb. Show the timing of this instruction sequence for the MIPS FP pipeline with normal forwarding or bypassing hardware. Assume that the branch is handled by predicting it as not taken. If all memory references hit in the cache, how many cycles does this loop take to execute?
- See 3 Hazards & Forwarding
  - Structural Hazard
  - Data Hazard
  - Control Hazard

#### Answer a. (without forwarding)

	Clock cycle									
instruction	1234	5678	13 14	15 16	17 18	19	20	21 22	23 24	25 26 27
LD F0,0(R2)	FDEM	W								
LD F4,0(R3)	FDE	M W								
MUL.D F0,F0,F4	F D	s s E E	E M	W						
ADD.D F2,F0,F2	F	s s D s	S S	s E	E E	E	M	W		
DADDUI R2,R2,#8		Fs	S S	s D	E N	1 W				
DADDUI R3,R3,#8				F	D E	M	W			
DSUBU R5,R4,R2					F D	S	E	M W		
BNEZ R5,Loop					F	S	D	s r		
L.D F0,0(R2)							F	S S	F D	E M W

#### Answer a. (without forwarding):

		Clock cycle							
instruction	1 2 3 4	5678	13 14	15 16	17 18	19 <mark>20</mark> 21	22	23 24	25 26 27
LD F0,0(R2)	FDEM	W							
LD F4,0(R3)	FDE	M W						 	
MUL.D F0,F0,F4	F D	s s E E	E M	W		1		 	
ADD.D F2,F0,F2	F	s s D s	S S	s E	E E	E M W		 	
DADDUI R2,R2,#8		Fs	S S	s D	E M	W		 	
DADDUI R3,R3,#8				F	D E	M W		 	
DSUBU R5,R4,R2					F D	s E M	W	 	
BNEZ R5,Loop					F	s D s	T	 	
L.D F0,0(R2)						F s	S	F D	E M W
L.D F0,0(R2)						F s	S	l	E M W

Loop 1



Answer a.
 total loop execution time
 = 22 x 99 = 2178 clock cycles



#### Answer b. (with normal forwarding)

	Clock cycle							
instruction	1 2 3 4	5 6 7	12 13 14	15 16	<mark>17</mark> 18	19 20	21 22 23	
LD F0,0(R2)	FDEM	W						
LD F4,0(R3)	FDE	M W						
MUL.D F0,F0,F4	F D	s E E	E M W	W				
ADD.D F2,F0,F2	F	s D s	s E E	E E	M W			
DADDUI R2,R2,#8		F s	s D E	M W				
DADDUI R3,R3,#8			F D	E M	W			
DSUBU R5,R4,R2			F	D s	E M	W		
BNEZ R5,Loop				F s	D r			
L.D F0,0(R2)					F s	F D	E M W	

Answer b. (with normal forwarding)

			Clock cycle								
instruction	1 2 3 4	5 6 7	12 13	3 14	15	16	17	18	19 20	21 22	23
LD F0,0(R2)	FDEM	W									
LD F4,0(R3)	FDE	M W									
MUL.D F0,F0,F4	F D	s E E	E M	W	W	ı					
ADD.D F2,F0,F2	F	s D s	s E	E	Ε	E	М	W			
DADDUI R2,R2,#8		F s	s D	Ε	M	W					
DADDUI R3,R3,#8			F	D	Е	М	W				
DSUBU R5,R4,R2				F	D	S	E	М	W		
BNEZ R5,Loop					F	S	D	T			
L.D F0,0(R2)							F	S	F D	E M	W
				4							



Answer b.
total loop execution time
= 18 x 98 + 19 = 1783 clock cycles



Appendix A.3

Suppose the branch frequencies (as percentage of all instructions) are as follows:

Conditional branches 15%

Jumps & Calls 1%

Conditional branches 60% are taken

We are examining a four-deep pipeline where the branch is resolved at the end of the second cycle for unconditional branches and at the end of the third cycle for conditional branches. Assuming that only the first pipe stage can always be done independent of whether the branch goes and ignoring other pipeline stalls, how much faster would the machine be without any branch hazards?



#### Answer

 Pipeline CPI = Ideal pipeline CPI + (Structural Hazard Stalls + Data Hazard Stalls + Control Hazard Stalls)

No Control Hazard:

Pipeline speedup<sub>ideal</sub> = 
$$4/(1+0) = 4$$



Having Control Hazard:
 Assume 4 stage: IF,ID,EX and WB

Handle Jump & Call:

	Clock cycle								
Instruction	1	2	3	4	5	6			
Jump or Call	IF	ID	EX	WB					
i+1		Æ	IF	ID	EX	• • •			
i+2			stall 🗲	→ IF	ID	•••			
i+3				stall	IF	• • •			

WANG Wei: Computer Organization and Architecture, Copyright 2004 TJU



#### Handle taken conditional branch:

	Clock cycle									
Instruction	1	2	3	4	5	6				
Taken Branch	IF	ID	EX	WB						
i+1		Æ	stall	IF	ID	• • •				
i+2			stall◀	➤ stall ◀	→ IF	• • •				
i+3				stall	stall	•••				



#### Handle not-taken conditional branch:

Instruction	Clock cycle						
	1	2	3	4	5	6	
Not-taken Branch	IF	ID	EX	WB			
i+1		IF	stall	ID	EX	• • •	
i+2			stall 🗲	→ IF	ID	• • •	
i+3				stall	IF	•••	



Summary of above 3 control flow instructions:

Control flow type	Frequency (per instruction)	Stall (cycles)	
Jump & Call	1%	1	
Conditional (taken)	15% × 60%=9%	2	
Conditional (not taken)	15% <b>×</b> 40%=6%	1	

Pipeline 
$$Stall_{real}$$
  
=  $(1 \times 1\%) + (2 \times 9\%) + (1 \times 6\%) = 0.25$   
Pipeline  $Speedup_{real}$   
=  $4/(1+0.25) = 3.2$ 



Pipeline Speedup<sub>without control hazard</sub>

= 4/3.2 = 1.25

—— 25% speedup



#### **5.19**

Some memory systems handle TLB missed in software (as an exception), while others use hardware for TLB (Translation Lookaside Buffer) misses.



Qa. What are the trade-off between two methods for handling TLB misses?

Qb. Will TLB miss handling in software always be slower than TLB miss handling in hardware? Explain.

Oc. Are there page table structures that would be difficult to handle in hardware, but possible in software? Are there any such structure that would be difficult for software to handle but easy for hardware to manage?



Od. Use the data from Figure 5.45 to calculate the penalty to CPI for TLB misses on the following workload assuming hardware TLB handlers require 10 cycles per miss and software TLB handlers takes 30 cycles per miss: (50% gcc, 25% perl, 25%ijpeg), (30% swim, 30% wave5, 20% hydro2d, 10% gcc).

Qe. Are the TLB miss times in part(d) realistic? Discuss.

Of. Why are TLB miss rate for floating-point program generally higher then those for integer program?



- Answer a.
  - Software is slower because of the overhead switch to the handler code, but the replacement algorithm can be higher than hardware and a wider variety of virtual memory organizations can be readily accommodated.

Hardware - faster but less flexible

Answer b.

Factors affecting on the handling time include:

- Page table paged?
- More efficient page table searching algorithm —— software
- TLB entry prefetching hardware
- Answer c.

Page table structure that change dynamically would be difficult to handle in hardware but possible in software.

			misses per structions	TLB misses per 1000 instr.	
Program	CPI	I-Cache	L2-Cache		I-TLB
gcc	0.63	3.43	0.25		0.30
ijpeg	0.49	0.03	0.02		0.10
perl	0.56	1.66	0.09		0.26
swim	0.40	0.00	5.99		0.10
wave5	0.74	0.17	1.72		0.89
hydro2d	0.64	0.01	0.46		0.19
Adopted from Figure F 4F					

Adapted from Figure 5.45

WANG Wei: Computer Organization and Architecture, Copyright 2004 TJU



#### Answer d.

Program	Weight	TLB misses/1000 instructions
gcc	50%	0.3
perl	25%	0.26
ijpeg	25%	0.10



- Workload miss rate
  - = Weight<sub>i</sub>  $\times$  (TLB misses/1000<sub>i</sub>)
  - $= 50\% \times 0.3 + 25\% \times 0.26 + 25\% \times 0.1$
  - = 0.24/1000 instructions
- Penalty (Hardware)
  - = WMR x TLB miss handling time (10 cycles)
  - = 2.4 cycles/1000 instructions
  - CPI = 0.0024 clocks/instruction
- Penalty (Software)
  - = WMR x TLB miss handling time (30 cycles)
  - = 7.2 cycles/1000 instructions
  - CPI = 0.0072 clocks/instruction

Program	Weight	TLB misses/1000 instructions
swim	30%	0.1
wave5	30%	0.89
hydro2d	20%	0.19
gcc	10%	0.3



- Workload miss rate
  - = Weight<sub>i</sub>  $\times$  (TLB misses/1000<sub>i</sub>)
  - $= 30\% \times 0.1 + 30\% \times 0.89 + 20\% \times 0.19 + 10\% \times 0.3$
  - = 0.37/1000 instructions
- Penalty (Hardware)
  - = WMŘ x TLB miss handling time (10 cycles)
  - = 3.7 cycles/1000 instructions CPI = 0.0037 clocks/instruction
- Penalty (Software)
  - = WMR x TLB miss handling time (30 cycles)
  - = 11.1 cycles/1000 instructions CPI = 0.0111 clocks/instruction



#### Answer e.

The TLB miss times are too small. Handling a TLB miss requires finding and transferring a page table entry in main memory to the TLB. A main memory access typically takes on the order of 100 clocks, already much greater than the miss time in part (d).

#### Answer f.

Floating-point programs often traverse large data structures and thus more often reference a large number of pages. It is thus more likely that the TLB will experience a higher rate of capacity misses.



#### **3.2**

Consider the following four MIPS code fragments each containing two instructions:

```
DADDI
                  R1,R1,#4
                  R2,7(R1)
ii.
                  R3,R1,R2
    DADD
                  R2,7(R1)
    SD
iii.
                  R2,7(R1)
    SD
                  F2,200(R7)
    SD
                  R1,place
    BEZ
ίV.
                  R1,7(R1)
    SD
```



- a. For each fragment (i) to (iv) identify each type of dependence that exists or that may exist (a fragment may have no dependence) and describe what data flow, name reuse, or control structure causes or would cause the dependence. For a dependence that may exist, describe the source of the ambiguity and identify the time at which that uncertainty is resolved.
- b. For each code fragment, discuss whether dynamic scheduling is, may be, or is not sufficient to allow out-of-order execution of the fragment.



#### Answer a.

Code	fragment	Data Dependence?	Dynamic scheduling sufficient for out-of-order execution?
DADD LD	I R1,R1,#4 R2,7(R1)	True dependence of R1	No. Changing instruction order will break program semantics
DADD SD	R3,R1,R2 R2,7(R1)	None	Yes
SD SD	R2,7(R1) F2,200(R7)	Output dependence may exist	Maybe. If the hardware computes the effective addresses early enough, then the store order may be exchanged.
	R1,place R1,7(R1)	None	No. Changing instruction order is speculative until the branch resolved

WANG Wei: Computer Organization and Architecture, Copyright 2004 IJU



Increasing the size of a branch-prediction buffer means that it is less likely that two branch in a program will share the same predictor. A single predictor predicting a single branch instruction is generally more accurate than is that same predictor serving more than one branch instruction.

Qa. List a sequence of branch taken and not taken action to show a simple example of 1-bit predictor sharing that reduces misprediction rate.

Qb. List a sequence of branch taken and not taken action to show a simple example of how sharing a 1-bit predictor increases misprediction rate.



Answer a.

	Р	B1	Р			B1	Р			B1	Р			B1		
	NT	T	T			NT	NT			Т	T			NT		
Correct prediction?		no				no				no				no		
	Р	B1	Р	B2	Р	B1	Р	B2	Р	B1	Р	B2	Р	B1	Р	B2
	NT	Т	Т	NT	NT	NT	NT	Т	T	Т	Т	NT	NT	NT	NT	Т
Correct prediction?		no		no		yes		no		yes		no		yes		no

Prediction Accuracy increases: 0% -> 50%

WANG Wei: Computer Organization and Architecture, Copyright 2004 TJU



Answer b.

	Р	B1	Р			B1	Р			B1	Р			B1		
	NT	Т	Т			T	Т			T	Т			<u>T</u>		
Correct prediction?		no				yes				yes				yes		
	Р	B1	Р	B2	Р	B1	Р	B2	Р	B1	Р	B2	Р	B1	Р	B2
	NT	<u>T</u>	Т	NT	NT		Т	NT	NT	<u>T</u>	Т	NT	NT	<u>T</u>	Т	NT
Correct prediction?		no		no		no		no		no		no		no		no


Prediction Accuracy decreases: 100% -> 0%

WANG Wei: Computer Organization and Architecture, Copyright 2004 TJU



- **3.14** 
  - Suppose we have a deeply pipeline processor. For which we implement a branch-target buffer for the conditional branches only. Assume that the misprediction penalty is always 4 cycles and the buffer miss penalty is always 3 cycles. Assume 90% hit rate and 90% accuracy and 15% branch frequency.
  - Q. How much faster is the processor with the branchtarget buffer versus a processor that has a fixed 2 cycle branch penalty? Assume a base CPI without branch stall of 1.

Branch-Target Buffer (BTB):
 Address of branch index to get prediction AND branch address (if taken)





#### Answer

CPI<sub>BTB</sub> - System with a branch-target buffer
 CPI<sub>NBTB</sub> - System without a branch-target buffer
 CPI<sub>NBTB</sub> - Stall<sub>NBTB</sub>

• Speedup = 
$$\cdots = CPI_{BTB}$$
  $CPI_{base} + Stall_{BTB}$ 

$$CPI_{base} = 1$$
 — exercise statement



Stall = 
$$_{\text{S Stall}}$$
 Frequency<sub>s</sub> × Penalty<sub>s</sub>

Stall<sub>NBTB</sub> = 15% × 2=0.3

Stall<sub>RTB</sub>= 1.5% × 3 + 1.3% × 4 = 0.097

BTB result	BTB prediction	Frequency (per instruction)	Penalty (cycle)
Miss		15% <b>x</b> 10%=1.5%	3
Hit	Correct	15% × 90% × 90%=12.1%	0
Hit	Incorrect	15% × 90% × 10%=1.3%	4

Assume 90% hit rate and 90% accuracy and 15% branch frequency



$$CPI_{base} + Stall_{NBTB}$$
 1+0.3  
 $Speedup = ---- = 1.2$   
 $CPI_{base} + Stall_{BTB}$  1+0.097  
—— 20% faster



- 5.3 假设一条指令的执行过程分为"取指令"、 "分析"和"执行"三段,每一段的时间分别是 t、 2 t和3 t。在下列各种情况下,分别写出连 续执行n条指令所需要的时间表达式。
  - (1) 顺序执行方式。
  - (2) 仅"取指令"和"执行"重叠。
  - (3) "取指令"、"分析"和"执行"重叠。
  - (4) 先行控制方式。



■ 分析与解答

取指 分析 执行 取指 分析 执行 取指 分析 执行

顺序方式工作的时间关系图

取指 分析 执行

取指一分析「执行

取指 分析 执行

取指一分析 执行

"执行"和"取指"重叠方式工作的时间关系图




顺序方式:执行 n 条指令的时间

$$= n \times (t_{取指} + t_{分析} + t_{执行})$$


■ "执行"和"取指"重叠: 执行 n 条指令的时间

= 
$$t_{\text{N}_{1}}$$
 + n ×  $t_{\text{O}_{1}}$  +  $t_{\text{N}_{1}}$  +  $t_{\text{N}_{1}}$  +  $t_{\text{N}_{1}}$ 

#### ■ 分析与解答



"执行"、"取指"和"分析"重叠方式工作的时间关系图



先行控制方式工作的时间关系图



- "执行"、"分析"和"取指"重叠: 执行 n 条指令的时间
  - $= t_{
    m NH} + 
    m MAX \{t_{
    m NH}, t_{
    m 2H}\} + (n-2) \times 
    m MAX \{t_{
    m NH}, t_{
    m 2H}, t_{
    m 2H}, t_{
    m 2H}\} + MAX \{t_{
    m 2H}, t_{
    m 2H}\} + t_{
    m 2H}$
- 先行控制:
   执行 n 条指令的时间
   t<sub>取指</sub> + t<sub>分析</sub> + n × t<sub>执行</sub>



- 7.3 设 16 个处理器编号分别为 0、1、...、15 , 要用单级互连网络。当互连函数分别为
  - (1) Cube<sub>3</sub>
  - (2) PM2<sub>+3</sub>
  - (3) PM2<sub>-0</sub>
  - (4) Shuffle
  - (5) Shuffle (Shuffle)

时,第13号处理器各与哪一个处理器相连?



#### ■ 分析与解答

16 个处理器可用 4 位 2 进制 P<sub>3</sub>P<sub>2</sub>P<sub>1</sub>P<sub>0</sub> 表示:

- (1) Cube<sub>3</sub>:  $P_3P_2P_1P_0 \rightarrow P_3P_2P_1P_0$
- (2)  $PM2_{+3}$ :  $P(j) -> P(j+2^3 \mod 16)$
- (3)  $PM2_{-0}$ :  $P(j) -> P(j-2^0 \mod 16)$
- (4) Shuffle:  $P_3P_2P_1P_0 -> P_2P_1P_0P_3$
- (5) Shuffle (Shuffle): P<sub>3</sub>P<sub>2</sub>P<sub>1</sub>P<sub>0</sub> -> P<sub>1</sub>P<sub>0</sub>P<sub>3</sub>P<sub>2</sub>



#### ■ 分析与解答

第 13 号处理器: 1101

- $\bullet$  (1) Cube<sub>3</sub>: 1101 -> 0101 => (5)<sub>10</sub>
- (2)  $PM2_{+3}$ :  $P(13) -> P(13+2^3 \mod 16) = 5$
- $\bullet$  (3) PM2<sub>-0</sub>: P(13) -> P(13-2<sup>0</sup> mod 16) = 12
- (4) Shuffle:  $1101 -> 1011 => (11)_{10}$
- (5) Shuffle (Shuffle):  $1101 -> 0111 => (7)_{10}$



- 7.4 在编号分别为 0、1、2、...、F 的 16 个处理器之间,要求按下列配对通信:
  - (B、1), (8、2), (7、D), (6、C),
  - (E、4), (A、0), (9、3), (5、F)。

试选择所用互连网络类型、控制方式, 并画出该互连网络的拓扑结构和各级交 换开关状态图。



#### ■ 分析与解答

WANG Wei: Computer Organization and Architecture, Copyright 2004 TJU



#### ■ 分析与解答

- $P_3P_2P_1P_0 -> /P_3P_2/P_1P_0$ 
  - 采用 Cube 网络, 4 级控制
  - 第1、3级:交换状态
  - 第0、2级:直连状态
  - 级控制信号:0101(从右至左分别控制第 0 级 至第 3 级)



7.12 并行处理机有 16 个处理机,要实现相当于先 4 组 4 元交换,然后 2 组 8 元交换,再次是 1 组 16 元交换的交换函数功能,请写出此时各处理器之间所实现之互连函数的一般式,画出相应多级网络拓扑结构图,标出各级交换开关的状态。



#### ■ 分析与解答

```
(0123 | 4567 | 89AB | CDEF)
4组4元交换 (3210 | 7654 | BA98 | FEDC)
2组8元交换 (4567 | 0123 | CDEF | 89AB)
1组16元交换 (BA98 | FEDC | 3210 | 7654)
```



#### ■ 分析与解答

WANG Wei: Computer Organization and Architecture, Copyright 2004 TJU



## SIMD 计算机

- 8.10 在 16 台 PE 的并行处理机上,要对存放在 M 分体并行存储器中的 16 x 16
   二维数组实现行、列、主对角线、次对角线上各元素均无冲突访问,
  - 要求 M 至少为多少?
  - 此时数组在存储器中应如何存放?写出其一般规则。
  - 证明这样存放同时也可以无冲突地访问该二 维数组中任意 4×4 子阵列的各元素。



### SIMD 计算机

#### ■ 分析与解答

n台 PE 的并行处理机,要对 n × n 二维数组实现行、列、主对角线、次对角线上各元素的同时无冲突访问,

#### 要求:

存储器模数 M 是一个 >= n 的质数 ,  $= 2^{2p} + 1$ 

数组中,同一列上两个相邻行的元素其地址错开的体号距离  $_1$ 为  $_2$ P ,同一行上两个向量的元素其地址错开的体号距离  $_2$ 为 1

## -

### SIMD 计算机

#### ■ 分析与解答