ĐẠI HỌC QUỐC GIA THÀNH PHÒ HÒ CHÍ MINH TRƯỜNG ĐẠI HỌC KHOA HỌC TỰ NHIỀN KHOA ĐIỆN TỬ - VIỄN THÔNG BỘ MÔN MÁY TÍNH – HỆ THỐNG NHÚNG





BÁO CÁO BÀI TẬP LỚN

Môn học: Thực hành Thiết kế SoC Đề tài: Thiết kế bộ lọc FIR

Thành phố Hồ Chí Minh, ngày 09 tháng 01 năm 2024

MỤC LỤC

ĐỀ BÀI3
Thiết kế phần cứng4
Module FIR4
Mô tả tín hiệu của module4
Các thanh ghi trong module5
Dạng sóng đọc ghi5
Tổng quan hệ thống6
Xây dựng phần cứng trên Platform design6
System schematic7
Tích hợp hệ thống SoC8
Code verilog mô tả module FIR_slave8
Code verilog mô tả module FIR11
Flow code C
Kết quả mô nhỏng

ĐỀ BÀI:

Thiết kế bộ lọc FIR có n = 8 theo công thức bên dưới và tích hợp vào hệ thống SoC.

$$y[n] = b_0x[n] + b_1x[n-1] + \dots + b_Nx[n-N]$$
$$= \sum_{i=0}^{N} b_i \cdot x[n-i]$$

Trong đó:


- x[n] là tín hiệu vào.
- y[n] là tín hiệu ra.
- N là bậc lọc; một bộ lọc bậc N có N+1 thành phần ở phía bên phải của chương trình miêu tả nó.
- b_i là giá trị phản ứng xung tại khoảng thời gian thứ i với $0 \le i \le N$ của một bộ lọc FIR bậc N. Nếu bộ lọc biểu diễn dưới dạng trực tiếp thì b_i thực sự là hệ số của bộ lọc.

Các giá trị x[i], y[i], và b[i] được ghi/đọc xuống bởi CPU NIOS.

Sản phẩm nộp là file báo cáo bao gồm: chi tiết thiết kế phần cứng, tích hợp hệ thống SoC, flow code C và kết quả mô phỏng (mô phỏng ở mức system) + giải thích.

Thiết kế phần cứng:

Module FIR:



Mô tả tín hiệu của module:


STT	Tên tín hiệu	Độ rộng (bits)	Hướng	Mô tả	
1	clk	1	input	Cấp xung cho module hoạt động	
2	reset_n	1	input	Cấp tín hiệu reset mức thấp cho module.	
3	write	1	input	Nếu write = 0, module được cho phép dữ liệu vào. Ngược lại, write = 1, module bỏ qua tín hiệu đưa vào.	
4	read	1	input	Nếu read = 0, module cho phép đọc dữ liệu ra ngoài. Ngược lại, read = 1, module không cho phép đọc dữ liệu ra ngoài.	
5	cs	1	input	Nếu cs = 0, module được phép hoạt động. Ngược lại, cs = 1, module không được hoạt động	

6	addr	2	input	Địa chỉ cần cho việc đọc hoặc ghi.
7	write_data	32	input	Dữ liệu ghi vào.
8	read_data	32	output	Dữ liệu đọc ra ngoài.


Các thanh ghi trong module:

Offset	Tên thanh ghi	Đọc/Ghi	Mô tả	
	Ten mann gm		[31:0]	[0]
0	control	Đọc/Ghi		Giá trị control
1	b	Đọc/Ghi	Giá trị b	
2	X	Đọc/Ghi	Giá trị x	
3	data_out	Đọc	Giá trị data_out	


Dạng sóng đọc ghi:




Tổng quan hệ thống:



Xây dựng phần cứng trên Platform design, thêm module FIR vào hệ thống, cấu hình tín hiệu clock, reset, kết nối tín hiệu. Hệ thống hoàn chỉnh như sau:





Tích hợp hệ thống SoC:

Code verilog mô tả module FIR slave:

```
module Fir slave
#(
     parameter DATA WIDTH = 32
)(
                                       clk,
     input
     input
                                       reset_n,
     input
                                       write,
    input
                                       read,
     input
                                       CS,
    input
                   [DATA_WIDTH - 1 : 0]
                                            write data,
     input
                   [1:0]
                                            addr,
              reg [DATA_WIDTH - 1 : 0] read_data
     output
);
                                  control;
     reg
              [DATA_WIDTH - 1: 0]
                                       b;
     reg
              [DATA_WIDTH - 1: 0]
     reg
                                       х;
              [DATA WIDTH - 1 : 0] data out;
     wire
         always @(posedge clk, negedge reset_n) begin
         if(~reset n) begin
              read_data <= 32'd0;</pre>
         end else begin
```

```
if(cs & write) begin
                    case (addr)
                          2'd0: b <= write data;
                          2'd1: x <= write_data;</pre>
                          2'd2: control <= write_data[0];</pre>
                    endcase
               end
               if(cs & read) begin
                    case (addr)
                          2'd0: read_data <= 32'd15;</pre>
                          2'd1: read_data <= data_out;</pre>
                    endcase
               end
          end
     end
Fir f(
     .clk(clk),
     .reset_n(reset_n),
     .control(control),
     .b(b),
     .x(x),
     .data_out(data_out)
);
endmodule
```

Module Fir_slave là một thành phần của hệ thống.

Trong đó:

Tham số (Parameter):

DATA_WIDTH: Đây là một tham số có giá trị mặc định là 32, chỉ định
 độ rộng của dữ liệu (data width) trong module.

Cổng vào (Input Ports):

- clk: clock.
- reset n: tín hiệu reset.
- write: tín hiệu ghi.
- read: tín hiệu đoc.
- cs: tín hiệu chọn chip (chip select).
- write_data: dữ liệu cần ghi vào.
- addr: địa chỉ cần truy cập.

Cổng ra (Output Ports):

- read data: dữ liệu được đọc từ FIR slave.

Biến và dây kết nối:

- control: biến lưu trạng thái điều khiển.
- enable: biến lưu trạng thái cho phép (enable).
- b: biến lưu dữ liệu b.
- x: biến lưu dữ liệu x.
- data_out: dây kết nối với FIR master để truyền dữ liệu ra khỏi FIR slave.

Khối always xảy ra khi ở sườn lên xung clock hoặc ở sườn xuống reset_n.

- Nếu nút reset_n được nhấn read_data được reset về 0.
- Nếu nút reset n không được nhấn:
 - + Nếu trạng thái chip_select và write được chọn, xét giá trị của address:

Nếu address = 2'd0 thì gán giá trị của write data vào biến b.

Nếu addres = 2'd1 thì gán giá trị của write data vào biến x.

Nếu addres = 2'd2 thì gán giá trị của write_data[0] vào biến control.

+ Nếu trạng thái chip_select và read được chọn, xét giá trị của address:

Nếu address = 2'd0 thì gán giá trị read_data = 15 (đọc giá trị 16 lần bằng kích thước của 2 mảng b, x).

Nếu addres = 2'd1 thì gán giá trị của read data = giá trị của data out.

Kết nối với FIR master (Fir):

– Module này kết nối với một Module khác có tên là Fir thông qua các cổng và dây kết nối. Các cổng này bao gồm clk, reset_n, control, enable, b, x, và data out.

Code verilog mô tả module FIR:

```
module Fir#(
     parameter
                 DATA WIDTH = 32
)(
                                  clk,
     input
     input
                                  reset n,
     input
                                  control,
     input [DATA WIDTH - 1: 0]
     input [DATA WIDTH - 1: 0]
     input
                                  enable,
     output reg [DATA WIDTH - 1:0] data out
);
```

```
[DATA WIDTH - 1:0] b array [8:0];
   reg
                 [DATA WIDTH -1:0] x array [8:0];
    reg
                 [DATA WIDTH - 1:0] h [8:0];
   reg
                 [DATA WIDTH -1:0] s;
    reg
   integer i;
   always @(posedge clk) begin
          if ((control == 0) \& enable) begin
       for (i = 0; i < 8; i = i + 1) begin
          b array[i] \le b array[i+1];
       end
       b array[8] \le b;
          end
    end
   always @(posedge clk) begin
          if ((control == 1) & enable) begin
     for (i = 8; i > 0; i = i - 1) begin
       x \operatorname{array}[i] \le x \operatorname{array}[i - 1];
     end
    x \operatorname{array}[0] \leq x;
  end
end
```

```
always @* begin  
for (i = 0; i < 9; i = i + 1) begin  
h[i] = x_a rray[i] * b_a rray[i]; end  
s = h[0] + h[1] + h[2] + h[3] + h[4] + h[5] + h[6] + h[7] + h[8]; end  
always @(posedge clk) begin  
data_out \le s; end  
endmodule
```

Đây là một module được thiết kế để thực hiện chức năng của một bộ lọc hồi quy có n=8 (FIR filter).

Trong đó:

Tham số (Parameter):

DATA_WIDTH: Đây là một tham số có giá trị mặc định là 32, chỉ định
 độ rộng của dữ liệu (data width) trong mô-đun.

Cổng vào (Input Ports):

- clk: clock.
- reset n: tín hiệu reset.
- control: tín hiệu điều khiển, quyết định xem module sẽ thực hiện đọc mảng b hay x.
 - − b: dữ liệu đầu vào cho bộ lọc FIR.
 - x: dữ liệu đầu vào khác cho bộ lọc FIR.

 enable: tín hiệu cho phép, quyết định xem module có thực hiện hoạt động hay không.

Cổng ra (Output Ports):

- data_out: dữ liệu đầu ra sau khi đi qua bộ lọc FIR.

Biến và mảng:

- b_array, x_array: mång 1 chiều để lưu trữ các giá trị b và x tương ứng.
- h: mảng 1 chiều để lưu trữ kết quả tính kết quả từ x_array và b_array.
- s: biến để lưu tổng của các giá trị trong mảng h.
- i: biến kiểu integer sử dụng trong vòng lặp.

Quá trình lọc FIR:

- Có hai khối always @(posedge clk): Mỗi khối này kích hoạt bởi mỗi cạnh lên của xung clock.
- Khối đầu tiên thực hiện việc dịch chuyển giá trị trong b_array để tạo một
 bộ lưu trữ truyền dịch (shift register) cho dữ liệu b.
- Khối thứ hai thực hiện việc dịch chuyển giá trị trong x_array để tạo một
 bộ lưu trữ truyền dịch (shift register) cho dữ liệu x.

Quá trình tính toán FIR:

- Có một khối always @*. Nó thực hiện tính toán các giá trị h bằng cách
 nhân tương ứng từng cặp giá trị trong x_array và b_array.
 - Sau đó, giá trị của s được tính bằng cách cộng tổng các giá trị trong h.

Gán giá trị đầu ra:

Có một khối always @(posedge clk) cuối cùng để gán giá trị của s vào data_out như là giá trị đầu ra của module.

Flow code C:

```
#include "system.h"
#include "sys/alt stdio.h"
int main()
  int b arr [9] = {1, 2, 1, 2, 3, 4, 1, 3, 4};
  int x arr [9] = {1, 2, 3, 2, 5, 4, 1, 2, 2};
  int s = 0;
  int* c ptr = (int*)FIR_0_BASE;
   *(c ptr + 2) = 0;
  for (int i = 0; i < 9; i++) {
       *(c ptr + 0) = b arr[i];
   *(c ptr + 2) = 1;
  for (int i = 0; i < 9; i++) {
       *(c ptr + 1) = x arr[i];
  s = *(c ptr + 1);
  printf("done");
  return 0;
}
```

Trong đó:

- Khởi tạo mảng b_arr và x_arr: Tạo hai mảng b_arr và x_arr để chứa các giá tri của b và x tương ứng.
 - Khởi tạo biến s: Biến này được sử dụng để lưu giữ giá trị đầu ra từ FIR.
- Khởi tạo con trỏ c_ptr: Tạo một con trỏ c_ptr và gán địa chỉ của
 FIR 0 BASE cho nó. Con trỏ này được sử dụng để giao tiếp với bộ lọc FIR.
- Khi c_ptr + 2 bằng 0 thực hiện vòng lặp for đọc vào mảng b_arr lưu tại con
 trỏ c ptr.
- Khi c_ptr + 2 bằng 1 thực hiện vòng lặp for đọc vào mảng x_arr lưu tại con
 trỏ c ptr + 1.
 - Đọc giá trị đầu ra từ FIR thông qua con trỏ c ptr và gán giá trị vào biến s.

Kết quả mô phỏng:

Thực hiện lọc fir với 2 mảng:

$$b_{arr}[9] = \{1, 2, 1, 2, 3, 4, 1, 3, 4\};$$

x arr
$$[9] = \{1, 2, 3, 2, 5, 4, 1, 2, 2\};$$

Theo công thức:

$$y[n] = b_0 x[n] + b_1 x[n-1] + \dots + b_N x[n-N]$$

$$= 1 \times 2 + 2 \times 2 + 1 \times 1 + 2 \times 4 + 3 \times 5 + 4 \times 2 + 1 \times 3 + 3 \times 2 + 4 \times 1$$

$$= 51$$

Thu được kết quả mô phỏng: s = 51.

