

LOONGSON

龙芯 2K0500 处理器

数据手册

V1.0

2021年6月

龙芯中科技术股份有限公司

自主决定命运,创新成就未来





版权声明

本文档版权归龙芯中科技术有限公司所有,并保留一切权利。未经书面许可,任何公司和 个人不得将此文档中的任何部分公开、转载或以其他方式散发给第三方。否则,必将追究 其法律责任。

免责声明

本文档仅提供阶段性信息,所含内容可根据产品的实际情况随时更新, 恕不另行通知。如 因文档使用不当造成的直接或间接损失, 本公司不承担任何责任。

龙芯中科技术股份有限公司

Loongson Technology Corporation Limited

地址:北京市海淀区中关村环保科技示范园龙芯产业园2号楼

Building No.2, Loongson Industrial Park, Zhongguancun Environmental Protection

Park,电话(Tel): 010-62546668 传真(Fax): 010-62600826

阅读指南

《龙芯 2K0500 处理器数据手册》主要介绍龙芯 2K0500 处理器接口结构,特性, 电气规范, 以及硬件设计指导。



修订历史

文档更新记录	文档名:	龙芯 2K0500 处理器数据手册
文档史制 临 水	版本号:	V1.0
	创建人:	研发中心
	创建日期:	2021-6

更新历史

序号.	更新日期	版本号	更新内容
1	2021-6	V1.0	第一版

目 录

1	1 概述	1
	1.1 体系结构框图	2
	1.2 芯片特性	3
	1.2.1 处理器核	3
	1.2.2 GPU	3
	1.2.3 显示控制器	3
	1.2.4 内存控制器	4
	1.2.5 PCIE 接口	4
	1.2.6 SATA 控制器	4
	1.2.7 PCI 接口	4
	1.2.8 USB 控制器	5
	1.2.9 GMAC 控制器	5
	1.2.10 LPC 控制器	5
	1.2.11 AC97 控制器	5
	1.2.12 HDA 控制器	6
	1.2.13 NAND 控制器	6
	1.2.14 SPI 控制器	6
	1.2.15 UART	6
	1.2.16 I2C 总线	7
	1.2.17 打印接口	7
	1.2.18 PWM	7
	1.2.19 SDIO 控制器	7
	1.2.20 PS/2 控制器	7
	1.2.21 HPET	8
	1.2.22 CAN	8
	1.2.23 RTC	8
	1.2.24 GPIO	8
	1.2.25 Watchdog	8
	1.2.26 温度传感器	8
	1.2.27 中断控制器	9
	1.2.28 ACPI 功耗管理	9
	1.3 文档约定	9

I

	1.3.1 信号命名	9
	1.3.2 信号类型	9
	1.3.3 数值表示	10
	1.3.4 寄存器域	10
2	引脚定义	11
	2.1 DDR3 接口	11
	2.2 PCIE 接口	11
	2.3 PCI 接口	12
	2.4 VGA 显示接口	12
	2.5 DVO 显示接口	12
	2.6 GMAC 接口	
	2.7 SATA 接口	
	2.8 USB 接口	
	2.9 USB3.0 接口	14
	2.10 AC97/HDA 接口	15
	2.11 LPC 接口	15
	2.12 SPI 接口	15
	2.13 I2C 接口	15
	2.14 UART 接口	16
	2.15 PRINT 接口	16
	2.16 NAND 接口	18
	2.17 SDIO 接口	18
	2.18 LIO 接口	18
	2.20 PS2 接口	19
	2.21 PWM 接口	19
	2.22 电源管理接口	19
	2.23 PLL 电源接口	20
	2.24 电源地	20
	2.25 测试接口	20
	2.26 EJTAG 接口	
	2.27 系统相关信号	
	2.28 上电配置信号	21
	2.29 外设功能引脚复用	22

3	功能描述	27
	3.1 DDR3 控制器	27
	3.1.1 DDR3 接口工作频率范围	27
	3.1.2 DDR3 控制器特性	27
	3.1.3 DDR3 读协议	28
	3.1.4 DDR3 写协议	28
	3.2 图形处理器	28
	3.3 显示控制器	28
	3.4 DVO 显示接口	29
	3.5 PCIE	29
	3.6 PCI	29
	3.7 SATA	29
	3.8 USB	29
	3.9 OTG	30
	3.10 GMAC	30
	3.11 AC97	30
	3.12 HDA	31
	3.13 SPI	31
	3.14 LPC	33
	3.15 PRINT	33
	3.16 UART	33
	3.17 CAN	33
	3.18 PS/2	34
	3.19 I2C	34
	3.20 PWM	34
	3.21 NAND	34
	3.22 HPET	34
	3.23 SDIO	34
	3.24 LIO	35
	3.25 GPIO	36
	3.26 RTC	36
	3.27 电源管理	36
4	初始化时序	38
	4.1 上电顺序	38

	4.2 掉电上电时序	39
5	电气特性	40
	5.1 电源	40
	5.1.1 推荐工作条件	40
	5.1.2 绝对最大额定值	40
	5.1.3 功耗状态及优化	41
	5.2 参考时钟	41
	5.2.1 单端参考时钟	41
	5.2.2 差分参考时钟	42
	5.2.3 参考时钟输出	43
	5.3 DDR3 内存接口特性	
	5.3.1 推荐的直流工作条件	43
	5.3.2 交流和直流逻辑输入电平	
	5.3.3 交流和直流逻辑输出电平	
	5.3.4 IDD 和 IDDQ 规范的参数和测试条件	52
	5.3.5 输入/输出电容	53
	5.3.6 刷新参数	53
	5.3.7 标准的速度分级	54
	5.3.8 DDR3 的时序参数	57
	5.4 PCIE 总线接口特性	63
	5.4.1 PCIE 推荐交流工作条件	63
	5.5 DVO 接口特性	64
	5.5.1 DVO 直流特性 5.5.2 VGA 模拟特性	64
	5.6 RGMII 接口特性	64
	5.6.1 RGMII 接口直流特性	65
	5.6.2 RGMII 接口时序	65
	5.7 SATA 接口特性	66
	5.7.1 SATA 发送端特性	66
	5.7.2 SATA 接收端特性	66
	5.8 USB 接口特性	66
	5.9 HDA 接口特性	70
	5.10 PRINT 接口特性	71
	5.11 SPI FLASH 接口特性	71

	5.12 I2C 接口特性	.71
6	热特性	.73
	6.1 热参数	.73
	6.2 焊接温度	.73
7	PBGA 引脚排列和封装	.75
	7.1 PBGA 按引脚排列的封装引脚	.75
	7.2 PBGA 引脚顶层排列	.87
	7.3 PBGA 封装走线长度	.92
8	PBGA 封装机械尺寸	.95
9	不使用引脚的处理	.97



图目录

图	1.1 龙芯 2K0500 结构图	2
图	3.1 DDR3 SDRAM 读协议	28
图	3.2 DDR3 SDRAM 写协议	28
图	3.3 SPI 主控制器接口时序	32
图	3.5 SPI Flash 快速读时序	32
图	3.6 SPI Flash 双向 I/O 读时序	33
图	3.8 SD 卡多块读操作示意图	
图	3.9 LocalIO 读时序	
图	3.10 LocalIO 写时序	36
	1 1/4 2 3 4 1 1 8 6 7 8	
图	5.2 差分参考时钟波形	42
图	5.3 ac-swing 和 ac-level 时间点(tDVA)的差分定义	45
图	, , , ,	46
图	5.5 单端输出斜率的定义 5.6 差分输出斜率的定义	47
图	5.6 差分输出斜率的定义	48
图	5.7 地址和控制的上冲和下冲定义	49
图	5.8 时钟,数据,选通和屏蔽信号的交流上冲和下冲定义	49
图	5.9 tAON 的定义	50
图	5.10 tAONPD 的定义	51
图	5.11 tAOF 的定义	51
图	5.12 tAOFPD 的定义	52
图	5.9 tAON 的定义	52
图	5.14 RGMII 接口时序	65
图	5.15 HDA 接口时序	70
图	5.16 I2C 接口时序	72
图	6.1 焊接回流曲线	74



表目录

表	5-1 推荐的工作电源电压	.40
表	5-2 绝对最大额定值	.40
表	5-3 芯片功耗模式	.41
表	5-4 推荐的直流工作条件	43
表	5-5 控制信号和地址单端信号的交流和直流输入电平	44
表	5-6 DQ 和 DM 单端信号的交流和直流输入电平	44
	5-7 交流和直流的差分输入电平	
	5-8 差分输入信号(CK, DQS)交叉点电压	
表	5-9 单端信号的交流直流输出电平	.46
表	5-10 差分信号的交流和直流输出电平	46
表	5-11 单端信号输出斜率的定义	47
表	5-12 单端的输出斜率	.47
表	5-13 差分输出斜率的定义	47
表	5-14 差分输出斜率	48
表	5-15 地址和控制引脚的交流上冲/下冲规范	48
	5-16 时钟,数据,选通和屏蔽信号的交流上冲/下冲规范	
	5-17 ODT 时序定义	
表	5-18 ODT 时序测量的参考设置	50
表	5-19 IDD 和 IDDQ 测量循环模式的时序	52
	5-20 输入/输出电容	
表	5-21 DDR3 刷新参数	53
表	5-22 DDR3-800 Speed Bins and Operating Conditions	54
表	5-23 DDR3-1066 Speed Bins and Operating Conditions	54
表	5-24 DDR3-1333 Speed Bins and Operating Conditions	54
表	5-25 DDR3-1600 Speed Bins and Operating Conditions	55
表	5-26 Timing Parameters by Speed Bin	57
表	5-27 PCIE 交流工作条件	63
表	5-28 DVO 直流特性	.64
表	5-29 RGMII 接口输出特性	65
表	5-30 RGMII 接口输入特性	65
表	5-31 RGMII 接口时序	65
表	5-32 SATA 发送端特性	66



表	5-33 SATA 接收端特性	66
表	5-34 USB 直流电气特性	66
表	5-35 USB 高速源电气特性	68
表	5-36 USB 全速源电气特性	68
表	5-37 USB 低速源电气特性	69
表	5-38 HDA 接口时序	70
表	5-39 SPI Flash 接口时序	71
表	5-40 I2C 接口时序	71
表	6-1 龙芯 2K0500 的热特性参数和推荐的最大值	73
表	6-2 龙芯 2K0500 的热阻参数	73
表	6-3 回流焊接温度分类表	73
表	7-1 按引脚排列的封装引脚表	75
表	7-2 顶层引脚排列	87
表	7-3 封装走线长度	92



1 概述

龙芯 2K0500 是龙芯二号处理器芯片的平台产品,其目标是为工控互联网应用、打印终端、BMC 等提供多种解决方案。龙芯 2K0500 采用 40nm 工艺实现,主频 500M~800MHz。片内集成定点处理器、浮点处理器、图形图像处理功能,以及南桥、北桥等配套芯片组功能。

龙芯 2K0500 的主要特征如下:

- 集成一个 GS264L 双发射龙芯处理器核, L1 Cache(I/D) 32KB, L2 Cache 512KB
- 集成 1 个 32 位 DDR3 控制器
- 集成 2D GPU
- 集成两路显示控制器,最大分辨率可支持到 1920*1080@60Hz/24bit
- 集成 PCIE gen2 控制器,支持 2 路 x1,支持 RC/EP 模式
- 集成 PCI 控制器,支持 HOST/DEVICE
- 集成 2 个 SATA2.0 接口
- 集成 2 个 10M/100M/1000M 自适应 GMAC, 支持 RGMII/MII
- 集成 4 个 USB2.0 HOST 接口, 其中 1 个可配置为 OTG 接口
- 集成 1 个 USB3.0 HOST 接口, 支持 OTG 模式
- 集成 1 个 8 位 NAND FLASH 控制器,支持 MLC,支持系统启动
- 集成 6 个 SPI 控制器, 1 路支持系统启动
- 集成1个 LPC 控制器,支持主、从模式
- 集成 6 路 I2C 控制器,兼容 SMBUS
- 集成1个打印机控制器
- 集成 AC97/HDA 控制器
- 集成 10 路 UART 串口
- 集成2个SDIO控制器
- 集成 4 个 CAN 控制器
- 集成 1 个 PS/2 控制器
- 集成 16 路 PWM 控制器



- 集成 155 路 GPIO 端口
- 集成1个温度传感器
- 集成 RTC/HPET
- 集成看门狗电路
- 集成 ACPI, 支持 GMAC0 网络唤醒
- 集成动态功耗控制模块,支持 DVFS/DPM
- 集成中断控制器,支持灵活的中断设置

1.1 体系结构框图

龙芯 2K0500 内部采用多级总线结构。一级交叉开关连接一个处理器核、一个二级 Cache 以及 IO 子网络(Cache 访问路径)。二级 Cache 及 IODMA、内存控制器、图形媒体模块与 PCIE 、PCI、GMAC、USB、SATA、HDA、PRINT 等 IO 设备共享 128 位互联网络。低速外设(I2C/UART 等)作为一个集合加在南桥总线上。




图 1.1 龙芯 2K0500 结构图



1.2 芯片特性

1.2.1 处理器核

- GS264L
- LoongArch 体系结构兼容
- 包括 1 个全流水的 64 位双精度浮点乘加部件
- 32KB 数据 Cache 和 32KB 的指令 Cache
- 512KB 共享二级 Cache
- 通过目录协议维护 I/O DMA 访问的 Cache 一致性
- EJTAG 支持
- DVFS 支持

1.2.2 **GPU**

- 动态电源管理
- 支持 BitBLT 和 Stretch BLT
- 矩形填充
- 硬件画线
- 单色字体渲染
- ROP2, ROP3, ROP4
- Alpha 混合
- 32Kx32K 坐标系统
- 90 度旋转
- 透明支持
- YUV 色域空间转换
- 高质量缩放

1.2.3 显示控制器

- 双显示输出(DVO/VGA)
- 硬件光标
- 伽玛校正







- 输出抖动
- 最高像素时钟(DVO165MHz 1080p)
- 支持线性显示缓冲
- 上电序列控制
- 低功耗管理

1.2.4 内存控制器

- 32 位 DDR3 控制器, 最高工作频率 533MHz
- 不支持 ECC
- 可配置为 32/16 位模式
- 支持命令调度

1.2.5 **PCIE** 接口

- 兼容 PCIE 2.0
- 双独立 X1 接口
- 双接口均支持 RC/EP
- 低功耗管理

1.2.6 **SATA** 控制器

- 2 个独立 SATA 端口
- 支持 SATA 1.5Gbps 和 SATA2 代 3Gbps 的传输
- 兼容串行 ATA 2.6 规范和 AHCI 1.1 规范
- 低功耗设计

1.2.7 PCI 接口

- 兼容 PCI2.2, 32 位总线宽度
- 既可以做 Host (SoC), 又可以做 Device (南桥)
- 作为 Host 最多支持 2 个 PCI 设备
- 作为 Device 时有三个 PCI 地址窗口: IO、Memory、Prefetchable Memory



1.2.8 USB 控制器

- 4 个独立的 USB2.0 的 HOST 端口
- 1 个独立的 USB3.0 接口, 支持 OTG 模式
- 其中 USB2.0 端口 0 可配置为 OTG 模式
- 兼容 USB1.1、 USB2.0、USB3.0
- 内部 EHCI 控制和实现高速传输
- 内部 OHCI 控制和实现全速和低速传输
- 低功耗管理

1.2.9 **GMAC** 控制器

- 两路 10/100/1000Mbps 自适应以太网 MAC
- 双网卡均兼容 IEEE 802.3
- 对外部 PHY 实现 RGMII/MII 接口
- 半双工/全双工自适应
- Timestamp 功能
- 半双工时,支持碰撞检测与重发(CSMA/CD)协议
- 支持 CRC 校验码的自动生成与校验,支持前置符生成与删除
- 支持网络开机

1.2.10 LPC 控制器

- 兼容 LPC Rev1.1 标准
- 支持系统启动
- 支持主、从模式

1.2.11 AC97 控制器

- 支持 16, 18 和 20 位采样精度,支持可变速率
- 最高达 48KHz
- 2 频道立体声输出
- 支持麦克风输入



1.2.12 HDA 控制器

- 支持 16, 18 和 20 位采样精度支持可变速率
- 最高达 192KHz
- 7.1 频道环绕立体声输出
- 一路音频输入

1.2.13 NAND 控制器

- 最大支持单片 16GB NAND Flash
- 最大支持 4 个片选
- 支持 MLC
- 支持系统启动
- 支持 512/2K/4K/8K 页

1.2.14 SPI 控制器

- 双缓冲接收器
- 极性和相位可编程的串行时钟
- 主模式支持
- 支持到 4 个的变长字节传输
- 支持系统启动(仅 SPIO)
- 支持标准读、连续地址读、快速读、双路 I/O 等 SPI Flash 读模式

1.2.15 **UART**

- 2 个全功能 UART 和流控 TXD,RXD,CTS, RTS, DSR,DTR,DCD, RI
- 最多 10 个 UART 接口
- 在寄存器与功能上兼容 NS16550A
- 两路全双工异步数据接收/发送
- 可编程的数据格式
- 16 位可编程时钟计数器
- 支持接收超时检测
- 带仲裁的多中断系统



1.2.16 I2C 总线

- 兼容 SMBUS(100Kbps)
- 与 PHILIPS I2C 标准相兼容
- 履行双向同步串行协议
- 实现主/从设备操作
- 能够支持多主设备的总线
- 总线的时钟频率可编程
- 可以产生开始/停止/应答等操作
- 能够对总线的状态进行探测
- 支持低速和快速模式
- 支持7位寻址和10位寻址
- 支持时钟延伸和等待状态

1.2.17 打印接口

- 支持 JBIG85 解码
- 支持 8 路独立机芯控制
- 支持四色彩打功能

1.2.18 **PWM**

- 32 位计数器
- 支持脉冲生成及捕获
- 16 路控制器

1.2.19 **SDIO** 控制器

- 2路独立 SDIO 控制器
- 兼容 SD Memory 2.0/MMC/SDIO 2.0 协议
- 1 路支持 SDIO 系统启动(SDIO0)

1.2.20 PS/2 控制器

16 位可编程 5us 时钟计数器, 8 位可编程 60us 时钟计数器





- 兼容第一套和第二套键盘扫描码
- 支持编码键盘和非编码键盘
- 支持二键式、三键式鼠标

1.2.21 **HPET**

- 32 位计数器
- 支持1个周期性中断
- 支持2个非周期性中断

1.2.22 **CAN**

- 四路 CAN 接口
- 复用 GPIO

1.2.23 **RTC**

- 计时精确到 0.1 秒
- 可产生3个计时中断
- 支持定时开机功能

1.2.24 **GPIO**

- 155 位 GPIO 引脚
- 128 路支持外部中断输入(GPIO0~127)
- 与其他接口复用,使用各个接口电压域

1.2.25 Watchdog

- 32 比特计数器及初始化寄存器
- 低功耗模式暂停功能

1.2.26 温度传感器

- 温度观测
- 高低温中断



1.2.27 中断控制器

- 支持软件设置中断
- 支持电平与边沿触发
- 支持中断屏蔽与使能
- 支持多种中断分发模式

1.2.28 **ACPI** 功耗管理

- 处理器核动态频率电压调节
- 媒体处理器可关断
- 全芯片时钟门控
- PHY 可关断
- 电源开关、GMAC0 可唤醒
- 来电可自动启动

1.3 文档约定

1.3.1 信号命名

信号名的选取以方便记忆和明确标识功能为原则。低有效信号以 n 结尾,高有效信号则不带 n。如无特别说明,以 ACPI/GMAC0 开头的信号位于 RSM 域;以 RTC 开头的信号位于 RTC 域;其它信号位于 SOC 域。

1.3.2 信号类型

代码	描述
A	模拟
DIFF I/O	双向差分
DIFF IN	差分输入
DIFF OUT	差分输出
I	输入
I/O	双向
O	输出
OD	开漏输出
P	电源
G	地



1.3.3 数值表示

16 进制数表示为'hxxx, 2 进制数表示为'bxx, 其它数字为 10 进制。

功能相同但标号有别的引脚(如 DDR_DQ0, DDR_DQ1, ...)使用方括号加数字范围的形式简写(如 DDR_DQ[31:0])。类似地,寄存器域也采用这种表示方式。

1.3.4 寄存器域

寄存器域以[寄存器名].[域名]的形式加以引用。如 chip_config0.uart_split 指芯片配置寄存器 0(chip_config0)的 uart_split 域。



2 引脚定义

2.1 DDR3 接口

信号名称	类型	描述
DDR_DQ[31:0]	I/O	DDR3 SDRAM 数据总线信号
DDR_DQSP[3:0]	DIEE I/O	DDDC CDD AM WHU W Z
DDR_DQSN[3:0]	DIFF I/O	DDR3 SDRAM 数据选通
DDR_DQM[3:0]	О	DDR3 SDRAM 数据屏蔽
DDR_A[15:0]	О	DDR3 SDRAM 地址总线信号
DDR_BA[2:0]	О	DDR3 SDRAM 逻辑 BANK 地址信号
DDR_WEN	О	DDR3 SDRAM 写使能信号
DDR_CASN	О	DDR3 SDRAM 列地址选择信号
DDR_RASN	О	DDR3 SDRAM 行地址选择信号
DDR_SCSN[1:0]	О	DDR3 SDRAM 片选信号
DDR_CKE[1:0]	О	DDR3 SDRAM 时钟使能信号
DDR_CKP[1:0]	DANE CAME	
DDR_CKN[1:0]	DIFF OUT	DDR3 SDRAM 差分时钟输出信号
DDR_ODT[1:0]	0	DDR3 SDRAM ODT 信号
DDR_RESETN	0	DDR3 SDRAM 复位控制信号

2.2 PCIE 接口

	<i>N</i> .	
信号名称	类型	描述
PCIE_REFCLKM	DIEE IN	DOTE \$2 PH 6H 6A)
PCIE_REFCLKP	DIFF IN	PCIE 参考时钟输入
PCIE_CLKOUTP[1:0]	DIEE OUT	
PCIE_CLKOUTN[1:0]	DIFF OUT	PCIE 参考时钟输出
PCIE_RESREF	A	外部参考电阻,通过 200ohm(+/-1%)电阻连至地
PCIE_TXP[1:0]	DIEE OUT	PCIE 差分数据输出
PCIE_TXM[1:0]	DIFF OUT	
PCIE_RXP[1:0]	DIEE DI	PCIE 差分数据输入
PCIE_RXM[1:0]	DIFF IN	
PCIE_PRSNT[1:0]	I	PCIE 插卡检测
PCIE_RSTN	О	PCIE 复位



2.3 PCI 接口

信号名称	类型	描述
PCI_AD[31:00]	I/O	PCI 数据地址线
PCI_RESETN	I/O	复位
PCI_CBEN[3:0]	I/O	字节使能
PCI_DEVSELN	I/O	设备选择
PCI_FRAMEN	I/O	帧周期
PCI_IDSEL	I	设备选择信号
PCI_IRDYN	I/O	主设备准备好
PCI_PAR	I/O	校验位
PCI_PERR	I/O	奇偶校验
PCI_REQN[1:0]	I/O	总线占有请求
PCI_GNTN[1:0]	I/O	总线占有允许
PCI_SERR	I/O	系统错误报告
PCI_STOPN	I/O	停止数据传送
PCI_TRDYN	I/O	从设备准备好

2.4 VGA 显示接口

信号名称	类型	描述》
VGA_ROUT	A	VGA 红色通道输出
VGA_GOUT	A	VGA 绿色通道输出
VGA_BOUT	A	VGA 蓝色通道输出
VGA_HSYNC	0	VGA 水平同步
VGA_VSYNC	О	VGA 垂直同步
VGA_EN	0	VGA 使能
VGA_COMP	0	VGA 电压补偿,推荐 10nf 电容和 10uf 电容并联 至 VGA_A3V3
VGA_REXT	A	外部参考电阻,推荐阻值 510 ohm /1%

2.5 DVO 显示接口

信号名称	类型	描述
LCD_CLK	О	DVO 时钟输出
LCD_HSYNC	О	DVO 水平同步
LCD_VSYNC	О	DVO 垂直同步
LCD_DE	О	DVO 数据有效



LCD_D[23:0] O DVO 显示数据

DVO 接口数据信号与 RGB 对应关系如下:

DVO 接口信号	24 位模式	18 位模式
LCD_D0	В0	
LCD_D1	B1	
LCD_D2	B2	B0
LCD_D3	В3	B1
LCD_D4	B4	B2
LCD_D5	B5	В3
LCD_D6	B6	B4
LCD_D7	В7	B5
LCD_D8	G0	
LCD_D9	G1	
LCD_D10	G2	G0
LCD_D11	G3	G1
LCD_D12	G4	G2
LCD_D13	G5	G3
LCD_D14	G6	G4
LCD_D15	G7	G5
LCD_D16	R0	
LCD_D17	R1	
LCD_D18	R2 (2)	R0
LCD_D19	R3	R1
LCD_D20	R4	R2
LCD_D21	R5	R3
LCD_D22	R6	R4
LCD_D23	R7	R5

2.6 GMAC 接口

信号名称	类型	描述
GMAC[1:0]_TX_CLK_O	O	RGMII 发送时钟输出
GMAC[1:0]_TX_CLK_I	Ι	RGMII 发送时钟输入(125MHz 备选时钟,可不接)
GMAC_TX_CTL	О	RGMII 发送控制
GMAC_TXD[3:0]	О	RGMII 发送数据
GMAC[1:0]_RX_CLK_I	I	RGMII 接收时钟
GMAC_RX_CTL	I	RGMII 接收控制
GMAC_RXD[3:0]	Ι	RGMII 接收数据
GMAC_MDCK	О	SMA 接口时钟,外部需上拉处理



GMAC MDIO	I/O	SMA 接口数据,	外部需上拉处理

2.7 SATA 接口

信号名称	类型	描述
SATA_REFCLKP[1:0] SATA_REFCLKM[1:0]		差分 100MHz 参考时钟输入(内部有备份时钟,通过软件控制双选;差分输入时内部已包含 100ohm 匹配输入电阻)
SATA_RESREF	A	外部参考电阻,通过 200ohm(+/-1%)电阻连至地
SATA[1:0]_TXP SATA[1:0]_TXN	DIFF OUT	SATA 差分数据输出
SATA[1:0]_RXP SATA[1:0]_RXP	DIFF IN	SATA 差分数据输入
SATA_LEDN[1:0]	OD	SATA 工作状态,低表示有数据传输

2.8 USB 接口

信号名称	类型	描述
USB0_XI	1/0	12MHz 参考时钟晶体或晶振(使用晶振单端时钟由
USB0_XO	I/O	XO 管脚输入,XI 管脚可悬空)
USB[3:0]_TXRTUNE	A	参考电阻,通过 200ohm/1% 电阻连接到地
USB[3:0]_DP	I/O	USB D+,内部集成下拉电阻,外部可不做处理
USB[3:0]_DM	I/O	USB D-,内部集成下拉电阻,外部可不做处理
USB0_OVRCUR	I/ O	USB0 过流检测,需注意该信号为高有效;其中 USB0 工作在 OTG 模式下为 OTG_VBUS 电源使能 控制信号输出
USB[3:1]_OVRCUR	I	USB1~3 过流检测,需注意该信号为高有效
USB0_ID	I	USB0 OTG ID 输入
USB0_VBUS	A	USB0 OTG VBUS 输入

2.9 USB3.0 接口

信号名称	类型	描述
U3_REFCLK_P	т	学八 100MII- 会老 時師
U3_REFCLK_M	I	差分 100MHz 参考时钟
U3_TX_P	DIFF OUT	TICDA O ** /\ ** HR to II
U3_TX_M		USB3.0 差分数据输出
U3_RX_P	DIFF IN	USB3.0 差分数据输入



U3_RX_M		
U3_REXT	A	参考电阻,通过 200ohm/1%电阻连接到地
U3_DP	I/O	USB2.0 D+,内部集成下拉电阻,外部可不做处理
U3_DM	I/O	USB2.0 D-,内部集成下拉电阻,外部可不做处理
U3_VBUS	A	USB OTG VBUS 输入

2.10 AC97/HDA 接口

信号名称	类型	描述
A COZ. DITCI IX	1/0	AC97 BITCLK 输入
AC97_BITCLK	I/O	HDA BITCLK 输出
AC97_SDATAI	I	AC97/HDA 数据输入
AC97_SDATAO	0	AC97/HDA 数据输出
AC97_SYNC	0	AC97/HDA 同步
AC97_RESET	0	AC97/HDA 复位

2.11 LPC 接口

信号名称	类型	描述
LPC_FRAMEn	I/O	LPC FRAME 控制信号,外部需上拉处理 主控:输出 ROM:输入
LPC_AD[3:0]	I/O	LPC 总线数据,外部需上拉处理
LPC_SIRQ	I/O	LPC 中断线,外部需上拉处理

2.12 SPI 接口

信号名称	类型	描述
SPI[1:0]_SCK	О	SPI 时钟输出
SPI[1:0]_CSN	О	SPI 片选,外部需上拉处理
SPI[1:0]_MOSI	О	SPI 数据输出
SPI[1:0]_MISO	I	SPI 数据输入

2.13 I2C 接口

信号名称	类型	描述
I2C_SCL	О	I2C 时钟,外部需上拉处理



12	C SDA	I/O	I2C 数据.	外部需上拉处理	
1.2	C DDA	1/ 0	12C 9X J/H,		

2.14 UART 接口

信号名称	类型	描述	
UART[3:0]_TXD	0	串口数据输出	
UART[3:0]_RXD	I	串口数据输入	
UART[1:0]_RTS	0	串口数据传输请求	
UART_DTR	О	串口初始化完成	
UART_RI	I	外部 MODEM 探测到振铃信号	
UART[1:0]_CTS	I	设备接收数据就绪	
UART_DSR	I	设备初始化完成	
UART_DCD	I	外部 MODEM 探测到载波信号	

2K0500 通过引脚复用配置可以实现两个独立的全功能串口,该串口通过设置可以工作在 2x4 和 4x2 模式,各种模式的管脚对应关系如下。其它引脚复用的 UART 接口的内部复用关系也如下表所示。

1x8	2x4	4x2
TXD0(O)	TXD0(O)	TXD0(O)
RTS0(O)	RTS0(O)	TXD6(O)
DTR0(O)	TXD4(O)	TXD4(O)
RXD0(I)	RXD0(I)	RXD0(I)
CTS0(I)	CTS0(I)	RXD6(I)
DSR0(I)	RXD4(I)	RXD4(I)
DCD0(I)	CTS4(I)	RXD5(I)
RIO(I)	RTS4(O)	TXD5(O)
TXD1(O)	TXD1(O)	TXD1(O)
RTS1(O)	RTS1(O)	TXD9(O)
DTR1(O)	TXD7(O)	TXD7(O)
RXD1(I)	RXD1(I)	RXD1(I)
CTS1(I)	CTS1(I)	RXD9(I)
DSR1(I)	RXD7(I)	RXD7(I)
DCD1(I)	CTS7(I)	RXD8(I)
RI1(I)	RTS7(O)	TXD8(O)

2.15 PRINT 接口

信号名称	类型	描述
PR_INT	I	打印机行中断信号
PR0_CLK	О	打印机 0/1 号时钟输出
PR0_START	О	打印机 0/1 号开始信号
PR0_READY	I	打印机 0/1 号反馈信号



PR0_HSYNC	I	打印机 0/1 号机芯行同步信号
PR0_ENABLE	О	打印机 0 号机芯使能信号
PR0_SHOLD	О	打印机 0 号机芯维持信号
PR0_DATA	О	打印机 0 号机芯数据信号
PR1_ENABLE	О	打印机 1 号机芯使能信号
PR1_SHOLD	О	打印机 1 号机芯维持信号
PR1_DATA	О	打印机 1 号机芯数据信号
PR2_CLK	О	打印机 2/3 号时钟输出
PR2_START	О	打印机 2/3 号开始信号
PR2_READY	I	打印机 2/3 号反馈信号
PR2_HSYNC	I	打印机 2/3 号机芯行同步信号
PR2_ENABLE	О	打印机 2 号机芯使能信号
PR2_SHOLD	О	打印机 2 号机芯维持信号
PR2_DATA	О	打印机 2 号机芯数据信号
PR3_ENABLE	О	打印机 3 号机芯使能信号
PR3_SHOLD	О	打印机 3 号机芯维持信号
PR3_DATA	О	打印机 3 号机芯数据信号
PR4_CLK	О	打印机 4/5 号时钟输出
PR4_START	О	打印机 4/5 号开始信号
PR4_READY	I	打印机 4/5 号反馈信号
PR4_HSYNC	I	打印机 4/5 号机芯行同步信号
PR4_ENABLE	0	打印机 4 号机芯使能信号
PR4_SHOLD	0	打印机 4 号机芯维持信号
PR4_DATA	О	打印机 4 号机芯数据信号
PR5_ENABLE	O	打印机 5 号机芯使能信号
PR5_SHOLD	0	打印机 5 号机芯维持信号
PR5_DATA	О	打印机 5 号机芯数据信号
PR6_CLK	0	打印机 6/7 号时钟输出
PR6_START	О	打印机 6/7 号开始信号
PR6_READY	I	打印机 6/7 号反馈信号
PR6_HSYNC	I	打印机 6/7 号机芯行同步信号
PR6_ENABLE	О	打印机 6 号机芯使能信号
PR6_SHOLD	О	打印机 6 号机芯维持信号
PR6_DATA	О	打印机 6 号机芯数据信号
PR7_ENABLE	О	打印机 7 号机芯使能信号
PR7_SHOLD	О	打印机 7 号机芯维持信号
PR7_DATA	О	打印机 7 号机芯数据信号



2.16 NAND 接口

信号名称	类型	描述
NAND_CLE	О	NAND 命令锁存
NAND_ALE	О	NAND 地址锁存
NAND_RD	0	NAND 读信号
NAND_WR	0	NAND 写信号
NAND_CE	0	NAND 片选 0,外部需上拉处理
NAND_RDY	I	NAND 准备好 0,外部需上拉处理
NAND_D[7:6]	I/O	NAND 数据线

2.17 SDIO 接口

信号名称	类型	描述
SDIO_CLK	0	SDIO 时钟输出
SDIO_CMD	I/O	SDIO 命令输入输出,外部需上拉处理
SDIO_DATA[3:0]	I/O	SDIO 数据信号,外部需上拉处理

2.18 LIO 接口

信号名称	类型	描述
LIO_A[22:0]	0	LIO 接口地址总线
LIO_data[15:0]	I/O	LIO 接口数据总线
LIO_CSN[1:0]	0	LIO 接口片选,外部需上拉处理
LIO_WRN	О	LIO 接口写信号
LIO_RDN	0	LIO 接口读信号

2.19 CAN 接口

信号名称	类型	描述
CAN0_RX	I	CAN 通道 0 数据接收
CAN0_TX	0	CAN 通道 0 数据发送
CAN1_RX	I	CAN 通道 1 数据接收
CAN1_TX	0	CAN 通道 1 数据发送



2.20 PS2 接口

信号名称	类型	描述
KB_CLK	I/O	键盘时钟,外部需上拉处理
KB_DAT	I/O	键盘数据,外部需上拉处理
MS_CLK	I/O	鼠标时钟,外部需上拉处理
MS_DAT	I/O	鼠标数据,外部需上拉处理

2.21 PWM 接口

信号名称	类型	描述
PWM[3:0]	I/O	PWM 信号输入输出

2.22 电源管理接口

信号名称	类型	描述		
ACPI_SYSRSTn	I	系统复位		
RTC RSMRSTn	I	RTC 域复位,要求在 RSM 域电源稳定 100us 后拉		
KTC_KSWKSTII	1	高,在 RSM 域电源降至 95%及以下时立即拉低		
RTC RTCRSTn		RTC 域复位,建议在 RTC 电源稳定 10us 后再解除		
KTC_KTCK5TII		复位		
ACPI_RINGn	I	振铃唤醒		
ACPI_WAKEn	I	PCIE 唤醒		
ACPI_PMEn	I	PCI 唤醒		
ACPI_LID	I	屏盖状态		
ACPI_PWRTYPE	I	供电来源		
ACPI_BATLOWn	I	电源电量低		
ACPI_SUSSTATn	0	低功耗状态		
ACPI_S3n	0	S3 状态		
ACPI_S4n	0	S4 状态		
ACPI_S5n	0	85 状态		
ACPI_PLTRSTn	0	平台复位		
ACPI_SLPLANn	0	网络电源控制		
ACPI_PWRBTNn	I	电源开关		
ACPI_PWROK	I	电源有效		
ACPI_EN	I	ACPI 使能		
ACDL VCDCATE	0	DDR 接口 ACPI_VSBGATE 信号(使用该信号模式		
ACPI_VSBGATE	О	需在 ACPI 寄存器中配置使能)		



2.23 PLL 电源接口

信号名称	类型	描述	电压
PLL_AVDD	P	PLL 电源	1V1/IO
PLL_DDR_AVDD	P	DDR PLL 电源	1V1/IO
PLL_NODE_AVDD	P	NODE PLL 电源	1V1/IO
PLL_AVSS	G	PLL 地	0V/IO
PLL_DDR_AVSS	G	DDR PLL 地	0V/IO
PLL_NODE_AVSS	G	NODE PLL 地	0V/IO

2.24 电源地

信号名称	类型	描述	电压
VDD_NODE	P	NODE 域 1.1V 独立供电电源	1.1V
VDD_CORE	P	CORE 域 1.1V 供电电源	1.1V
VDD_RSM	P	RSM 电压域 1.1V 供电电源	1.1V
PSU_1V1	P	PCIE/SATA/USB PHY 接口电压域 1.1V 供电电源	1.1V
DDR_VDDE	P	DDR3 电压域 1.5V 供电电源	1.5V
DDR_VREF	P	DDR3 参考电源	0.75V
IO_3V3	P	IO PAD 电压域 3.3V 供电电源	3.3V
PSU_3V3	P	PCIE/SATA/USB PHY 电压域 3.3V 供电电源	3.3V
RSM_3V3	P	RSM 电压域 3.3V 供电电源	3.3V
RTC_3V3	P	RTC 电压域 3.3V 供电电源	3.0V
VGA_A3V3	P	VGA 接口 3.3V 供电电源	3.3V
THSENS_AVDD	P	THSENS 3.3V 供电电源	3.3V
VSS	G	接地	0V

2.25 测试接口

信号名称	类型	描述
RTC_DOTESTn	I	测试模式控制(RTC 电压域) 0: 测试模式
		1: 功能模式

2.26 JTAG 接口

信号名称 类型	描述
-------------	----



JTAG_SEL	I	JTAG 选择(0: 扫描 JTAG, 1:处理器核 JTAG)	
JTAG_TCK	I	JTAG 时钟	
JTAG_TDI	I	JTAG 数据输入	
JTAG_TMS	I	JTAG 模式	
JTAG_TRST	I	JTAG 复位,外部下拉处理	
JTAG_TDO	О	JTAG 数据输出	

2.27 系统相关信号

信号名称	类型	描述
SYS_CLK	I	100MHz 系统参考时钟晶振
SYS_TESTCLK	I	测试时钟
RTC_XI	1/0	RTC 参考时钟晶体(32.768KHz); 可支持有源晶
RTC_XO	I/O	振,晶振时钟由 RTC_XI 引脚输入
PCI_CLK	I	PCI/LPC 时钟,频率 33MHz
	I/O	芯片中断输出,低电平有效: 桥片模式下连接到
		主芯片的中断输入引脚, SoC 模式下配置为
SYS_INTn[1:0]		GPIO 则可作为外部中断输入。
		SYS_INTn0: INT1/2
		SYS_INTn1: INT3/4/5

2.28 上电配置信号

信号名称	类型	描述
		PLL 时钟配置输入
	I	00=低频模式
LCD_D[20:19]		01=高频模式
		10=软件模式
		11=bypass 模式
		启动选择输入
{NAND RD,	I	x00=SPI
NAND_RD, NAND CLE,		x01=LPC
PWM3}		x10=NAND
1 W W13 }		011=LIO
		111=SDIO
LCD_D[9]	I	PCIE 参考时钟选择输入
		0=内部 100MHz 时钟
		1=外部 100MHz 时钟
LCD_D[5]	I	PCIE 端口 0 EP/RC 选择输入



	I	h ng
		0=RC
		1=EP
		PCIE 端口 1 EP/RC 选择输入
LCD_D[16]	I	0=RC
		1=EP
		NAND ECC 功能使能输入,
LCD_D[0]	I	1=enable
		0=disable
		启动 NAND 类型选择
{LCD_D[13],		00=512Mb(page 512B)
LCD_D[10]}	I	01=1Gb(page 2KB)
		10=16Gb(page 4KB)
		11=128Gb(page 8KB)
		PCI 外部仲裁选择
NAND_ALE	I	0: 使用内部仲裁器
		1: 使用外部仲裁器
		PCI 主模式选择
		0: PCI 桥模式
		1: PCI 主模式
NAND_WR	I	两种模式的主要区别在于主模式下
		PCI_RESETn 为输出,桥模式的为输入。当选
	A	择 PCIX 时,桥模式的控制器还会在复位后采
		样总线频率信息。
		PCIX 模式选择
NAND_CE	I	0: PCI 模式
		I: PCIX 模式
	1	PCIX 速度选择(PCI 模式时应为 0)
)	00: PCI
NAND_D[7:6]	I	01: PCIX66
		其它: 不可用

2.29 外设功能引脚复用

模块层次的功能复用关系如下表所示:

芯片主功能	第一复用	第二复用	第三复用	第四复用	默认功能
sys_int[0]	-	-	gmac0_ptp_trig	-	GPIO0
sys_int[1]	-	-	gmac0_ptp_pps	-	GPIO1
vga_hsync	-	-	gmac1_ptp_trig	-	GPIO2
vga_vsync	-	pr_int	gmac1_ptp_pps	-	GPIO3
lcd_clk	can2_rx	pr0_clk	-	-	GPIO4
lcd_vsync	can2_tx	pr0_start	-	-	GPIO5



lcd_hsync	can3 rx	pr0 ready	-	_	GPIO6
lcd en	can3_tx	pr0_ready pr0_enable	_	-	GPIO7
lcd_en	uart0 tx	pr0_enable pr0_shold	_	-	GPIO8
lcd_dat_b[0]	uart0_tx uart0_rx	pr0_shold pr0_data	-	-	GPIO9
lcd_dat_b[1]	_	pr0_data pr0_hsync	-	-	GPIO10
lcd_dat_b[3]	uart0_rts uart0_cts	pro_nsync pr1 enable	-		GPIO10
lcd_dat_b[3]	uart0_cts uart0 dsr	pr1_enable pr1_shold	-	-	GPIO11
led_dat_b[4]	_	pr1_snotd pr1_data			GPIO12 GPIO13
	uart0_dtr	pr1_data pr2_clk	-	-	GPIO13 GPIO14
lcd_dat_b[6]	uart0_dcd		-	-	GPIO14 GPIO15
lcd_dat_b[7]	uart0_ri	pr2_start	-	-	
lcd_dat_g[0]	uart1_rx	pr2_ready	-	-	GPIO16
lcd_dat_g[1]	uart1_tx	pr2_enable	-	-	GPIO17
lcd_dat_g[2]	uart1_rts	pr2_shold	-	-	GPIO18
lcd_dat_g[3]	uart1_cts	pr2_data	-	-	GPIO19
lcd_dat_g[4]	uart1_dsr	pr2_hsync	-	-	GPIO20
lcd_dat_g[5]	uart1_dtr	pr3_enable	-	-	GPIO21
lcd_dat_g[6]	uart1_dcd	pr3_shold	-		GPIO22
lcd_dat_g[7]	uart1_ri	pr3_data	-	-	GPIO23
lcd_dat_r[0]	-	pr4_clk	spi4_clk	-	GPIO24
lcd_dat_r[1]	-	pr4_start	spi4_miso	-	GPIO25
lcd_dat_r[2]	-	pr4_ready	spi4_mosi	uart0_rx	GPIO26
lcd_dat_r[3]	-	pr4_enable	spi4_cs	uart0_tx	GPIO27
lcd_dat_r[4]	-	pr4_shold	spi5_clk	uart0_rts	GPIO28
lcd_dat_r[5]	-	pr4_data	spi5_miso	uart0_cts	GPIO29
lcd_dat_r[6]	-	pr4_hsync	spi5_mosi	uart0_dsr	GPIO30
lcd_dat_r[7]	-	pr5_enable	spi5_cs	uart0_dtr	GPIO31
kb_clk	-	pr5_shold	spi3_clk	uart0_dcd	GPIO32
kb_dat	-	pr5_data	spi3_miso	uart0_ri	GPIO33
ms_clk	nand_rdy[2]	pr6_clk	spi3_mosi	pr_int	GPIO34
ms_dat	nand_ce[2]	pr6_start	spi3_cs	pr0_clk	GPIO35
ac97_datai	-	pr6_ready	pix0_scl	pr0_start	GPIO36
ac97_datao	-	pr6_enable	pix0_sda	pr0_ready	GPIO37
ac97_sync	-	pr6_shold	pix1_scl	pr0_enable	GPIO38
ac97_reset	-	pr6_data	pix1_sda	pr0_shold	GPIO39
spi0_clk	kb_clk	pr6_hsync	-	pr0_data	GPIO40
spi0_miso	kb_dat	pr7_enable	-	pr0_hsync	GPIO41
spi0_mosi	ms_clk	pr7_shold	-	pr1_enable	GPIO42
spi0_cs[0]	ms_dat	pr7_data	-	pr1_shold	GPIO43
spi1_clk	gmac1_tx[2]	gmac1_rx_ctl	nand_d[0]	pr1_data	GPIO44
spi1_miso	gmac1_tx[3]	gmac1_rx[0]	nand_d[1]	pr2_clk	GPIO45
spi1_mosi	gmac1_mdck	gmac1_rx[1]	nand_d[2]	pr2_start	GPIO46
spi1_cs[0]	gmac1_mdio	gmac1_rx[2]	nand_d[3]	pr2_ready	GPIO47
uart0_rx	gmac1_rx_ctl	-	scl0	pr2_enable	GPIO48
uart0_tx	gmac1_rx[0]	-	sda0	pr2_shold	GPIO49
uart0_rts	gmac1_rx[1]	pwm[0]	scl1	pr2_data	GPIO50
uart0_cts	gmac1_rx[2]	pwm[1]	sda1	pr2_hsync	GPIO51
uart0_dsr	gmac1_rx[3]	pwm[2]	scl2	pr3_enable	GPIO52
uart0 dtr	gmac1 tx ctl	pwm[3]	sda2	pr3 shold	GPIO53



nart0 dad	amaal tu[0]	n[4]	no12	mr? data	GPIO54
uart0_dcd	gmac1_tx[0]	pwm[4]	scl3	pr3_data	
uart0_ri	gmac1_tx[1]	pwm[5]	sda3	pr4_clk	GPIO55
uart1_rx	gmac1_tx[2]	pwm[6]	spi0_clk	pr4_start	GPIO56
uart1_tx	gmac1_tx[3]	pwm[7]	spi0_miso	pr4_ready	GPIO57
uart1_rts	gmac1_mdck	pwm[8]	spi0_mosi	pr4_enable	GPIO58
uart1_cts	gmac1_mdio	pwm[9]	spi0_cs[0]	pr4_shold	GPIO59
uart2_tx	pix0_scl	pwm[10]	spi1_clk	pr4_data	GPIO60
uart2_rx	pix0_sda	pwm[11]	spi1_miso	pr4_hsync	GPIO61
uart3_tx	pix1_scl	pwm[12]	spi1_mosi	pr5_enable	GPIO62
uart3_rx	pix1_sda	pwm[13]	spi1_cs[0]	pr5_shold	GPIO63
scl0	nand_rdy[1]	pwm[14]	spi0_cs[3]	pr5_data	GPIO64
sda0	nand_ce[1]	pwm[15]	spi0_cs[2]	pr6_clk	GPIO65
can0_rx	nand_rdy[2]	sda2	spi0_cs[1]	pr6_start	GPIO66
can0_tx	nand_ce[2]	scl2	spi1_cs[3]	pr6_ready	GPIO67
can1_rx	nand_rdy[3]	sda3	spi1_cs[2]	pr6_enable	GPIO68
can1_tx	nand_ce[3]	scl3	spi1_cs[1]	pr6_shold	GPIO69
lpc_ad[0]	nand_d[0]	sda1	gmac1_rx_ctl	pr6_data	GPIO70
lpc_ad[1]	nand_d[1]	scl1	gmac1_rx[0]	pr6_hsync	GPIO71
lpc_ad[2]	nand_d[2]	sda2	gmac1_rx[1]	pr7_enable	GPIO72
lpc_ad[3]	nand_d[3]	scl2	gmac1_rx[2]	pr7_shold	GPIO73
lpc_frame	nand_d[4]	sda3	gmac1_rx[3]	pr7_data	GPIO74
lpc_serirq	nand_d[5]	scl3	-	-	GPIO75
nand_cle	-	-	- / /	pwm[0]	GPIO76
nand ale	-	-	-	pwm[1]	GPIO77
nand_rd	-	-	- 1	pwm[2]	GPIO78
nand wr	-	-	- /37/	pwm[3]	GPIO79
nand_ce[0]	-		- 44	pwm[4]	GPIO80
nand_rdy[0]	gmac1_tx_ctl	-		pwm[5]	GPIO81
nand_d[6]	gmac1_tx[0]	- \	+ ×	pwm[6]	GPIO82
nand_d[7]	gmac1_tx[1]	- /2/(X)	- 4013	pwm[7]	GPIO83
pwm[0]	can0 rx	gmac0_col	nand_rdy[1]	pwm[8]	GPIO84
pwm[1]	can0_tx	gmac0_crs	nand_ce[1]	pwm[9]	GPIO85
pwm[2]	gmac1_rx[3]	gmac1_col	nand d[4]	pwm[10]	GPIO86
pwm[3]	-	gmac1_crs	nand_d[5]	pwm[11]	GPIO87
gmac0_rx_ctl	pwm[4]	-	uart1 dsr	pwm[12]	GPIO88
gmac0_rx[0]	pwm[5]	-	uart1 dtr	pwm[13]	GPIO89
gmac0_rx[1]	pwm[6]	_	uart1 dcd	pwm[14]	GPIO90
gmac0_rx[2]	pwm[7]	-	uart1_ri	pwm[15]	GPIO91
gmac0_rx[3]	pwm[8]	_	uart2_tx	nand_cle	GPIO92
gmac0_tx_ctl	pwm[8]	-	uart2_tx uart2_rx	nand_cle	GPIO93
gmac0_tx_cti gmac0_tx[0]	pwm[10]	-	uart2_1x uart3_tx	nand_rd	GPIO93
gmac0_tx[0] gmac0_tx[1]	pwm[10]	_	uart3_tx uart3_rx	nand_wr	GPIO95
gmac0_tx[1] gmac0_tx[2]	pwm[11]	pix0_scl	can2_rx	nand_wi	GPIO95 GPIO96
gmac0_tx[2] gmac0_tx[3]	pwm[12]	pix0_sci pix0_sda	can2_tx	nand_rdy[0]	GPIO96 GPIO97
	_		_		
gmac0_mdck	pwm[14]	pix1_scl	can3_rx	nand_d[0]	GPIO98
gmac0_mdio	pwm[15]	pix1_sda	can3_tx	nand_d[1]	GPIO99
pci_ad[0]	pr_int	lioa[0]	pwm[0]	nand_d[2]	GPIO100
pci_ad[1]	pr0_clk	lioa[1]	pwm[1]	nand_d[3]	GPIO101



pci_ad[2]	pr0_start	lioa[2]	pwm[2]	nand_d[4]	GPIO102
pci_ad[3]	pr0_ready	lioa[3]	pwm[3]	nand_d[5]	GPIO103
pci_ad[4]	pr0_enable	lioa[4]	pwm[4]	nand_d[6]	GPIO104
pci_ad[5]	pr0_shold	lioa[5]	pwm[5]	nand_d[7]	GPIO105
pci_ad[6]	pr0_data	lioa[6]	pwm[6]	pix0_scl	GPIO106
pci_ad[7]	pr0_hsync	lioa[7]	pwm[7]	pix0_sda	GPIO107
pci_ad[8]	pr1_enable	lioa[8]	pwm[8]	pix1_scl	GPIO108
pci_ad[9]	pr1_shold	lioa[9]	pwm[9]	pix1_sda	GPIO109
pci_ad[10]	pr1_data	lioa[10]	pwm[10]	-	GPIO110
pci_ad[11]	pr2_clk	lioa[11]	pwm[11]	-	GPIO111
pci_ad[12]	pr2_start	lioa[12]	pwm[12]	-	GPIO112
pci_ad[13]	pr2_ready	lioa[13]	pwm[13]	spi2_clk	GPIO113
pci_ad[14]	pr2_enable	lioa[14]	pwm[14]	spi2_miso	GPIO114
pci_ad[15]	pr2_shold	lioa[15]	pwm[15]	spi2_mosi	GPIO115
pci_ad[16]	pr2_data	lio_data[0]	uart1_rx	spi2_cs	GPIO116
pci_ad[17]	pr2_hsync	lio_data[1]	uart1_tx	spi3_clk	GPIO117
pci_ad[18]	pr3_enable	lio_data[2]	uart1_rts	spi3_miso	GPIO118
pci_ad[19]	pr3_shold	lio_data[3]	uart1_cts	spi3_mosi	GPIO119
pci_ad[20]	pr3_data	lio_data[4]	uart1_dsr	spi3_cs	GPIO120
pci_ad[21]	pr4_clk	lio_data[5]	uart1_dtr	spi4_clk	GPIO121
pci_ad[22]	pr4_start	lio_data[6]	uart1_dcd	spi4_miso	GPIO122
pci_ad[23]	pr4_ready	lio_data[7]	uart1_ri	spi4_mosi	GPIO123
pci_ad[24]	pr4_enable	lio_data[8]	gmac0_col	spi4_cs	GPIO124
pci_ad[25]	pr4_shold	lio_data[9]	gmac0_crs	spi5_clk	GPIO125
pci_ad[26]	pr4_data	lio_data[10]	gmac1_col	spi5_miso	GPIO126
pci_ad[27]	pr4_hsync	lio_data[11]	gmac1_ers	spi5_mosi	GPIO127
pci_ad[28]	pr5_enable	lio_data[12]	- 44	spi5_cs	GPIO128
pci_ad[29]	pr5_shold	lio_data[13]	- ×	can0_rx	GPIO129
pci_ad[30]	pr5_data	lio_data[14]		can0_tx	GPIO130
pci_ad[31]	pr6_clk	lio_data[15]	- ¹ 0½,	can1_rx	GPIO131
pci_cbe[0]	pr6_start	lioa[16]	-03	can1_tx	GPIO132
pci_cbe[1]	pr6_ready	lioa[17]	201	can2_rx	GPIO133
pci_cbe[2]	pr6_enable	lioa[18]	Q°	can2_tx	GPIO134
pci_cbe[3]	pr6_shold	lioa[19]	-	can3_rx	GPIO135
pci_frame	pr6_data	lioa[20]	-	can3_tx	GPIO136
pci_irdy	pr6_hsync	lioa[21]	-	-	GPIO137
pci_devsel	pr7_enable	lioa[22]	gmac1_mdck	-	GPIO138
pci_trdy	pr7_shold	liocsn[0]	gmac1_mdio	-	GPIO139
pci_stop	pr7_data	liocsn[1]	spi2_clk	-	GPIO140
pci_idsel	pix0_scl	liowrn	spi2_miso	-	GPIO141
pci_par	pix0_sda	liordn	spi2_mosi	-	GPIO142
pci_perr	pix1_scl	-	spi2_cs	sdio1_clk	GPIO143
pci_serr	pix1_sda	-	spi3_clk	sdio1_cmd	GPIO144
pci_req[0]	-	gmac0_ptp_trig	spi3_miso	sdio1_d[0]	GPIO145
pci_req[1]	-	gmac0_ptp_pps	spi3_mosi	sdio1_d[1]	GPIO146
pci_gnt[0]	-	gmac1_ptp_trig	spi3_cs	sdio1_d[2]	GPIO147
pci_gnt[1]	-	gmac1_ptp_pps	-	sdio1_d[3]	GPIO148
sdio_clk	lpc_ad[0]	-	-	-	GPIO149
l					



sdio_cmd	lpc_ad[1]	-	-	-	GPIO150
sdio_d[0]	lpc_ad[2]	gmac0_ptp_trig	-	-	GPIO151
sdio_d[1]	lpc_ad[3]	gmac0_ptp_pps	-	-	GPIO152
sdio_d[2]	lpc_frame	gmac1_ptp_trig	-	-	GPIO153
sdio_d[3]	lpc_serirq	gmac1_ptp_pps	-	-	GPIO154





3 功能描述

3.1 DDR3 控制器

龙 2K0500 处理器内部集成的内存控制器的设计遵守 DDR3 SDRAM 的行业标准(JESD79-3)。所实现的所有内存读/写操作都遵守 JESD79-3 的规定。

3.1.1 DDR3 接口工作频率范围

支持 133-533MHZ 工作频率。

3.1.2 DDR3 控制器特性

龙芯 2K0500 内存控制器支持最大 2 个 CS(由 2 个片选信号实现,即两个内存条),一共含有 19 位的地址总线(即: 16 位的行列地址总线和 3 位的逻辑 Bank总线)。

在具体选择使用不同内存芯片类型时,可以调整 DDR3 控制器参数设置进行支持。其中,支持的最大片选(CS_n)数为 2,行地址(RAS_n)数为 16,列地址(CAS_n)数为 16,逻辑体选择(BANK_n)数为 3。

CPU 发送的内存请求物理地址可以根据控制器内部不同的配置进行多种不同的地址映射。

内存控制器接收从处理器或外部设备发送的内存读写请求。无论是读还是写操作,内存控制器都处在 slave 状态。

内存控制器中实现了动态页管理功能。对于内存的一次存取,不需软件设计者的干预,控制器会在硬件电路上选择 Open Page/Close Page 策略。

龙芯 2K0500 处理器中内存控制器具有如下特征:

- 接口上命令、读写数据全流水操作
- 内存命令合并、排序提高整体带宽
- 配置寄存器读写端口,可以修改内存设备的基本参数
- 内建动态延迟补偿电路(DCC),用于数据的可靠发送和接收
- 支持 133-533MHZ 工作频率



3.1.3 **DDR3** 读协议

DDR3 SDRAM 读协议如图 3.1 所示,命令(CMD)包括 RAS_n,CAS_n 和WE_n。当一个读请求发生时,RAS_n=1,CAS_n=0,WE_n=1。




图 3.1 DDR3 SDRAM 读协议

注: Cas Latency = 5, Read Latency = 5, Burst Length = 8

3.1.4 **DDR3** 写协议

DDR3 SDRAM 写操作的协议如图 3.2 所示。在图中命令 CMD 是由 RAS_n, CAS_n 和 WE_n, 共三个信号组成的。对于写操作,RAS_n=1, CAS_n=0, WE_n =0。另外,与读操作不同,写操作需要 DQM 来标识写操作的掩码,即需要写入的字节数。DQM 与图中 DQs 信号同步。




图 3.2 DDR3 SDRAM 写协议

注: Cas Latency = 5, Write Latency = 5, Burst Length = 8.

3.2 图形处理器

图形处理器频率范围 100-300MHz。

3.3 显示控制器

显示控制器从内存中取帧缓冲和光标信息输出到外部显示接口上。 龙芯 2K0500 的显示控制器支持的特性包括:



- 双路 DVO 接口显示
- 每路显示最大支持至 1920x1080@60Hz
- Monochrome、ARGB8888 两种模式硬件光标
- RGB444/RGB555/RGB565/RGB888 四种色深
- 输出抖动和伽马校正
- 可切换的双路线性帧缓冲
- 中断和软复位

3.4 DVO 显示接口

DVO 接口工作频率范围为 50M - 200MHz。

3.5 PCIE

两个 PCIE 控制器,均为独立的 X1 端口。 两个端口既可以作为 RC 使用,又可以作为 EP。

3.6 PCI

PCI 特性包括:

- 兼容 PCI2.2, 32 位总线宽度
- 既可做 Host (SoC), 又可做 Device (南桥
- Host 最多支持 2 个 PCI 设备
- Device 时有三个 PCI 地址窗口: IO、Memory、Prefetchable Memory

3.7 SATA

SATA 的特性包括:

- 支持 SATA 1 代 1.5Gbps和SATA2代3Gbps 的传输
- 兼容串行 ATA2.6 和 AHCI1.1 规范

3.8 USB

2K0500的 USB 主机端口特性如下:



- 兼容 USB Rev 1.1 、USB Rev 2.0 协议、USB Rev 3.0 协议
- 兼容 OHCI Rev 1.0 、EHCI Rev 1.0 协议
- 支持 LS(Low Speed)、FS(Full Speed)和 HS(High Speed)的 USB 设备
- 支持四个端口,每个端口都可挂 LS、FS 或 HS 设备
- USB 主机控制器模块包括一个支持高速设备的 EHCI 控制器,一个支持全速与低速设备的 OHCI 控制器。其中 EHCI 控制器处于主控地位,只有当挂上的设备是全速或低速设备时,才将控制权转交给 OHCI 控制器;当全速或低速设备拔掉时,控制权返回 EHCI 控制器。

3.9 OTG

2K0500 的 OTG 支持特性如下:

- 支持 HNP 与 SRP 协议:
- 内嵌 DMA, 无需占用处理器带宽即可在 OTG 与外部存储之间移动数据;
- 在 device 模式下,为高速设备(480Mbps);
- 在 host 模式下,仅能支持高速设备(480Mbps);
- 在 device 模式下,支持 6 个双向的 endpoint,其中仅有默认的 endpoint0 支持控制传输:
- 在 device 模式下,最多同时支持 4 个 IN 方向的传输;
- 在 host 模式下,支持 12 个 channel, 且软件可配置每个 channel 的方向;
- 在 host 模式下,支持 periodic OUT 传输;

3.10 GMAC

龙芯 2K0500 集成了两个 GMAC 控制器,即 GMAC0 和 GMAC1, 二者在逻辑结构上完全相同。

3.11 AC97

2K0500 支持 AC97 音频控制器,在一个片上系统中,与 AC97 控制器相连的有 3 部分:一是外设总线,接收来自微处理器的控制信息以及配置信息;二是 AC97 Codec,多媒体数字信号编解码器,该解码器对 PCM 信号进行调制,输出人





耳接受的模拟声音或者把真实的声音转换为 PCM 信号,转换通过 D/A 转换器实现; 三是 DMA 引擎,通过 DMA 的方式写或读 AC97 控制器内部的 FIFO,实现 PCM 音频数据的不间断操作。DMA 是通过微处理器配置的,从处理器设定的内存区域搬运数据给 FIFO 或者把 FIFO 的数据搬运到设定的内存区域。

3.12 HDA

2K0500 支持 HDA 音频控制器,并且 HDA 音频接口复用 AC97 控制器同一套 芯片输出管脚,所以板级可选用一套控制器来做设计应用。

HDA 控制器兼容 High Definition Audio Specification Revision 1.0a, 主要的功能包括各种输入、输出流组合,对 48KHZ,和 44.1KHZ 的采样频率的支持,初始化序列,命令控制通道等。

HDA 控制器的整体设计框架包括了 5 个大的模块,分别为 SDI, SDO, axi_master, axi_slave,和 reg config。其中 axi_master 和 axi_salve 分别控制了 HDA中 DMA的读写通道和对 HDA 进行配置时的 AXI 总线控制情况。Reg config 主要的作用就是对 HDA中的寄存器进行配置,控制 SDI SDO 的参数和运行情况。SDI和 SDO 主要是对输入输入流的控制,包括 4 个输入流和 4 个输出流。

3.13 **SPI**

串行外围设备接口 SPI 总线技术是 Motorola 公司推出的多种微处理器、微控制器以及外围设备之间的一种全双工、同步、串行数据接口标准。

本系统集成的 SPI 控制器仅可作为主控端,所连接的是从设备。对于软件而言,SPI 控制器除了有若干 IO 寄存器外还有一段映射到 SPI Flash 的只读 memory 空间。如果将这段 memory 空间分配在 0x1fc00000,复位后不需要软件干预就可以直接访问,从而支持处理器从 SPI Flash 启动。

以下列举了 SPI 管脚信号与外设通信的时序图:






图 3.3 SPI 主控制器接口时序




图 3.4 SPI Flash 标准读时序




图 3.5 SPI Flash 快速读时序






图 3.6 SPI Flash 双向 I/O 读时序

3.14 LPC

兼容 LPC Rev1.1 标准,支持主、从模式,支持系统启动

3.15 PRINT

2K0500 集成一个打印机接口,包括 LSU 机芯控制和 MOTO 控制,支持 JBIG85 解码,支持 8 路独立机芯控制,支持四色彩打功能

3.16 UART

2K0500 集成了 10 个 UART 控制器,包括 2 个全功能串口(UART0/UART1),2 个 2 线串口(UART2/UART3),其中 2 个全功能串口可复用为 8 个 2 线串口(UART0、UART4、UART5、UART6 复用 UART0 接口;UART1、UART7、UART8、UART9 复用 UART1 接口),各控制器通过 APB 总线与总线桥通信。

UART 控制器提供与 MODEM 或其他外部设备串行通信的功能,例如与另外一台计算机,以 RS232 为标准使用串行线路进行通信。该控制器在设计上能很好地兼容国际工业标准半导体设备 16550A。

3.17 CAN

龙芯 2K0500 集成了四路 CAN 接口控制器。

CAN 总线是由发送数据线 TX 和接收数据线 RX 构成的串行总线,可发送和接收数据。器件与器件之间进行双向传送,最高传送速率 1Mbps。



3.18 PS/2

2K0500 集成 PS/2 控制器,兼容第一套和第二套键盘扫描码, 支持编码键盘和非编码键盘,支持二键式、三键式鼠标。

3.19 I2C

2K0500 芯片集成了六路 I2C 接口,均支持主、从模式,主要用于实现两个器件之间数据的交换。

I2C 总线是由数据线 SDA 和时钟 SCL 构成的串行总线,可发送和接收数据。 器件与器件之间进行双向传送,最高传送速率 400kbps。

3.20 PWM

2K0500 芯片里实现了十六路脉冲宽度调节/计数控制器,以下简称 PWM。

每一路 PWM 工作和控制方式完全相同。每路 PWM 均可配置为脉冲宽度输出或待测脉冲输入信号。系统时钟高达 125MHz, 计数寄存器和参考寄存器均 32 位数据宽度。

3.21 NAND

NAND FLASH 控制器最大支持单片 16GB FLASH 的容量,最大页大小为 8KB,芯片最多支持 4 个片选和 4 个 RDY 信号,控制器支持 SLC 和 MLC 两种类型 FLASH 的操作,NAND FLASH 控制器支持系统启动(非 ECC 模式)。

3.22 HPET

2K0500集成四个高精度定时器, 32位计数器, 支持1个周期性中断,支持2个非周期性中断。

3.23 SDIO

龙芯 2K0500 集成了两个 SDIO 控制器,用于 SD Memory 和 SDIO 卡的读写,



支持 SD Memory 卡启动。

SDIO 是一个串行通信方式,主设备和从设备通过消息传递来实现数据和状态的传输。如下图是一个写多块数据的示意框图,过程如下:

- 主设备通过命令线发送写命令消息给从设备
- 从设备接收完消息之后通过命令线发送应答消息给主设备
- 主设备接收到正确的应答消息后,通过数据线发送一块数据(512K Byte 或者更多)给从设备,并且检测数据线忙状态
- 从设备接收到正确的数据后会进入编程状态,此时将数据线置为忙状态, 不再响应主设备的数据请求
- 主设备检测到从设备编程完成,继续发送下一块数据。
- 主设备发送完最后一块数据时,通过命令线发送停止命令给从设备,收到 正确应答之后完成这次多块写操作。




图 3.7 SD 卡多块写操作示意图

多块读操作的过程和多块写操作的过程类似。




图 3.8 SD 卡多块读操作示意图


3.24 LIO

LocalIO 控制器提供了简单外设访问接口,主要用于连接系统启动 ROM。它对外提供一个片选,具有可配置的数据位宽和访问延迟。其中 wait 参数指 liord 或 liowr 信号为低的周期数减一,读写时序可参考图 3.9 和图 3.10。当数据位宽为 16

35



时,送出的地址由 CPU 物理地址右移一位得到。






图 3.12 LocalIO 写时序

3.25 GPIO

龙芯 2K0500 共有 155 个 GPIO 引脚,全部与其他功能复用,其中 128 路支持外部中断输入(GPIO0~127)。

3.26 RTC

实时时钟(RTC)单元可以在主板上电后进行配置,当主板断电后,该单元仍然运作,仅靠板上的电池供电即可正常运行。RTC单元运行时电流低于10微安。

RTC 包含振荡器,结合外部 32.768KHZ 晶体产生工作时钟。该时钟用于时间信息的维护以及产生各种定时和计数中断。


3.27 电源管理

- 龙芯 2K0500 电源管理模块提供系统功耗管理实现机制。
- 支持 Advanced Configuration and Power Interface, Version 4.0a(ACPI),提供相



应的功耗管理功能。

- 系统休眠与唤醒,支持 ACPI S3 (待机到内存), ACPI S4 (待机到硬盘), ACPI S5 (软关机),并且支持电源失效检测和自动系统恢复。支持多种唤醒方式(GMAC0,电源开关等)
- 多模块动态性能功耗 DPM 控制,支持处理器核 DVFS 控制。
- 系统时钟控制,模块时钟门控,多种方式调节频率。
- 提供温度管理控制功能。支持3级报警机制。








4 初始化时序

4.1 上电顺序

参考上电时序如下图。




- 1. RTC
 - A) RTC_3V3
- 2. RSM
 - A) 1.1V 电源(VDD_RSM)
 - B) 3.3V 电源(RSM3V3)
 - 以上两个电源上电间隔大于 1us。
- 3. CORE
 - A) 3.3V IO 电源(IO_3V3)
 - B) 1.5V 电源(DDR_VDDE)
 - C) 1.1V 核心电源, 1.1V PCIE/SATA/USB 电源(VDD_CORE/VDD_NODE/ PSU_1V1)

以上电源上电间隔大于 1us。



4.2 掉电上电时序

龙芯 2K0500 的掉电及上电时序由内部的电源管理模块控制,其过程如下图所 示:



- t5:3 RTC
- t6:1 RTC
- t7:S3n 到 PWROK 无效
- t8:1 RTC
- t9:1 RTC
- t10: 间隔最小值为 1 RTC,最大值需满足 S4n 有效最小时间。
- t11: 间隔最小值为 1 RTC,最大值需满足 S3n 有效最小时间。
- t12: S3n 无效到系统上电成功(PWROK 为电源模块给出,指示最后一级电源 上电成功)。
 - t13: 典型值为 7.87ms。
 - t14: 1 RTC



5 电气特性

5.1 电源

5.1.1 推荐工作条件

表 5-1 推荐的工作电源电压

电源	描述		最大电流		
电源	加 及	Min.	Тур.	Max.	取人电视
VDD_CORE	数字域电源	1.0V	1.1V	1.2V	3A
VDD_NODE	NODE 域电源	1.0V	1.1V	1.2V	2A
VDD_RSM	RSM 域电源	1.0V	1.1V	1.2V	200mA
RTC_3V3	RTC 域电源	2.2V	2.5V	2.8V	10uA
IO_3V3	SOC 域 IO 电源	3.135V	3.3V	3.465V	300mA
RSM_3V3	RSM 域 IO 电源	3.135V	3.3V	3.465V	50mA
DDR_VDDE	DDR3 IO 电源	1.43V	1.5V	1.57V	1A
DDR_VREF	DDR3 VREF	0.735V	0.75V	0.765V	-
PSU_1V1	PCIE/SATA/USB vp 和 vptx 电源	1.023	1.1V	1.210V	-
PSU_3V3	PCIE/SATA/USB vph 电源	3.135V	3.3V	3.465V	-
VGA_A3V3	VGA 模拟电源	3.135V	3.3V	3.465V	-
THSENS_AVDD	THSENS 温度传感器电源	3.135V	3.3V	3.465V	-
PLL_AVDD	PLL 电源	1.0V	1.1V	1.2V	-
PLL_DDR_AVDD	DDR PLL 电源	1.0V	1.1V	1.2V	-
PLL_NODE_AVDD	NODE PLL 电源	1.0V	1.1V	1.2V	-

5.1.2 绝对最大额定值

表 5-2 绝对最大额定值

参数	描述	最小	最大	单位
VDD_CORE	SOC 域电源	-0.3	1.4	V
VDD_NODE	NODE 域电源	-0.3	1.4	V
VDD_RSM	RSM 域电源	-0.3	1.4	V
RTC_3V3	RTC 域电源	-0.3	2.8	V
IO_3V3	SOC 域 IO 电源	-0.3	4.5	V
RSM_3V3	RSM 域 IO 电源	-0.3	4.5	V
DDR_VDDE	DDR3 IO 电源	-0.3	2.5	V



DDR_VREF	DDR3 参考电压	-0.3	2.5	V
PSU_1V1	PCIE/SATA/USB vp 和 vptx 电源	0	1.2	V
PSU_3V3	PCIE/SATA/USB vph 电源	0	3.7	V
PLL_AVDD	PLL 电源	-0.3	1.4	V
ESD	静电防护	-	2000	V
Tstg	存储温度	-50	125	$^{\circ}\!\mathbb{C}$
Tw	工作温度	-40	85	$^{\circ}\!\mathbb{C}$

5.1.3 功耗状态及优化

表 5-3 芯片功耗模式

运行模式	条件(25℃)	功耗(W)
	CPU 1.2V, 800MHz; DDR 533MHz	
板 压	PCIe、SATA、USB 连接设备	2337
峰值	进行 720P AVS 媒体播放	3W
	监测功耗峰值	
	CPU 1.1V, 500MHz; DDR 400MHz	
# #1	运行 SPEC CPU2000	A 237/
典型	所有模块保持打开状态	2W
	测量平均功耗	×1.
	CPU 1.0V, 500MHz; DDR 200MHz	
/r/ +1, ±c	PCIe、SATA 电源接地	7
低功耗	软件无任务运行	1W
	测量平均功耗	

5.2 参考时钟

5.2.1 单端参考时钟




图 5.1 单端参考时钟波形

时钟	参数	本	县小	县十	单份
PD PT	参 数	/ / / / / / / / / / / / / / / / / / /	取小	取人	単 位



	Vih	输入高电平电压	2.0	_	V
	Vil	输入低电平电压	-	0.8	V
	T_cyc	时钟周期	9.99	10.01	ns
SYS_CLK	T_hi	高电平时间	40%T_cyc	60%T_cyc	ns
	T_low	低电平时间	40%T_cyc	60%T_cyc	ns
	Tslew	斜率	1	4	V/ns
	Tccjitter	周期间抖动	-	100	ps
	Vih	输入高电平电压	2.0	-	V
	Vil	输入低电平电压	-	0.8	V
EVEN G. TOX	T_cyc	时钟周期	30	-	ns
EJTAG_TCK	T_hi	高电平时间	40%T_cyc	60%T_cyc	ns
	T_low	低电平时间	40%T_cyc	60%T_cyc	ns
	Tslew	斜率	1	4	V/ns
	Vih	输入高电平电压	2.0)-	V
	Vil	输入低电平电压		0.8	V
PCI_CLK	T_cyc	时钟周期	30	-	ns
PCI_CLK	T_hi	高电平时间	40%T_cyc	60%T_cyc	ns
	T_low	低电平时间	40%T_cyc	60%T_cyc	ns
	Tslew	斜率	T	4	V/ns
	Vih	输入高电平电压	2.0)	V
	Vil	输入低电平电压	- Chr.	0.8	V
	T_cyc	时钟周期	30		ns
SYS_TESTCLK	T_hi	高电平时间	40%T_cyc	60%T_cyc	ns
	T_low	低电平时间	40%T_cyc	60%T_cyc	ns
	Tslew	斜率	1	4	V/ns
		7,			

5.2.2 差分参考时钟




图 5.2 差分参考时钟波形



时钟	参数	描述	最小	最大	单位
	Vrange	输入电压范围(单端)	-0.3	1.15	V
	Vcrossrange	交叉点范围	-100	100	mV
	Vcrossdelta	上升沿 Vcross 变动范围	-	140	mV
	T_cyc	时钟周期	9.847	10.203	ns
PSU_REFCLK	Duty cycle	占空比	40	60	%
	Vih	差分输入高	+150	-	mV
	Vil	差分输入低	-	-150	mV
	Tccjitter	周期间抖动	-	30	ps
	Tslew	斜率	0.6	4	V/ns

5.2.3 参考时钟输出

时钟	参数	描述	最小	最大	单位
	Vrange	输出电压范围(单端)	-200	1300	mV
	Vcrossrange	交叉点范围	500	600	mV
	Vcrossdelta	上升沿 Vcross 变动范围	الاقا	140	mV
PCIE[1:0]_CLKp/n	T_cyc	时钟周期	9.847	10.203	ns
	Duty cycle	占空比	40	60	%
	Tccjitter	周期间抖动	-14	150	ps
	Tslew	斜率(5pf 负载情况下)	2	3	V/ns
3 DDR3 内存接口特性					

5.3 DDR3 内存接口特性

5.3.1 推荐的直流工作条件

表 5-4 推荐的直流工作条件

Symbol	Parameter	Min.	Тур.	Max.	Unit
Vdd	Supply Voltage	1.425	1.5	1.575	V
VDDQ	Supply Voltage for Output	1.425	1.5	1.575	V

5.3.2 交流和直流逻辑输入电平

5.3.2.1 单端信号的交流和直流输入电平



表 5-5 控制信号和地址单端信号的交流和直流输入电平

Symbol	Parameter	DDR3-800/1	Unit	
	rarameter	Min	Max	Ullit
VIH.CA(DC100)	DC input logic high	Vref + 0.100	VDD	V
VIL.CA(DC100)	DC input logic low	VSS	Vref - 0.100	V
VIH.CA(AC175)	AC input logic high	Vref + 0.175	Note 2	V
VIL.CA(AC175)	AC input logic low	Note 2	Vref - 0.175	V
VIH.CA(AC150)	AC input logic high	Vref + 0.150	Note 2	V
VIL.CA(AC150)	AC input logic low	Note 2	Vref - 0.150	V
VRefCA(DC)	Reference Voltage for ADD, CMD inputs	0.49 * VDD	0.51 * VDD	V

表 5-6 DQ 和 DM 单端信号的交流和直流输入电平

		DDR3-800,	DDR3-1066	DDR3-1333				
Symbol	Parameter	Min	Max	Min	Max	Unit		
VIH.DQ(DC100)	DC input logic high	Vref + 0.100	VDD	Vref + 0.100	VDD	V		
VIL.DQ(DC100)	DC input logic low	VSS	Vref - 0.100	VSS	Vref - 0.100	V		
VIH.DQ(AC175)	AC input logic high	Vref + 0.175	-	-	-	V		
VIL.DQ(AC175)	AC input logic low	-	Vref - 0.175)-	-	V		
VIH.DQ(AC150)	AC input logic high	Vref + 0.150	-	Vref + 0.150	-	V		
VIL.DQ(AC150)	AC input logic low	-	Vref - 0.150	- 44	Vref - 0.150	V		
	Reference Voltage for DQ, DM inputs	0.49 * VDD	0.51 * VDD	0.49 * VDD	0.51 * VDD	V		

5.3.2.2 差分信号的交流和直流输入电平






图 5.3 ac-swing 和 ac-level 时间点(tDVA)的差分定义

			700	
Samula Danamatan		DDR3-8	00,1066	Unit
Symbol	Parameter	Min	Max	Omt
VIHdiff	Differential input high	+0.200	note 3	V
VILdiff	Differential input logic low	Note 3	- 0.200	V
VIHdiff(ac)	Differential input high ac	2 x (VIH(ac) - Vref)	Note 3	V
VILdiff(ac)	Differential input low ac	note 3	2 x (VIL(ac) - Vref)	V

表 5-7 交流和直流的差分输入电平

5.3.2.3 差分信号输入的交叉点电压

为了保证严格的建立和保持时钟和选通时间以及输出偏差参数,每个交叉点电压的差分输入信号(CK,CK#和DQS,DQS#)必须满足表 5-8 的要求。差分输入的交叉点电压 VIX 的测量是从实际的交叉点的和补偿信号的 VDD 和 VSS 之间的中间点处获得。






图 5.4 Vix 定义

表 5-8 差分输入信号(CK, DQS)交叉点电压

Symbol	Parameter	DDR3-800, DD DDR3-1333, D	Unit	
5,11001		Min.	Max.	
VIX	Differential Input Cross Point Voltage relative to VDD/2 for	-150	150	mV
VIA	CK,CK#		175	mV
VIX	Differential Input Cross Point Voltage relative to VDD/2 for DQS, DQS#	-150	150	mV

5.3.3 交流和直流逻辑输出电平

5.3.3.1 单端信号的交流和直流输出电平

表 5-9 单端信号的交流直流输出电平

Symbol	Parameter	DDR3-800, 1066, 1333, and 1600	Unit
VOH(DC)	DC output high measurement level (for IV curve linearity)	0.8 x VDDQ	V
VOM(DC)	DC output mid measurement level (for IV curve linearity)	0.5 x VDDQ	V
VOL(DC)	DC output low measurement level (for IV curve linearity)	0.2 x VDDQ	V
VOH(AC)	AC output high measurement level (for output SR)	VTT + 0.1 x VDDQ	V
VOL(AC)	AC output low measurement level (for output SR)	VTT - 0.1 x VDDQ	V

5.3.3.2 差分信号的交流和直流输出电平

表 5-10 差分信号的交流和直流输出电平

Symbol	Parameter	DDR3-800, 1066, 1333, and 1600	Unit
VOHdiff(AC)	AC differential output high measurement level (for output SR)	+ 0.2 x VDDQ	V
VOLdiff(AC)	AC differential output low measurement level (for output SR)	- 0.2 x VDDQ	V




5.3.3.3 单端信号的输出斜率

作为时序测量的参考负载,单端信号的下降沿和上升沿输出斜率的定义和测量 在 VOL(AC)和 VOH(AC)之间,如表 5-11 和图 5.4 所示。

表 5-11 单端信号输出斜率的定义

Description	Measi	ıred	Defined by
Description	from	to	Defined by
Single-ended output slew rate for rising edge	VOL(AC)	VOH(AC)	[VOH(AC) -VOL(AC)] / DeltaTRse
Single-ended output slew rate for falling edge	VOH(AC)	VOL(AC)	[VOH(AC) - VOL(AC)] / DeltaTFse



DDR3-800 DDR3-1066 **Parameter Symbol** Unit Min. Max. Min. Max. Single-ended Output Slew Rate SRQse 2.5 5 2.5 5 V/ns

表 5-12 单端的输出斜率

5.3.3.4 差分输出斜率

表 5-13 差分输出斜率的定义

Description	Meas	sured	Defined by
Description	from	to	Defined by
Differential output slew rate for rising edge	VOLdiff(AC)	VOHdiff(AC)	[VOHdiff(AC) - VOLdiff(AC)]/DeltaTRdiff
Differential output slew rate for falling	VOHdiff(AC)	VOLdiff(AC)	[VOHdiff(AC) -






表 5-14 差分输出斜率

		DDR3-800		DDR3-1066 DDR3-1		3-1333	3-1333 DDR3-1600		TT*4	
Parameter	Symbol	Min	Max	Min	Max	Min	Max	Min	Max	Units
Differential Output Slew Rate	SRQdiff	5	10	5.0	10	5	10	TBD	10	V/ns

5.3.3.5 上冲和下冲的规范

表 5-15 地址和控制引脚的交流上冲/下冲规范

Parameter	DDR3- 800	DDR3- 1066	DDR3- 1333	DDR3- 1600	Units
Maximum peak amplitude allowed for overshoot area.	0.4	0.4	0.4	0.4	V
Maximum peak amplitude allowed for undershoot area.	0.4	0.4	0.4	0.4	V
Maximum overshoot area above VDD	0.67	0.5	0.4	0.33	V-ns
Maximum undershoot area below VSS	0.67	0.5	0.4	0.33	V-ns
(A0-A15, BA0-BA3, CS#, RAS#, CAS#, WE#, CKE, ODT)					






图 5.7 地址和控制的上冲和下冲定义

表 5-16 时钟,数据,选通和屏蔽信号的交流上冲/下冲规范

	DDR3- 800	DDR3- 1066	DDR3- 1333	DDR3- 1600	Units	
Maximum peak amplitude allowed for overshoot area.	0.4	0.4	0.4	0.4	V	
Maximum peak amplitude allowed for undershoot area.	0.4	0.4	0.4	0.4	V	
Maximum overshoot area above VDDQ	0.25	0.19	0.15	0.13	V-ns	
Maximum undershoot area below VSSQ	0.25	0.19	0.15	0.13	V-ns	
(CK, CK#, DQ, DQS, DQS#, DM)						




图 5.8 时钟,数据,选通和屏蔽信号的交流上冲和下冲定义

5.3.3.6 ODT 时序定义

表 5-17 ODT 时序定义

Symbol	Begin Point Definition	End Point Definition	Figure
tAON	Rising edge of CK -CK# defined by the end point of ODTLon	Extrapolated point at VSSQ	Figure 103
tAONPD	Rising edge of CK -CK# with ODT being first registered high	Extrapolated point at VSSQ	Figure 104
tAOF	Rising edge of CK -CK#defined by the end point of ODTLoff	End point: Extrapolated point at VRTT_Nom	Figure 105
tAOFPD	Rising edge of CK -CK# with ODT being first registered low	End point: Extrapolated point at VRTT_Nom	Figure 106



tADC Rising edge of CK -CK# defined by the end point of ODTLcnw, ODTLcwn4 or ODTLcwn8 End point: Extrapolated point at VRTT_Wr and VRTT_Nom respectively Figure 107

表 5-18 ODT 时序测量的参考设置

Measured Parameter	RTT_Nom Setting	RTT_Wr Setting	VSW1[V]	VSW2[V]
tAON	RZQ/4	NA	0.05	0.10
IAON	RZQ/12	NA	0.10	0.20
AAONDD	RZQ/4	NA	0.05	0.10
tAONPD	RZQ/12	NA	0.10	0.20
tAOF	RZQ/4	NA	0.05	0.10
lAOF	RZQ/12	NA	0.10	0.20
tAOFPD	RZQ/4	NA	0.05	0.10
taofpd	RZQ/12	NA	0.10	0.20
tAD	RZQ/12	RZQ/2	0.20	0.30

CK SHOW IN THE RESERVENCE OF T

 t_{AON}

Begin point: Rising edge of CK - CK








图 5.9 tAON 的定义

















图 5.13 tADC 的定义

5.3.4 IDD 和 IDDQ 规范的参数和测试条件

表 5-19 IDD 和 IDDQ 测量循环模式的时序

	DDR	3-800	DI	DR3-10	66		DDI	R3-13	33		DDR	3-1600		
Symbol	5-5-5	6-6-6	6-6-6	7-7-7	8-8-8	7-7-7	8-8-8	9-9-9	10-10- 10	8-8-8	9-9-9	10-10-10	11-11-11	Unit
tCK	2	.5		1.875				1.5			1	.25		ns
CL	5	6	6	7	8	7	8	9	10	8	9	10	11	nCK
nRCD	5	6	6	7	8	7	8	9	10	8	9	10	11	nCK
nRC	20	21	26	27	28	31	32	33	34	36	37	38	39	nCK



	nRAS	1	5		20				24			2	28		nCK
	nRP	5	6	6	7	8	7	8	9	10	8	9	10	11	nCK
EAW	1KBpagesize	1	6		20				20			2	24		nCK
nFAW	2KB page size	2	0		27				30			3	32		nCK
DDD	1KB page size	2	1		4				4		5				nCK
nRRD	2KB page size	۷	1		6				5				6		nCK
nR	FC 512 Mb	3	36		48				60			7	72		nCK
n	RFC 1 Gb	4	44		59				74		88				nCK
n	RFC 2 Gb	(64		86				107		128				nCK
n	RFC 4 Gb	1	20		160			200			240				nCK
n	RFC 8 Gb	1	40		187			234			280				nCK

5.3.5 输入/输出电容

表 5-20 输入/输出电容

D	G 1.1	DDR	3-800	DDR	3-1066	DDR	3-1333	DDR:	3-1600	T T •4
Parameter	Symbol	Min	Max	Min	Max	Min	Max	Min	Max	Units
Input/output capacitance (DQ, DM, DQS, DQS#, TDQS,TDQS#)	Сю	1.5	3.0	1.5	2.7	1.5	2.5	1.5	2.3	pF
Input capacitance, CK and CK#	Сск	0.8	1.6	0.8	1.6	0.8	1.4	0.8	1.4	pF
Input capacitance delta, CK and CK#	CDCK	0	0.15	0	0.15	0	0.15	0	0.15	pF
Input/output capacitance delta DQS and DQS#	CDDQS	0	0.2	0	0.2	0	0.15	0	0.15	pF
Input capacitance, (CTRL, ADD, CMD input-only pins)	Cı	0.75	1.4	0.75	1.35	0.75	1.3	0.75	1.3	pF
Input capacitance delta, (All CTRL input-only pins	CDI_CTRL	-0.5	0.3	-0.5	0.3	-0.4	0.2	-0.4	0.2	pF
Input capacitance delta, (All ADD/ CMD input-only pins)	CDI_ADD_CM D	-0.5	0.5	-0.5	0.5	-0.4	0.4	-0.4	0.4	pF
Input/output capacitance delta, DQ, DM, DQS, DQS#, TDQS, TDQS#	CDIO	-0.5	0.3	-0.5	0.3	-0.5	0.3	-0.5	0.3	pF
Input/output capacitance of ZQ pin	CzQ	-	3	-	3	-	3	-	3	pF

5.3.6 刷新参数

表 5-21 DDR3 刷新参数

Parameter		Symbol	512Mb	1Gb	2Gb	4Gb	8Gb	Unit
REF command to ACT or REF command time		tRFC	90	110	160	300	350	ns
Avonogo monio dio nofuoch interval	tREFI	0≤TCASE≤85	7.8	7.8	7.8	7.8	7.8	us
Average periodic refresh interval tREFI		85 <tcase≤95< td=""><td>3.9</td><td>3.9</td><td>3.9</td><td>3.9</td><td>3.9</td><td>us</td></tcase≤95<>	3.9	3.9	3.9	3.9	3.9	us



5.3.7 标准的速度分级

表 5-22 DDR3-800 Speed Bins and Operating Conditions

	Speed Bin		DI	DR3-800D	DI	DR3-800E	
	CL - nRCD - nR	P		5-5-5		6-6-6	Unit
Pa	rameter	Symbol	Min.	Max.	Min.	Max.	
Internal read com	mand to first data	tAA	12.5	20	15	20	ns
ACT to internal re	ead or write delay time	tRCD	12.5	_	15	_	ns
PRE command pe	eriod	tRP	12.5	_	15	_	ns
ACT to ACT or R	REF command period	tRC	50 —		52.5	_	ns
ACT to PRE com	mand period	tRAS	37.5	9 * tREFI	37.5	9 * tREFI	ns
CL = 5	CWL = 5	tCK(AVG)	2.5	3.3	3.0	3.3	ns
CL = 6	CWL = 5	tCK(AVG)	2.5	3.3	2.5	3.3	ns
Supported CL Set	ttings			5, 6		5, 6	nCK
Supported CWL S	Settings		5		5	nCK	

表 5-23 DDR3-1066 Speed Bins and Operating Conditions

			1				1						
	Speed Bir	n	DD	R3-1066E	DDF	R3-1066F	DD	R3-1066G					
	CL - nRCD -	nRP		6-6-6	,	7-7-7		8-8-8	Unit				
Par	ameter	Symbol	Min.	Max.	Min.	Max.	Min.	Max.					
Internal re to first dat	ead command ta	tAA	11.25	20	13.125	20	15	20	ns				
ACT to in	ternal read elay time	tRCD	11.25		13.125	***	15	_	ns				
PRE com	mand period	tRP	11.25	- 🔊	13.125	N. C.	15	_	ns				
ACT to Accommand	CT or REF period	tRC	48.75		50.625	2/	52.5	_	ns				
ACT to Pl period	RE command	tRAS	37.5	9 * tREFI	37.5	9 * tREFI	37.5	9 * tREFI	ns				
CI 5	CWL = 5	tCK(AVG)	2.5	3.3	3.0	3.3	3.0	3.3	ns				
CL = 5	CWL = 6	tCK(AVG)	R	teserved	Re	eserved	R	eserved	ns				
CI. (CWL = 5	tCK(AVG)	2.5	3.3	2.5	3.3	2.5	3.3	ns				
CL = 6	CWL = 6	tCK(AVG)	1.875	<2.5	Re	eserved	R	eserved	ns				
CI 7	CWL = 5	tCK(AVG)	R	leserved	Reserved		Reserved		Reserved		R	eserved	ns
CL = 7	CWL = 6	tCK(AVG)	1.875	<2.5	1.875	< 2.5	R	eserved	ns				
GI. O	CWL = 5 tCK(AVG)		R	eserved	Reserved		R	eserved	ns				
CL = 8	CWL = 6	tCK(AVG)	1.875	<2.5	1.875 <2.5 1.875 <2.5		<2.5	ns					
Supported	CL Settings			5,6,7,8	5	,6,7,8		5,6,8	nCK				
Supported	CWL Setting	S		5,6		5,6		5,6	nCK				

表 5-24 DDR3-1333 Speed Bins and Operating Conditions

SpeedBin	DDR3-1333F (optional)	DDR3-1333G	DDR3-1333H	DDR3-1333J (optional)	Unit
CL-nRCD-nRP	7-7-7		9-9-9	10-10-10	





Par	ameter	Symbol	min	max	min	max	min	max	min	max									
	nd command to st data	tAA	10.5	20	12	20	13.5(13.125)5,1	20	15	20	ns								
	ternal read or delay time	tRCD	10.5	_	12	_	13.5(13.125)5,1	_	15		ns								
PRE com	mand period	<i>t</i> RP	10.5	_	12	_	13.5(13.125)5,1	_	15	_	ns								
	ACT or REF and period	<i>t</i> RC	46.5	_	48	_	49.5(49.125)5,1	_	51	_	ns								
	RE command eriod	tRAS	36	9*tREFI	36	9*tREFI	36	9*tREFI	36	9*tREFI	ns								
CL=5	CWL=5	tCK(AVG)	2.5	3.3	2.5	3.3	3.0	3.3	3.0	3.3	ns								
CL-3	CWL=6,7	tCK(AVG)	Res	erved	Re	served	Reserv	ed	Res	served	ns								
	CWL=5	tCK(AVG)	2.5	3.3	2.5	3.3	2.5	3.3	2.5	3.3	ns								
CL=6	CWL=6	tCK(AVG)	1.875	<2.5	Re	served	Reserv	ed	Re	served	ns								
	CWL=7	tCK(AVG)	Res	erved	Re	served	Reserv	ed	Res	served	ns								
	CWL=5	tCK(AVG)	Res	erved	Re	served	Reserv	ed	Re	served	ns								
CL=7	CWL=6	tCK(AVG)	1.875	<2.5	1.875	<2.5	1.875 (Optional	<2.5	Res	served	ns								
	CWL=7	tCK(AVG)	1.5	<1.875	Re	served	Reserv	ed	Res	served	ns								
	CWL=5	tCK(AVG)	Res	erved	Re	served	Reserv	ed	Res	served	ns								
CL=8	CWL=6	tCK(AVG)	1.875	<2.5	1.875	<2.5	1.875	<2.5	1.875	< 2.5	ns								
	CWL=7	tCK(AVG)	1.5	<1.875	1.5	<1.875	Reserv	ed	Res	served	ns								
GI O	CWL=5,6	tCK(AVG)	Res	erved	Re	served Reserved		ed	Res	served	ns								
CL=9	CWL=7	tCK(AVG)	1.5	<1.875	1.5	<1.875	1.5 <1.875		.875 1.5 <1.875		Res	served	ns						
	CWL=5,6	tCK(AVG)	Res	erved	Re	served	Reserv	ed	Res	served	ns								
CL=10	CWL=7	4CW (AVIC)	1.5	<1.875	1.5	<1.875	1.5 <1.875		1.5 <1.875		1.5 <1.875		1.5		1.5 <1.875		1.5	<1 97 <i>5</i>	ns
	CWL=/	tCK(AVG)	(Opt	ional)	(Op	otional)	(Optional)		(Optional)		(Optional)		1.5	<1.875	ns				
Sup	ported CL Setti	ngs	5,6,7,	8,9,(10)	5,6,7	,8,9,(10)	5,6,8,(7),9,(10)		5,6	5,8,10	пСК								
Supp	orted CWL Sett	tings	5,	6, 7	5	, 6, 7	5, 6,	7	5,	, 6, 7	пСК								

表 5-25 DDR3-1600 Speed Bins and Operating Conditions

	SpeedBin		DDR3- (optio		DDR3-	1600H	DDR3-	1600J	DDR3-16	00K	
(CL-nRCD-nF	RP	8-8	-8	9-9	-9	10-10	0-10	11-11-1	1	Unit
Par	ameter	Symbol	min	max	min	max	min	max	min	max	
	ead command est data	tAA	10	20	11.25	20	12.5	20	13.75(13.125)5,	20	ns
	internal read delay time	<i>t</i> RCD	10	_	11.25	_	12.5	_	13.75(13.125)5, 11		ns
PRE com	nmand period	<i>t</i> RP	10	_	11.25		12.5	_	13.75(13.125)5,	_	ns
	ACT or REF nd period	<i>t</i> RC	45	_	46.25	_	47.5	_	48.75(48.125)5, 11	_	ns
	RE command criod	<i>t</i> RAS	35	9*tREFI	35	9*tREFI	35	9*tREFI	35	9 * tREFI	ns
CL = 5	CWL=5	tCK(AVG)	2.5	3.3	2.5	3.3	2.5	3.3	3.0	3.3	ns
CL=3	CWL=6,7,8	tCK(AVG)	Rese	rved	Rese	rved	Rese	rved	Reserve	ed	ns
	CWL=5	tCK(AVG)	2.5	3.3	2.5	3.3	2.5	3.3	2.5	3.3	ns
CL = 6	CWL=6	tCK(AVG)	1.875	<2.5	1.875	<2.5	Reserved	Reserved	ns	1,2,3,4,8	





	CWL=7,8	tCK(AVG)	Reserved		Reserved		Reserved		Reserved		ns
	CWL=5	tCK(AVG)	Reserved		Reserved		Reserved		Reserved		ns
CL = 7	CWL=6	tCK(AVG)	1.875	<2.5	1.875	<2.5	1.875	<2.5	1.875 (Optional)5,11	< 2.5	ns
	CWL=7	tCK(AVG)	1.5	<1.875	Reser	ved	Reser	ved	Reserve	ed	ns
	CWL=8	tCK(AVG)	Reser	ved	Reser	ved	Reser	ved	Reserve	ed	ns
	CWL=5	tCK(AVG)	Resei	ved	Reser	ved	Reser	ved	Reserve	ed	ns
	CWL=6	tCK(AVG)	1.875	<2.5	1.875	<2.5	1.875	<2.5	1.875	< 2.5	ns
CL = 8	CWL=7	tCK(AVG)	1.5	<1.875	1.5	<1.875	Reserved	Reserved	ns	1,2,3,4,8	
	CWL=8	tCK(AVG)	1.25	<1.5	Reser	ved	Reser	ved	Reserve	ed	ns
	CWL=5,6	tCK(AVG)	Reser	ved	Reser	ved	Reser	ved	Reserve	ed	ns
CL = 9	CWL=7	tCK(AVG)	1.5	<1.875	1.5	<1.875	1.5	<1.875	1.5	< 1.875	ns
	CWL=8	tCK(AVG)	1.25	<1.5	1.25	<1.5	Reser	ved	(Optional)5,11 Reserve	ed	ns
	CWL=5,6	tCK(AVG)	Resei		Reser		Reser		Reserve		ns
CL = 10	CWL=7	tCK(AVG)	1.5	<1.875	1.5	<1.875	1.5	<1.875	1.5	<1.875	ns
	CWL=8	tCK(AVG)	1.25	<1.5	1.25	<1.5	1.25	<1.5	Reserved		ns
					Reserved		Reserved		Reserved		ns
	CWL=5,6,7	tCK(AVG)	Reserved		Reserved						
CL = 11			Reserved 1.25	<1.5	1.25	<1.5	1.25	<1.5	1.05	.15	ns
CL = 11	CWL=5,6,7	tCK(AVG)		l			1.25 (Optio		1.25	< 1.5	ns ns
		tCK(AVG)	1.25	onal)	1.25	onal)	-24-	onal)	1.25 5,6,7,8,9,10		
Sur	CWL=8	tCK(AVG)	1.25 (Optio	onal) ,10,(11)	1.25 (Option	onal) 10,(11)	(Option 5,6,7,8	onal) ,9,10,		0,(11)	ns



5.3.8 **DDR3** 的时序参数

表 5-26 Timing Parameters by Speed Bin

Damassides	C11	DDR	R3-800	DDR3	3-1066	DDR	3-1333	DDR	3-1600	TT *4
Parameter	Symbol	Min	Max	Min	Max	Min	Max	Min	Max	Units
Clock Timin	g				•		•			
Minimum Clock Cycle Time (DLL off mode)	tCK(DLL_OFF)	8	-	8	-	8	-	8	-	ns
Average Clock Period	tCK(avg)									ps
Average high pulse width	tCH(avg)	0.47	0.53	0.47	0.53	0.47	0.53	0.47	0.53	tCK(avg)
Average low pulse width	tCL(avg)	0.47	0.53	0.47	0.53	0.47	0.53	0.47	0.53	tCK(avg)
Absolute Clock Period	tCK(abs)	tCK(avg) min + tJIT(per)m in	tCK(avg) max + tJIT(per) max	tCK(avg) min + tJIT(per)m in	tCK(avg) max + tJIT(per) max	tCK(avg)min + tJIT(per) min	tCK(avg) max + tJIT(per) max	tCK(avg)min + tJIT(per) min) max +	ps
Absolute clock HIGH pulse width	tCH(abs)	0.43	-	0.43		0.43		0.43	-	tCK(avg)
Absolute clock LOW pulse width	tCL(abs)	0.43	-	0.43	-	0.43	-	0.43	-	tCK(avg)
Clock Period Jitter	JIT(per)	-100	100	-90	90	-80	80	-70	70	ps
Clock Period Jitter during DLL locking period	tJIT(per,lck)	-90	90	-80	80	-70)-	70	-60	60	ps
Cycle to Cycle Period Jitter	tJIT(cc)	20	00	18	0	10	60	1-	40	ps
Cycle to Cycle Period Jitter during DLL locking period	tJIT(cc,lck)	18	80	16		14	40	1:	20	ps
Duty Cycle Jitter	tJIT(duty)).	- 0	200	-	-	-	-	-	ps
Cumulative error across 2 cycles	tERR(2per)	-147	147	-132	132	-118	118	-103	103	ps
Cumulative error across 3 cycles	tERR(3per)	-175	175	-157	157	-140	140	-122	122	ps
Cumulative error across 4 cycles	tERR(4per)	-194	194	-175	175	-155	155	-136	136	ps
Cumulative error across 5 cycles	tERR(5per)	-209	209	-188	188	-168	168	-147	147	ps
Cumulative error across 6 cycles	tERR(6per)	-222	222	-200	200	-177	177	-155	155	ps
Cumulative error across 7 cycles	tERR(7per)	-232	232	-209	209	-186	186	-163	163	ps
Cumulative error across 8 cycles	tERR(8per)	-241	241	-217	217	-193	193	-169	169	ps
Cumulative error across 9 cycles	tERR(9per)	-249	249	-224	224	-200	200	-175	175	ps



_				_	_	_	_	_		
Cumulative error across 10 cycles	tERR(10per)	-257	257	-231	231	-205	205	-180	180	ps
Cumulative error across 11 cycles	tERR(11per)	-263	263	-237	237	-210	210	-184	184	ps
Cumulative error across 12 cycles	tERR(12per)	-269	269	-242	242	-215	215	-188	188	ps
Cumulative error across n = 13, 14 49, 50 cycles	tERR(nper)	tERR(nper)min = (1	ps	24					P	
Data Timing	•									
DQS, DQS# to DQ skew, per group, per access	tDQSQ	-	200	-	150		125	-	100	ps
DQ output hold time from DQS, DQS#	tQH	0.38	-	0.38	_	0.38	-	0.38	-	tCK(avg)
DQ low- impedance time from CK, CK#	tLZ(DQ)	-800	400	-600	300	-500	250	-450	225	ps
DQ high impedance time from CK, CK#	tHZ(DQ)		400	7-124	300	SXIII-	250	-	225	ps
Data setup time to DQS, DQS# referenced to Vih(ac) / Vil(ac) levels	tDS(base)AC17	75		25	SHIP!	-		-		ps
Data setup time to DQS, DQS# referenced to Vih(ac) / Vil(ac) levels	tDS(base)AC15	125	Ó	75		30		10		ps
Data hold time from DQS, DQS# referenced to Vih(dc) / Vil(dc) levels	tDH(base)DC10	150		100		65		45		ps
DQ and DM Input pulse width for each input	tDIPW	600	-	490	-	400	-	360	-	ps
Data Strobe	Timing									
DQS,DQS# differential READ Preamble	tRPRE	0.9	Note19	0.9	Note19	0.9	Note19	0.9	Note19	tCK(avg)
DQS, DQS# differential READ Postamble	tRPST	0.3	Note11	0.3	Note11	0.3	Note11	0.3	Note11	tCK(avg)
		_				-				



differential output high time tQSH 0.38 - 0.38 - 0.40 - 0.40 - CCK(avg) DQS, DQSB differential tQSL 0.38 - 0.38 - 0.40 - 0.40 - ICK(avg) DQS, DQSB differential tQSL 0.38 - 0.9 - 0.0 0.0 0.0 0.0 0.0 0.0 0.0 0.0 0.0 0.0 0.0 0.0 0.0 </th <th></th> <th></th> <th></th> <th></th> <th>•</th> <th>•</th> <th></th> <th></th> <th></th> <th></th> <th></th>					•	•					
OURDED TORSH PARTIES COUNTY	DQS, DQS#	0.077	0.00				0.40		0.40		a
DOS, DQS differential (tQSL 0.38 - 0.38 - 0.40 - 0.40 - 0.40 - 1CK(avg)		tQSH	0.38	-	0.38	-	0.40	-	0.40	-	tCK(avg)
differential output low time tQSL 0.38 - 0.38 - 0.40 - 0.40 - ICK(avg) DQS. DQS# differential differential WRITE IWPRE 0.9 - 0.0 - 0.0 0.0 - 0.0 - 0.0 0.0 0.0 0.0 0.0 0.0 0.0 0.0 0.0 0.0 0.0 0.0 0.0 0.0 0.0											
output low time DOS. DQS# differential WRTT IVPRE 0.9 - 0.0		+OSI	0.29		0.29		0.40		0.40		tCV(ova)
DOS. DQS# Gifferential further TWPRE 0.9 - 0.9 - 0.9 - 0.9 - 1CK(avg)		iQSL	0.36	-	0.36	-	0.40	-	0.40	-	ick(avg)
### WRTE IWPRE 0.9 - 0.9 - 0.9 - 0.9 - 0.9 - 0.9 - 0.9 - 1CK(avg)											
WRITE TWPRE 0.9 - 0.9											
Presemble DQS, DQS# (WPST 0.3 - 0.3 - 0.3 - 0.3 - 0.3 - (CK(avg) DQS, DQS# (WPST 0.3 - 0.3 - 0.3 - 0.3 - (CK(avg) DQS, DQS# (withing from rising edge output access time (Referenced from RL - DQS and DQS# (U-Z)DQS -800 -400 -600 300 -255 255 -225 225 ps (U-Z)DQS DQS and DQS# (U-Z)DQS DQS DQS# (U-Z)DQS DQS DQS# (U-Z)DQS DQS# (U-Z)DQS DQS DQS DQS# (U-Z)DQS DQS DQS DQS DQS# (U-Z)DQS DQS		tWPRE	0.9	-	0.9	-	0.9	-	0.9	-	tCK(avg)
DQS_DQS# differential tWPST 0.3 - 0.											
### Command and Address Timing DLI locking time ### DQS DQS P DQS DQS P DQS DQS P DQS DQS P ### DQS DQS P DQS DQS P DQS DQS P ### DQS DQS P DQS DQS P DQS DQS DQS P ### DQS DQS P ### DQS DQS DQS P ### DQS DQS DQS P ### DQS											
WRITE DOS DO											
DQS_DQSF rising edge		tWPST	0.3	-	0.3	-	0.3	-	0.3	-	tCK(avg)
rising edge output access time from rising CK, CK# DQS and DQS# low-impedance time (Referenced from RL - 1) DQS and DQS# high-impedance time (Referenced from RL - 1) DQS and DQS# high-impedance time (Referenced from RL - 1) DQS and DQS# high-impedance time (Referenced from RL - 1) DQS and DQS# high-impedance time (Referenced from RL - 1) DQS and DQS# high-impedance time (Referenced from RL - 1) DQS and DQS# high-impedance time (Referenced from RL - 1) DQS and DQS# high-impedance time (Referenced from RL - 1) DQS and DQS# high-impedance time (Referenced from RL - 1) DQS and DQS# high-impedance time (Referenced from RL - 1) DQS and DQS# high-impedance time (Referenced from RL - 1) DQS and DQS# high-impedance time (Referenced from RL - 1) DQS and DQS# high-impedance time (Referenced from RL - 1) DQS and DQS# high-impedance time (Referenced from RL - 1) DQS and DQS# high-impedance time (Referenced from RL - 1) DQS and DQS# high-impedance time (Referenced from RL - 1) DQS and DQS# high-impedance time (Referenced from RL - 1) DQS and DQS# high-impedance time (Referenced from RL - 1) DQS and DQS# high-impedance time (Referenced from RL - 1) DQS and DQS# high-impedance time (Referenced from RL - 1) DQS and DQS# time to DQS and DQS# time	Postamble										
output access time from rising CK, CK# DQS and DQS# low-impedance time (Referenced from RL - 1) tDQS CK -400 400 -300 300 -255 255 -225 225 ps Income (Referenced from RL - 1) td Z(DQS) -800 400 -600 300 -500 250 -450 225 ps ps tme (Referenced from RL - 1) td Z(DQS) - 400 - 300 - 250 - 225 ps ps td Z(DQS) - 400 - 300 - 250 - 225 ps ps td Z(DQS) - 400 - 300 - 250 - 225 ps ps td Z(DQS) td Z(DQS) - 400 - 300 - 250 - 225 ps differential input lish pulse width DQSL 0.45 0.55 0.45 0.55 0.45 0.55 0.45 0.55 0.45 0.55 0.25 0.25	DQS, DQS#										
time from rising CK, CK#	rising edge										
time from rising CK, CK#	output access	tDQSCK	-400	400	-300	300	-255	255	-225	225	ps
DQS and DQS# low-impedance low	time from rising										
Land											
time (Referenced from RL - 1) DQS and DQS# high-impedance time (Referenced from RL + BL/2) DQS, DQS# differential input low pulse width DQS, DQS# differential input high pulse width DQS, DQS# frising edge to CK, CK# rising edge DQS, DQS# falling edge setup time to CK, CK, CK# rising edge CK, CK# rising edge CCK# rising edge CCM and Address Timing DLL locking time DLL locking time DLL locking time TLL locking time TLRAD Command to PRECHARGE Command delay Delay from start of internal write transaction to											
time (terereneed from RL - 1) DQS and DQS# high-impedance time (Referenced from RL + BL/2) DQS, DQS# differential input tow pulse width DQS, DQS# fishing edge to tow pulse width DQS, DQS# fishing edge to tow pulse width DQS, DQS# fishing edge tow pulse		tLZ(DOS)	-800	400	-600	300	-500	250	-450	225	ps
DQS and DQS# high-impedance time (Referenced from RL + BL/2) DQS, DQS# differential input low pulse width DQSL 0.45 0.55 0.45 0.55 0.45 0.55 0.45 0.55 tCK(avg) DQS, DQS# differential input low pulse width DQS, DQS# differential input high pulse width DQS, DQS# rising edge to tDQS, DQS# rising edge to tDQS, DQS# rising edge to tDQS DQS# rising edge to tDQS DQS# rising edge dege dege DQS, DQS# rising edge dege hold time from CK, CK# rising edge to tDQS, DQS# rising edge hold time from CK, CK# rising edge to tDQS DQS# rising edge hold time from CK, CK# rising edge to tDQS DQS# rising edge hold time from CK, CK# rising edge to tDQS DQS# rising edge hold time from CK, CK# rising edge to tDQS DQS# rising edge hold time from CK, CK# rising edge to tDQS DQS# rising edge hold time from CK, CK# rising edge rising time to tDLL locking time to tDLL locking time to tWRTP max(4nCK		(-/									r ··
high-impedance time (Referenced time) (REFerenced time) (REFerenced time) (REFerenced time) (REFERENCE) (REFERENCE											
time (Réferenced from RL+ BL/2) DQS, DQS# differential input lDQSL											
DQS, DQS# tDQS DQS, DQS# tDQS		tHZ(DQS)	-	400	-	300	-	250	-	225	ps
DQS, DQS# differential input to DQSL 0.45 0.55 0.2											
differential input low pulse width low pulse width DQS, DQS# differential input high pulse width DQS, DQS# differential input high pulse width DQS, DQS# differential input high pulse width DQS, DQS# rising edge to CK, CK# rising edge to CK, CK# rising edge to CK, CK# rising edge dege tDQS, DQS# class											
Low pulse width DQS, DQS# tDQSH DQSS DQS D		IZOGt	0.45	0.55	0.45	0.55	0.45	0.55	0.45	0.55	tCK(avg)
DQS, DQS# differential input high pulse width DQSH differential input high pulse width DQS, DQS# rising edge to tDQS. DQS add tDQSS and tDQSS arising edge to tDQS. DQS add tDQSS arising edge and tDQSS arising edge to tDQS. DQS# falling edge setup time to CK, CK# rising edge DQS, DQS# falling edge hold time from CK, CK# rising edge DQS, DQS# falling edge hold time from CK, CK# rising edge DQS arising edge and the total transaction to internal READ arising edge to the total transaction to internal write transaction to internal write transaction to internal read command to RMRD 4 4 - 4 - 4 - 4 - A - A - A - A - A - A		IDQ5L	0.43	0.55	0.43	0.55	0.43	0.55	0.43	0.55	terr(avg)
differential input high pulse width DQS. DQS# rising edge to CK, CK# rising edge adge tDQSS DQS# rading edge to CK, CK# rising edge adge dege DQS, DQS# rading edge rading rading edge rading						X	>				
high pulse width DQS, DQS# rising edge to CK, CK# rising edge bodge		tDOSH	0.45	0.55	0.45	0.55	0.45	0.55	0.45	0.55	tCK(avg)
DQS, DQS# rising edge to DQS, DQS# falling edge setup time to CK, CK# rising edge DQS, DQS# falling edge setup time to CK, CK# rising edge DQS, DQS# falling edge hold time from CK, CK# rising edge DQS, DQS# falling edge hold time from CK, CK# rising edge DQS. DQS# falling edge hold time from CK, CK# rising edge DQS. DQS# falling edge hold time from CK, CK# rising edge DQS. DQS# falling edge hold time from CK, CK# rising edge DQS. DQS# falling edge hold time from CK, CK# rising edge DQS. DQS# falling edge hold time from CK, TS# rising edge DQS. DQS# falling edge hold time from CK, TS# rising edge DQS. DQS# falling edge hold time from CK, TS# rising edge DQS. DQS# falling edge hold time from CK, TS# rising edge DQS. DQS# falling edge hold time from CK, TS# rising edge hold time from CK, TS						7-1					(6)
rising edge to CK, CK# rising edge to QK, CK# rising edge bodge bo	DQS, DQS#		4			KY.	ZV)_				
CK, CK# rising edge	rising edge to	4DOCC	0.25	0.25	0.254	0.25	0.25	0.25	0.27	0.27	tCV(ava)
DQS, DQS# falling edge setup time to CK, CK# rising edge DQS, DQS# falling edge hold time from CK, CK# rising edge DQS, DQS# falling edge hold time from CK, CK# rising edge DDSH	CK, CK# rising	DQSS	-0.23	0.23	-0.23	0.23	-0.23	0.23	-0.27	0.27	ick(avg)
falling edge setup time to tDSS 0.2 - 0.2 - 0.18 - tCK(avg) CK, CK# rising edge DQS, DQS# falling edge hold time from CK, CK# rising edge tDSH 0.2 - 0.2 - 0.2 - 0.18 - tCK(avg) Command and Address Timing DLL locking time tDLLK 512 - 512 - 512 - 512 - nCK Internal READ Command to PRECHARGE Command delay tRTP max(4nCK 7.5ns) - max(4nCK 7.5ns) - max(4nCK 7.5ns) - max(4nCK 7.5ns) - cK,7.5ns - cK,7.5ns - respectively - - nax(4nCK 7.5ns) - respectively - - - respectively -	edge				<u> </u>		· *				
Setup time to CK, CK# rising edge CK CK# rising edge CK#						S. P.					
CK, CK# rising edge duman and and and and and and and and and a) ₂ , (X		21,,					
DQS, DQS# falling edge hold time from CK, CK# rising edge Command and Address Timing		tDSS	0.2	10,	0.2	-	0.2	-	0.18	-	tCK(avg)
DQS, DQS# falling edge hold time from CK, CK# rising edge				11.	000						
falling edge hold time from CK, CK# rising edge tDSH 0.2 - 0.2 - 0.18 - tCK(avg) Command and Address Timing DLL locking time tDLLK 512 - 512 - 512 - 512 - nCK Internal READ Command to PRECHARGE Command delay tRTP max(4nCK 7.5ns) - max(4nCK 7.5ns) - max(4nCK 7.5ns) - max(4nCK 7.5ns) - cK,7.5n s) - cK,7.5n s) <td></td> <td></td> <td></td> <td></td> <td>90</td> <td></td> <td></td> <td></td> <td></td> <td></td> <td></td>					90						
time from CK, CK# rising edge tDSH 0.2 - 0.2 - 0.2 - 0.18 - tCK(avg) Command and Address Timing DLL locking time tDLLK 512 - 512 - 512 - 512 - nCK Internal READ Command to PRECHARGE Command delay tRTP max(4nCK 7.5ns) - max(4nCK 7.5ns) - max(4nCK 7.5ns) - max(4n CK 7.5ns) - cK,7.5n s) - cK,7.5ns - cK,7.5n s) - cK,7.5n s) - read command cK,7.5n s) - cK,7.5n s) - read command read com					70						
CK# rising edge		tDSH	0.2	-	0.2	-	0.2	-	0.18	-	tCK(avg)
DLL locking time											
DLL locking time tDLLK 512 - 512 - 512 - nCK Internal READ Command to PRECHARGE Command delay tRTP max(4nCK ,7.5ns) - cK,7.5ns) - cK,7.5ns) - cK,7.5ns) - ns - ncK - ncK - ncK - ncK - ncK - ncK ncK - ncK - ncK - ncK ncK - ncK		ad Adduses T	Γ:: ~								1
time IDLLK 512 - 512 - 512 - 512 - IRCK Internal READ Command to PRECHARGE PRECHARGE Command delay tRTP max(4nCK 7.5ns) - max(4nCK 7.5ns) - max(4nCK 7.5ns) - max(4n CK 7.5ns) - max(4n CK 7.5ns) - max(4n CK 7.5ns) - max(4nc CK 7.5ns) - cK,7.5ns) - cK,7.5ns) -<		nu Auuress .	Liming								1
Internal READ Command to PRECHARGE Command delay Delay from start of internal write transaction to internal read command WRITE recovery time TRTP max(4nCK , 7.5ns) - CK, 7.5n , s) - CK, 7.5n , s) - nos max(4n CK, 7.	_	tDLLK	512	-	512	-	512	-	512	-	nCK
Command to PRECHARGE Command delay Command Comma		~									
PRECHARGE Command delay tklP max(4nCK , 7.5ns) -,7.5ns) - (CK,7.5n s) - (CK,7.					may(AnCV						
Note that the command delay Command delay Command delay Command delay Command delay Command delay Command Comm		tRTP	max(4nCK		`	-		-		-	
Delay from start of internal write transaction to internal read command WRITE recovery time tWR 15 - 16 - 1					,1.5115)		s)		s)		
of internal write transaction to internal read command WRITE recovery time tWR 15 - 16 - 16											
transaction to internal read command tWTR max(4nCK , 7.5ns) - CK,7.5n s) - CK,7.5n s) - CK,7.5n s) - CK,7.5n s) - - CK,7.5n s) - <td></td> <td></td> <td></td> <td></td> <td>,</td> <td></td> <td>max(4n</td> <td></td> <td>max(4n</td> <td></td> <td></td>					,		max(4n		max(4n		
internal read command	transaction to	tWTR	max(4nCK			_		-		_	
command WRITE recovery time tWR 15 — 15 — 15 — 15 — ns Mode Register Set command tMRD 4 4 - 4 - 4 - 4 - nCK	internal read				,/.5ns)						
time tWR 15 15 - 15 - 15 - 18 Mode Register -	command		,								
Itime — <td>WRITE recovery</td> <td>+W/D</td> <td>15</td> <td>_</td> <td>15</td> <td></td> <td>15</td> <td></td> <td>15</td> <td></td> <td>ne</td>	WRITE recovery	+W/D	15	_	15		15		15		ne
Set command tMRD 4 4 - 4 - 4 - nCK	time	LWK	13		13	-	13	-	13	-	IIS
	Mode Register			_							
cycle time	Set command	tMRD	4		4	-	4	-	4	-	nCK
	cycle time										



Mode Register Set command update delay	tMOD	max(12nC K, 15ns)	_	max(12nC K,15ns)	-	max(12n CK,15ns	-	max(12n CK,15ns	-	
ACT to internal read or write delay time	tRCD	-	1	-	-					
PRE command period	tRP	-	_	-	-					
ACT to ACT or REF command period	tRC	-	I	-	-					
CAS# to CAS# command delay	tCCD	4	_	4	-	4	-	4	-	nCK
Auto precharge write recovery + precharge time	tDAL(min)	WR + roundup(t RP / tCK(avg))	nCK							
Multi-Purpose Register Recovery Time	tMPRR	1	-	1	-	1	7	1	-	nCK
ACTIVE to PRECHARGE command period	tRAS	-	-	-	-					
ACTIVE to ACTIVE command period for 1KB page size	tRRD	max(4nCK ,10ns)	-	max(4nCK ,7.5ns)		max(4n CK,6ns)		max(4n CK,6ns)	1	
ACTIVE to ACTIVE command period for 2KB page size	tRRD	max(4nCK ,10ns)		max(4nCK ,10ns)		max(4n CK,7.5n s)	-	max(4n CK,7.5n s)	ı	
Four activate window for 1KB page size	tFAW	40		37.5	- - - - - -	30	-	30	-	ns
Four activate window for 2KB page size	tFAW	50) - 🔆	50	151-700 T	45	1	40	1	ns
Command and Address setup time to CK, CK# referenced to Vih(ac) / Vil(ac) levels	tIS(base)AC175	200		125		65		45		ps
Command and Address setup time to CK, CK# referenced to Vih(ac) / Vil(ac) levels	tIS(base)AC150	350		275		190		170		ps
Command and Address hold time from CK, CK# referenced to Vih(dc) / Vil(dc) levels	tIH(base)DC100	275		200		140		120		ps
Control and Address Input pulse width for each input	tIPW	900	-	780	-	620	-	560	-	ps
Calibration '	Timing									



Power-up and RESET	tZQinit	max(512n CK,640ns)	-	max(512n CK,640ns)	-	max(512 nCK,640		max(512 nCK,640	-	
calibration time		012,0 (0115)		011,0 (0110)		ns)		ns)		
Normal		max(256n		max(256n		max(256		max(256		
operation Full	tZQoper		-		-	nCK,320	-	nCK,320	-	
calibration time		CK,320ns)		CK,320ns)		ns)		ns)		
Normal						max(64n		max(64n		
	4 7 0.00	max(64nC		max(64nC						
operation Short	tZQCS	K,80ns)	-	K,80ns)	-	CK,80ns	-	CK,80ns	-	
calibration time		,,		,,))		
Reset Timing	2									
	-					max(5n		max(5n		
Exit Reset from		max(5nCK		max(5nCK		CK,tRF		CK,tRF		
CKE HIGH to a	tXPR	,tRFC(min	-	,tRFC(min	-		-		-	
valid command)+10ns))+10ns)		C(min)+		C(min)+		
		<u> </u>		, ,		10ns)		10ns)		
Self Refresh	Timings									
Exit Self Refresh						mov(5n		mov(5 n		
to commands not		max(5nCK		max(5nCK		max(5n		max(5n		
	tXS	1	-		-	CK,	-	CK,	-	
requiring a		tRFC(min)		tRFC(min)		tRFC(mi		tRFC(mi		
locked DLL		+ 10ns)		+ 10ns)		n) +		n) +		
		+ 10lls)		+ 10lls)		10ns)		10ns)		
Exit Self Refresh										
to commands										
requiring a	tXSDLL	tDLLK(mi	-	tDLLK(mi	-	tDLLK(-	tDLLK(-	nCK
		n)		n)		min)		min)		
locked DLL		/		/)		11111)		
Minimum CKE										
low width for						CIVE :		. CIVE (
Self Refresh	tCKESR	tCKE(min	-	tCKE(min	-	tCKE(mi	-	tCKE(mi	-	
entry to exit) + 1 nCK) + 1 nCK	- 1	n) + 1		n) + 1		
timing) + 1 IICK) + 1 lick	12	nCK		nCK		
Valid Clock					7()					
					~					
Requirement				()	1//	Xi				
after Self		max(5nCK		max(5nCK	5	max(5n		max(5n		
Refresh Entry	tCKSRE	,10ns)	-	,10ns)	- /	CK,10ns	-	CK,10ns	-	
(SRE) or Power-		,10118)		,10118)	1/4)))		
Down Entry										
(PDE)					XIX					
Valid Clock					(A)P					
			JXX.	_^\	Ο,					
Requirement				ر کی ا						
before Self			4	00/2		max(5n		max(5n		
Refresh Exit	tCKSRX	max(5nCK		max(5nCK		CK,10ns		CK,10ns		
(SRX) or Power-	ICKSKA	,10ns)		,10ns)	-	T	-		_	
Down Exit))		
(PDX) or Reset										
Exit										
Power Down	Timings		•	ı		1				
	Timings		1			I	ı	1		
Exit Power										
Down with DLL										
on to any valid										
command; Exit										
Precharge Power		max(3nCK		max(3nCK		max(3n		max(3n		
Down with DLL	tXP	,7.5ns)	-	,7.5ns)	-	CK,6ns)	-	CK,6ns)	-	
frozen to		,,,,,,,,,		,,		212,0113)		212,0113)		
commands not										
requiring a										
locked DLL										
Exit Precharge										
Power Down										
with DLL frozen		max(10nC		max(10nC		max(10n		max(10n		
to commands	tXPDLL	K,24ns)	-	K,24ns)	-	CK,24ns	-	CK,24ns	-	
		K,24118)		1 ,∠4118)))		
requiring a						1				
locked DLL							<u> </u>			



CKE minimum pulse width	tCKE	max(3nCK 7.5ns)	-	max(3nCK ,5.625ns)	-	max(3n CK,5.62 5ns)	-	max(3n CK,5ns)	-	
Command pass disable delay	tCPDED	1	-	1	-	1	-	1	-	nCK
Power Down Entry to Exit Timing	tPD	tCKE(min	9*tREFI	tCKE(min	9*tREFI	tCKE(mi n)	9*tREFI	tCKE(mi n)	9*tREFI	
Timing of ACT command to Power Down entry	tACTPDEN	1	-	1	-	1	-	1	-	nCK
Timing of PRE or PREA command to Power Down entry	tPRPDEN	1	-	1	-	1	. (1	-	nCK
Timing of RD/RDA command to Power Down entry	tRDPDEN	RL+4+1	-	RL+4+1	-	RL+4+1	-	RL+4+1	-	nCK
Timing of WR command to Power Down entry (BL8OTF, BL8MRS, BC4OTF)	tWRPDEN	WL+4+(t WR/tCK(a vg))	-	WL+4+(t WR/tCK(a vg))	Ċ	WL+4+(tWR/tC K(avg))		WL+4+(tWR/tC K(avg))	-	nCK
Timing of WRA command to Power Down entry (BL8OTF, BL8MRS, BC4OTF)	tWRAPDEN	WL+4+W R+1		WL+4+W R+1		WL+4+ WR+1	-	WL+4+ WR+1	-	nCK
Timing of WR command to Power Down entry (BC4MRS)	tWRPDEN	WL+2+(t WR/tCK(a vg))	-	WL+2+(t WR/tCK(a vg))		WL+2+(tWR/tC K(avg))	1	WL+2+(tWR/tC K(avg))	-	nCK
Timing of WRA command to Power Down entry (BC4MRS)	tWRAPDEN	WL+2+W R+1		WL+2+W R+1	2/2	WL+2+ WR+1	ı	WL+2+ WR+1	-	nCK
Timing of REF command to Power Down entry	tREFPDEN	1	_ 0	1	-	1	-	1	-	nCK
Timing of MRS command to Power Down entry	tMRSPDEN	tMOD(mi n)	-	tMOD(mi	-	tMOD(min)	-	tMOD(min)	-	
ODT Timing	S	T								
ODT turn on Latency	ODTLon			W	L-2=CWL	+AL-2				nCK
ODT turn off Latency	ODTLoff			WI	L-2=CWL	+AL-2				nCK
ODT high time without write command or with write command and BC4	ODTH4	4	-	4	-	4	-	4	-	nCK
ODT high time with Write command and	ODTH8	6	-	6	-	6	-	6	-	nCK



BL8										
Asynchronous RTT turn-on delay (Power- Down with DLL frozen)	tAONPD	2	8.5	2	8.5	2	8.5	2	8.5	ns
Asynchronous RTT turn-off delay (Power- Down with DLL frozen)	tAOFPD	2	8.5	2	8.5	2	8.5	2	8.5	ns
RTT turn-on	tAON	-400	400	-300	300	-250	250	-225	225	ps
RTT_Nom and RTT_WR turn- off time from ODTLoff reference	tAOF	0.3	0.7	0.3	0.7	0.3	0.7	0.3	0.7	tCK(avg)
RTT dynamic change skew	tADC	0.3	0.7	0.3	0.7	0.3	0.7	0.3	0.7	tCK(avg)
Write Leveli	ng Timings									
First DQS/DQS# rising edge after write leveling mode is programmed	tWLMRD	40	-	40		40		40	-	nCK
DQS/DQS# delay after write leveling mode is programmed	tWLDQSEN	25	-	25	- 31	25	-	25	-	nCK
Write leveling setup time from rising CK, CK# crossing to rising DQS, DQS# crossing	tWLS	325		245		195	-	165	-	ps
Write leveling hold time from rising DQS, DQS# crossing to rising CK, CK# crossing	tWLH	325		245	21st.	195	-	165	-	ps
Write leveling output delay	tWLO	0	9	0	9	0	9	0	7.5	ns
Write leveling output error	tWLOE	0	2	0	2	0	2	0	2	ns

5.4 PCIE 总线接口特性

5.4.1 PCIE 推荐交流工作条件

表 5-27 PCIE 交流工作条件

Parameter	Description	Min	Тур	Max	Unit
TUIPCIEX1	Unit interval for PCI Express gen1 (2.5 Gbit/s)	-	400	ı	ps



TUIPCIEX2	Unit interval for PCI Express gen2 (5 Gbit/s)	-	200	-	ps
Fssc	Spread spectrum modulation frequency	30	-	33	kHz
SSCtol	Spread spectrum modulation deviation	-5000	-	0	ppm
Vcm,ac	AC coupled common mode voltage	0	1	2000	mV
Zdiff	Nominal differential impedance	-	100	-	ohm
tsettle,cm	Common mode transient settle time (SATA gen1 only)	-	-	10	ns
Vtrans	Sequencing transient voltage	-2	-	2	V

5.5 DVO 接口特性

5.5.1 **DVO** 直流特性

表 5-28 DVO 直流特性

参数	描述	典型	单位
Ioh	输出高电平(VDDE-0.4V)时电流输出	12	mA
Iol	输出低电平(0.4V)时电流输入	12	mA

5.5.2 VGA 模拟特性

表 5-29 VGA 模拟特性

参数	描述	典型	单位
Voh	输出高电平电压值	0.7	V
Ioh	输出高电平时电流大小	18.67	mA
Zout	输出阻抗	100k	Ohm
Tdelay	输出延迟	1 clock cycle	-
Тсо	输出稳定时间	1.5	ns
Tfall	PD 下降时间	40	ns
Tst	PD 启动时间	60	ns
PSRR*	电源纹波抑制比	40@4MHz	db
PSRR	七/赤久/XJ中町山	55@1Hz	ub

^{*:} 测试时输出接带宽 100MHz 的低通滤波器

5.6 RGMII 接口特性

RGMII 共两个接口,分别由两个供电电源(GMAC0-RSM_3V3,GMAC1-IO_3V3),均支持 3.3V 工作电压。



5.6.1 **RGMII** 接口直流特性

表 5-30 RGMII 接口输出特性

参数	描述	典型	单位
Ioh	输出高电平(VDDE-0.4V)时电流输出	12	mA
Iol	输出低电平(0.4V)时电流输入	12	mA

表 5-31 RGMII 接口输入特性

参数	描述		最小	最大	单位
Vih	输入高电平电压	3.3V 供电	2.0	3.6	V
Vil	输入低电平电压	3.3V 供电	-0.3	0.8	v

5.6.2 **RGMII** 接口时序




图 5.14 RGMII 接口时序

表 5-32 RGMII 接口时序

参数	描述	最小	典型	最大	单位



Tsu	RX 信号建立时间	1	-	-	ns
Th	RX 信号保持时间	1	-	-	ns
Tskew	TXCK 相对 TX 数据的偏移	-500	-	+500	ps
Tr	TXD/TXCK 上升时间(10pf 负载)			1.2	ns
Tf	TXD/TXCK 下降时间(10pf 负载)			1.3	ns

5.7 SATA 接口特性

5.7.1 SATA 发送端特性

表 5-33 SATA 发送端特性

参数	描述	最小	典型	最大	单位
Zdiff	差分输出阻抗	85	100	115	ohm
Vdiff, TX	差分输出电压	320	400	480	mV
Vcm, DC	交流耦合的 SATA 接口上直流共模点	0	-	800	mV
Trise/fall	上升/下降时间(20%~80%)	36		176	ps

5.7.2 SATA 接收端特性

表 5-34 SATA 接收端特性

参数	描述	最小	典型	最大	单位
Zdiff	差分输入阻抗	85	100	115	ohm
Zs-e	单端输入阻抗	40	-	-	ohm
Vdiff, RX	差分输入电压	240	1	1600	mV
Vcm, DC	交流耦合的 SATA 接口上直流共模点 (供上下电瞬态分析)	800	900	970	mV
Vcm, AC	所允许的公模点正弦漂移峰峰值 (f=2MHz~200MHz)	100	-	200	mV
Trise/fall	1.5Gbps 时上升/下降时间(20%~80%)	100	-	273	ps
11186/1411	3.0Gbps 时上升/下降时间(20%~80%)	67	-	136	ps

5.8 USB 接口特性

下述表格源自 USB 2.0 规范, 更多信息请参考其中第7章。

表 5-35 USB 直流电气特性

Parameter	Symbol	Conditions	Min.	Max.	Units	
-----------	--------	------------	------	------	-------	--



InputLevelsforLow-/full-speed:					
High(driven)	VIH		2		V
High(floating)	VIHZ		2.7	3.6	V
Low	VIL			0.8	V
Differential Input Sensitivity	VDI	(D+)-(D-)	0.2		V
Differential Common Mode Range	VCM	Includes VDI range	0.8	2.5	V
Input Levels for High-speed:					
High-speed squelch detection threshold (differential signal amplitude)	VHSSQ		100	150	mV
High speed disconnect detection threshold (differential signal amplitude)	VHSDSC		525	625	mV
High-speed differential input signaling levels					
High-speed data signaling common mode voltage range(guide line for receiver)	VHSCM		-50	500	mV
Output Levels for Low-/full-speed:					
Low	VOL		0	0.3	V
High(Driven)	VOH		2.8	3.6	V
SE1	VOSE1	1/2	0.8		V
Output Signal Crossover Voltage	VCRS		1.3	2	V
Output Levels for High-speed:			XIII-		
High-speed idle level	VHSOI	7:4	-10	10	mV
High-speed data signaling high	VHSOH		360	440	mV
High-speed data signaling low	VHSOL	94.	-10	10	mV
Chirp J level(differential voltage)	VCHIRPJ	03/0	700	1100	mV
Chirp K level(differential voltage)	VCHIRPK	180	-900	-500	mV
Decoupling Capacitance:	,	9			
Downstream Facing Port Bypass Capacitance (perhub)	СНРВ	VBUS to GND	120		μF
Upstream Facing Port Bypass Capacitance	CRPB	VBUS to GND	1	10	μF
Input Capacitance for Low-/full-spec	ed:				
	CIND			150	pF
Upstream Facing Port(w/ocable)	CINUB			100	pF
Transceiver edge rate control capacitance	CEDGE			75	pF
InputImpedanceforHigh-speed:	1		i		i
TDRspecforhigh-speedtermination					
Terminations:	ı		i <u> </u>		i <u> </u>
Rus Pull-un Resistoron Unstream	RPU	1.5 k $\Omega \pm 5$ %	1.425	1.575	kΩ

67



Bus Pull-down Resistoron Downstream Facing Port	RPD	15k Ω ±5%	14.25	15.75	kΩ				
Input impedance exclusive of pullup/pulldown(forlow-/full-speed)	ZINP		300		kΩ				
Termination voltage for upstream facing port pullup(RPU)	VTERM		3	3.6	V				
Terminations in High-speed:									
Termination voltage in high-speed	VHSTERM		-10	10	mV				

表 5-36 USB 高速源电气特性

Symbol	Conditions	Min.	Max.	Units
THSR		500		ps
THSF		500		ps
s				
ZHSDRV	2	40.5	49.5	Ω
THSDRAT		479.76	480.24	Mb/s
THSFRAM		124.9375	125.0625	μs
THSRFI			4 high-speed bit times	
	1/2//		KIT	
	Source and receive	ver jitter spec	ified by the eye pa	attern
	THSR THSF S ZHSDRV THSDRAT THSFRAM THSRFI	THSR THSF S ZHSDRV THSDRAT THSFRAM THSRFI Source and receive	THSR 500 THSF 500 S 40.5 THSDRAT 479.76 THSFRAM 124.9375 THSRFI 479.76	THSR 500 THSF 500 S 40.5 49.5 THSDRAT 479.76 480.24 THSFRAM 124.9375 125.0625 THSRFI 4 high-speed bit times

表 5-37 USB 全速源电气特性

Parameter	Symbol	Conditions	Min.	Max.	Units
Driver Characteristics:		3.			
Rise Time	TFR		4	20	ns
Fall Time	TFF		4	20	ns
Differential Rise and Fall Time Matching	TFRFM	(TFR/TFF)	90	111.11	%
Driver Output Resistance for driver which is not high-speed capable	ZDRV		28	44	Ω
Clock Timings:					
Full-speed Data Rate for hubs and devices which are high-speed capable	TFDRATHS	Average bit rate	11.994	12.006	Mb/s
Full-speed Data Rate for devices which are not high-speed capable	TFDRATE	Average bit rate	11.97	12.03	Mb/s
Frame Interval	TFRAME		0.9995	1.0005	ms
Consecutive Frame Interval Jitter	TRFI	No clock adjustment		42	ns
Full-speed Data Timings:		· · · · · · · · · · · · · · · · · · ·			
Source Jitter To Next Total(including Transition	TDJ1		-3.5	3.5	ns



frequency tolerance):	For Paired Transitions	TDJ2	-4	4	ns
Source Jitter for Differential Transition to SE0 Transition		TFDEOP	-2	5	ns
Receiver Jitter:	To Next Transition	TJR1	-18.5	18.5	ns
	For Paired Transitions	TJR2	-9	9	ns
Source SE0 interva	l of EOP	TFEOPT	160	175	ns
Receiver SE0 interval of EOP		TFEOPR	82		ns
Width of SE0 interval during differential transition		TFST		14	ns

表 5-38 USB 低速源电气特性

Paran	neter	Symbol	Min.	Max.	Units
Driver Characteristics:	110001	Symbol	1411110	ITIAA.	Omts
	Rise Time	TLR	75	300	ns
Transition Time:	Fall Time	TLF	75	300	ns
Rise and Fall Time Matching	<u> </u>	TLRFM	80	125	%
Upstream Facing Port(w/cable, l	ow-speed only)	CLINUA	200	450	pF
Clock Timings:					
Low-speed Data Rate for hubs v	which are high-speed capable	TLDRATHS	1.49925	1.50075	Mb/s
Low-speed Data Rate for device capable	s which are not high-speed	TLDRATE	1.4775	1.5225	Mb/s
Low-speed Data Timings:					
Upstream facing port source Jitter Total(including frequency	To Next Transition	TUDJ1	-95	95	ns
tolerance):	For Paired Transitions	TUDJ2	-150	150	ns
Upstream facing port source Jitt SE0 Transition	er for Differential Transition to	TLDEOP	-40	100	ns
Upstream facing port	To Next Transition	TDJR1	-75	75	ns
differential Receiver Jitter:	For Paired Transitions	TDJR2	-45	45	ns
Downstream facing port source Jitter Total(including frequency	To Next Transition	TDDJ1	-25	25	ns
tolerance):	For Paired Transitions	TDDJ2	-14	14	ns
Downstream facing port source Transition to SE0 Transition	Jitter for Differential				ns
Downstream facing port Differential Receiver Jitter:	To Next Transition	TUJR1	-152	152	ns
Dinglehnal Receiver Jiner.	For Paired Transitions	TUJR2	-200	200	ns
Source SE0 interval of EOP		TLEOPT	1.25	1.5	μ s





Receiver SE0 interval of EOP	TLEOPR	670		ns	
Width of SE0 interval during differential transition	TLST		210	ns	

5.9 HDA 接口特性




图 5.15 HDA 接口时序图

表 5-39 HDA 接口时序表

参数	描述	最小	典型	最大	单位
T_cyc	HDA 时钟周期	-4	41.67	-	ns
T_tco	BITCLK 到 SDATAO/SYNC 的延迟	3 ×	70), -	10	ns
T_su	SDATAI 到 BITCLK 的建立时间。	20	-	-	ns



5.10 PRINT 接口特性




图 5.16 打印机接口时序

5.11 SPI Flash 接口特性

表 5-40 SPI Flash 接口时序

参数	描述	最小	典型	最大	单位
T_ckh	SCK 时钟高电平时间	0.5T-1	7 -	-	ns
T_ckl	SCK 时钟低电平时间	0.5T-1	-	-	ns
T_val	SCK 下降沿到数据输出的延迟	50,5	-	5	ns
T_su	数据输入建立时间	20	-	-	ns
T_h	数据输入保持时间	0	-	-	ns

注: T为SCK 时钟周期

5.12 I2C 接口特性

表 5-41 I2C 接口时序

参数	描述	最小	典型	最大	单位
T_ckh	SCL 时钟高电平时间	4	-	-	us
T_ckl	SCL 时钟低电平时间	5	-	-	us
T_val	SCL 下降沿到数据输出的延迟	5	-	-	us
T_su	数据建立时间(SDA 变化到 SCL 上升)	0	-	-	us
T_h	数据保持时间(SCL 下降到 SDA 变化)	0	-	-	us






图 5.17 I2C 接口时序



6 热特性

6.1 热参数

表 6-1 龙芯 2K0500 的热特性参数和推荐的最大值

Parameter	Value
TDP Max Power	5 Watts
$T_{\scriptscriptstyle A}$	25 ℃
T_J	125 ℃

表 6-2 龙芯 2K0500 的热阻参数


Heat sink	V_{air} (m/s)	$ heta_{J\!A}$ (C/W)	ψ_{JT} (°C/W)	$ heta_{JC}$ (°C/W)
	0	TBD	TBD	TBD
w/o	1	TBD	TBD	TBD
	2	TBD	TBD	TBD
	0	TBD	TBD	TBD
w/	1	TBD	TBD	TBD
	2	TBD	TBD	TBD

6.2 焊接温度

表 6-3 回流焊接温度分类表

Pro	Profile Feature			
Average ramp	3 °C/second max.			
	Temperature Min (Tsmin)	150 ℃		
Preheat	Temperature Max (Tsmax)	200 ℃		
	Time (Tsmin to Tsmax) (ts)	60-180 seconds		
Time maintained above	Temperature (TL)	217 ℃		
Time maintained above	Time (tL)	60-150 seconds		
Peak Te	emperature (Tp)	245 ℃		
Time within 5 ℃ of a	20-40 seconds			
Ram	6 ℃/second max.			
Time 25 ℃ t	to Peak Temperature	8 minutes max.		







7 PBGA 引脚排列和封装

7.1 PBGA 按引脚排列的封装引脚

表 7-1 按引脚排列的封装引脚表

Pin Number	Net/Pwr	Group	Net Name	X Coord	Y Coord
AA25	n	AC97	AC97_BIT_CLK	9600.00	-6400.00
AB25	n	AC97	AC97_DATA_I	9600.00	-7200.00
AA23	n	AC97	AC97_DATA_O	8000.00	-6400.00
Y21	n	AC97	AC97_RESET	6400.00	-5600.00
AA22	n	AC97	AC97_SYNC	7200.00	-6400.00
A22	n	ACPI	ACPI_BATLOWN	7200.00	9600.00
D22	n	ACPI	ACPI_EN	7200.00	7200.00
B23	n	ACPI	ACPI_LID	8000.00	8800.00
B20	n	ACPI	ACPI_PLTRSTN	5600.00	8800.00
A21	n	ACPI	ACPI_PMEN	6400.00	9600.00
A23	n	ACPI	ACPI_PWRBTNN	8000.00	9600.00
B24	n	ACPI	ACPI_PWROK	8800.00	8800.00
E19	n	ACPI	ACPI_PWRTYP	4800.00	6400.00
A20	n	ACPI	ACPI_RIN	5600.00	9600.00
E22	n	ACPI	ACPI_S3N	7200.00	6400.00
C23	n	ACPI	ACPI_S4N	8000.00	8000.00
D23	n	ACPI	ACPI_S5N ×	8000.00	7200.00
E21	n	ACPI	ACPI_SLPLANN	6400.00	6400.00
C21	n	ACPI	ACPI_SUSSTATN	6400.00	8000.00
C20	n	ACPI	ACPI_SYSRSTN	5600.00	8000.00
D20	n	ACPI	ACPI_VSBGATE	5600.00	7200.00
B22	n	ACPI	ACPI_WAKEN	7200.00	8800.00
AB23	n	CAN	CAN0_RX	8000.00	-7200.00
AB24	n	CAN	CAN0_TX	8800.00	-7200.00
AC24	n	CAN	CAN1_RX	8800.00	-8000.00
AC25	n	CAN	CAN1_TX	9600.00	-8000.00
F4	n	DDR	DDR_A00	-7200.00	5600.00
D2	n	DDR	DDR_A01	-8800.00	7200.00
G5	n	DDR	DDR_A02	-6400.00	4800.00
G4	n	DDR	DDR_A03	-7200.00	4800.00
D1	n	DDR	DDR_A04	-9600.00	7200.00
F2	n	DDR	DDR_A05	-8800.00	5600.00
F3	n	DDR	DDR_A06	-8000.00	5600.00
F1	n	DDR	DDR_A07	-9600.00	5600.00
E2	n	DDR	DDR_A08	-8800.00	6400.00
E1	n	DDR	DDR_A09	-9600.00	6400.00
H5	n	DDR	DDR_A10	-6400.00	4000.00



	ı	T			1
H4	n	DDR	DDR_A11	-7200.00	4000.00
Н3	n	DDR	DDR_A12	-8000.00	4000.00
F7	n	DDR	DDR_A13	-4800.00	5600.00
H2	n	DDR	DDR_A14	-8800.00	4000.00
Ј3	n	DDR	DDR_A15	-8000.00	3200.00
C4	n	DDR	DDR_BA0	-7200.00	8000.00
C1	n	DDR	DDR_BA1	-9600.00	8000.00
G3	n	DDR	DDR_BA2	-8000.00	4800.00
D6	n	DDR	DDR_CASN	-5600.00	7200.00
G2	n	DDR	DDR_CKE0	-8800.00	4800.00
H1	n	DDR	DDR_CKE1	-9600.00	4000.00
A3	n	DDR	DDR_CKN0	-8000.00	9600.00
B4	n	DDR	DDR_CKN1	-7200.00	8800.00
В3	n	DDR	DDR_CKP0	-8000.00	8800.00
A4	n	DDR	DDR CKP1	-7200.00	9600.00
M2	n	DDR	DDR_DQ00	-8800.00	800.00
M4	n	DDR	DDR_DQ01	-7200.00	800.00
M1	n	DDR	DDR_DQ02	-9600.00	800.00
N3	n	DDR	DDR_DQ03	-8000.00	0.00
P3	n	DDR	DDR_DQ04	-8000.00	-800.00
P1	n	DDR	DDR_DQ05	-9600.00	-800.00
P2	n	DDR	DDR_DQ06	-8800.00	-800.00
P4	n	DDR	DDR_DQ07	-7200.00	-800.00
J1	n	DDR	DDR_DQ08	-9600.00	3200.00
J2	n	DDR	DDR_DQ09	-8800.00	3200.00
L3	n	DDR	DDR_DQ10	-8000.00	1600.00
K1	n	DDR	DDR_DQ11	-9600.00	2400.00
L2	n	DDR	DDR_DQ12	-8800.00	1600.00
K4	n	DDR	DDR DQ13	-7200.00	2400.00
M5	n	DDR	DDR_DQ14	-6400.00	800.00
LI	n	DDR	DDR_DQ15	-9600.00	1600.00
A5	n	DDR	DDR_DQ16	-6400.00	9600.00
B6	n	DDR	DDR_DQ17	-5600.00	8800.00
A6		DDR	DDR_DQ18	-5600.00	9600.00
C7	n	DDR	DDR_DQ19	-4800.00	8000.00
C7	n	DDR	DDR_DQ19	-4000.00	8000.00
	n		,		
D8	n	DDR DDR	DDR_DQ21	-4000.00	7200.00
A8	n		DDR_DQ22	-4000.00	9600.00
B8	n	DDR	DDR_DQ23	-4000.00	8800.00
C9	n	DDR	DDR_DQ24	-3200.00	8000.00
A9	n	DDR	DDR_DQ25	-3200.00	9600.00
E10	n	DDR	DDR_DQ26	-2400.00	6400.00
A10	n	DDR	DDR_DQ27	-2400.00	9600.00
C11	n	DDR	DDR_DQ28	-1600.00	8000.00
B11	n	DDR	DDR_DQ29	-1600.00	8800.00
A11	n	DDR	DDR_DQ30	-1600.00	9600.00



1	T				
D10	n	DDR	DDR_DQ31	-2400.00	7200.00
M3	n	DDR	DDR_DQM0	-8000.00	800.00
K5	n	DDR	DDR_DQM1	-6400.00	2400.00
E8	n	DDR	DDR_DQM2	-4000.00	6400.00
B9	n	DDR	DDR_DQM3	-3200.00	8800.00
N2	n	DDR	DDR_DQSN0	-8800.00	0.00
K2	n	DDR	DDR_DQSN1	-8800.00	2400.00
В7	n	DDR	DDR_DQSN2	-4800.00	8800.00
C10	n	DDR	DDR_DQSN3	-2400.00	8000.00
N1	n	DDR	DDR_DQSP0	-9600.00	0.00
К3	n	DDR	DDR_DQSP1	-8000.00	2400.00
A7	n	DDR	DDR_DQSP2	-4800.00	9600.00
B10	n	DDR	DDR_DQSP3	-2400.00	8800.00
B5	n	DDR	DDR_ODT0	-6400.00	8800.00
D7	n	DDR	DDR_ODT1	-4800.00	7200.00
C6	n	DDR	DDR_RASN	-5600.00	8000.00
G1	n	DDR	DDR_RESETN	-9600.00	4800.00
E3	n	DDR	DDR_REXT	-8000.00	6400.00
C5	n	DDR	DDR_SCSN0	-6400.00	8000.00
E6	n	DDR	DDR_SCSN1	-5600.00	6400.00
E7	n	DDR	DDR_WEN	-4800.00	6400.00
W25	n	EJTAG	EJTAG_SEL	9600.00	-4800.00
W23	n	EJTAG	EJTAG_TCK	8000.00	-4800.00
W22	n	EJTAG	EJTAG_TDI	7200.00	-4800.00
W24	n	EJTAG	EJTAG_TDO	8800.00	-4800.00
V22	n	EJTAG	EJTAG_TMS	7200.00	-4000.00
V23	n	EJTAG	EJTAG_TRST	8000.00	-4000.00
E16	n	GMAC	GMAC0_MDCK	2400.00	6400.00
A16	n	GMAC	GMAC0_MDIO	2400.00	9600.00
A19	n	GMAC	GMAC0_RCTL	4800.00	9600.00
D19	n	GMAC	GMAC0_RX_CLK	4800.00	7200.00
B21	n	GMAC	GMAC0_RXD0	6400.00	8800.00
B18	n	GMAC	GMAC0_RXD1	4000.00	8800.00
C18	n	GMAC	GMAC0_RXD2	4000.00	8000.00
B19	n	GMAC	GMAC0_RXD3	4800.00	8800.00
B17	n	GMAC	GMAC0_TCTL	3200.00	8800.00
D18	n	GMAC	GMAC0_TX_CLK_I	4000.00	7200.00
E17	n	GMAC	GMAC0_TX_CLK_O	3200.00	6400.00
A18	n	GMAC	GMAC0_TXD0	4000.00	9600.00
A17	n	GMAC	GMAC0_TXD1	3200.00	9600.00
C17	n	GMAC	GMAC0_TXD2	3200.00	8000.00
C16	n	GMAC	GMAC0_TXD3	2400.00	8000.00
AD12	n	GMAC	GMAC1_RX_CLK	-800.00	-8800.00
AC12	n	GMAC	GMAC1_TX_CLK_I	-800.00	-8000.00
AB12	n	GMAC	GMAC1_TX_CLK_O	-800.00	-7200.00
W21	n	I2C	I2C_SCL	6400.00	-4800.00
	l	l	_		



	1	1			T
Y22	n	I2C	I2C_SDA	7200.00	-5600.00
AA24	n	PS2	KB_CLK	8800.00	-6400.00
Y25	n	PS2	KB_DAT	9600.00	-5600.00
AE11	n	LCD	LCD_CLK	-1600.00	-9600.00
AD11	n	LCD	LCD_D00	-1600.00	-8800.00
Y11	n	LCD	LCD_D01	-1600.00	-5600.00
AE10	n	LCD	LCD_D02	-2400.00	-9600.00
AC11	n	LCD	LCD_D03	-1600.00	-8000.00
AA11	n	LCD	LCD_D04	-1600.00	-6400.00
AD10	n	LCD	LCD_D05	-2400.00	-8800.00
AA10	n	LCD	LCD_D06	-2400.00	-6400.00
AB10	n	LCD	LCD_D07	-2400.00	-7200.00
AC10	n	LCD	LCD_D08	-2400.00	-8000.00
AC9	n	LCD	LCD_D09	-3200.00	-8000.00
AE8	n	LCD	LCD_D10	-4000.00	-9600.00
AE9	n	LCD	LCD_D11	-3200.00	-9600.00
AD9	n	LCD	LCD_D12	-3200.00	-8800.00
AE6	n	LCD	LCD_D13	-5600.00	-9600.00
AA9	n	LCD	LCD_D14	-3200.00	-6400.00
AC8	n	LCD	LCD_D15	-4000.00	-8000.00
AD8	n	LCD	LCD_D16	-4000.00	-8800.00
AD7	n	LCD	LCD_D17	-4800.00	-8800.00
AE7	n	LCD	LCD_D18	-4800.00	-9600.00
Y9	n	LCD	LCD_D19	-3200.00	-5600.00
AA8	n	LCD	LCD_D20	-4000.00	-6400.00
AD6	n	LCD	LCD_D21	-5600.00	-8800.00
AC6	n	LCD	LCD_D22	-5600.00	-8000.00
AC7	n	LCD	LCD_D23	-4800.00	-8000.00
AE13	n	LCD	LCD_DE	0.00	-9600.00
AA12	n	LCD	LCD_HSYNC	-800.00	-6400.00
AÈ12	n	LCD	LCD_VSYNC	-800.00	-9600.00
AA18	n	LPC	LPC_AD0	4000.00	-6400.00
AB20	n	LPC	LPC_AD1	5600.00	-7200.00
AC21	n	LPC	LPC_AD2	6400.00	-8000.00
AA19	n	LPC	LPC_AD3	4800.00	-6400.00
AD22	n	LPC	LPC_FRAMEN	7200.00	-8800.00
AC22	n	LPC	LPC_SERIRQN	7200.00	-8000.00
Y23	n	PS2	MS_CLK	8000.00	-5600.00
Y24	n	PS2	MS_DAT	8800.00	-5600.00
AE14	n	NAND	NAND_ALE	800.00	-9600.00
AB14	n	NAND	NAND_CE	800.00	-7200.00
AD13	n	NAND	NAND_CLE	0.00	-8800.00
AE15	n	NAND	NAND_D6	1600.00	-9600.00
AD14	n	NAND	NAND_D7	800.00	-8800.00
AA13	n	NAND	NAND_RD	0.00	-6400.00
AC14	n	NAND	NAND_RDY	800.00	-8000.00
	L			555.00	5550.00



F	I	Γ	I		T
AC13	n	NAND	NAND_WR	0.00	-8000.00
R4	n	PCI	PCI_AD00	-7200.00	-1600.00
R5	n	PCI	PCI_AD01	-6400.00	-1600.00
R2	n	PCI	PCI_AD02	-8800.00	-1600.00
R3	n	PCI	PCI_AD03	-8000.00	-1600.00
Т6	n	PCI	PCI_AD04	-5600.00	-2400.00
T2	n	PCI	PCI_AD05	-8800.00	-2400.00
R1	n	PCI	PCI_AD06	-9600.00	-1600.00
U2	n	PCI	PCI_AD07	-8800.00	-3200.00
T1	n	PCI	PCI_AD08	-9600.00	-2400.00
U1	n	PCI	PCI_AD09	-9600.00	-3200.00
T3	n	PCI	PCI_AD10	-8000.00	-2400.00
V2	n	PCI	PCI_AD11	-8800.00	-4000.00
V1	n	PCI	PCI_AD12	-9600.00	-4000.00
W1	n	PCI	PCI_AD13	-9600.00	-4800.00
V6	n	PCI	PCI_AD14	-5600.00	-4000.00
AA3	n	PCI	PCI_AD15	-8000.00	-6400.00
AA4	n	PCI	PCI_AD16	-7200.00	-6400.00
AB3	n	PCI	PCI_AD17	-8000.00	-7200.00
W3	n	PCI	PCI_AD18	-8000.00	-4800.00
Y1	n	PCI	PCI_AD19	-9600.00	-5600.00
Y2	n	PCI	PCI_AD20	-8800.00	-5600.00
W5	n	PCI	PCI_AD21	-6400.00	-4800.00
Y5	n	PCI	PCI_AD22	-6400.00	-5600.00
AB1	n	PCI	PCI_AD23	-9600.00	-7200.00
AC1	n	PCI	PCI_AD24	-9600.00	-8000.00
AD5	n	PCI	PCI_AD25	-6400.00	-8800.00
AE4	n	PCI	PCI_AD26	-7200.00	-9600.00
AE5	n	PCI	PCI_AD27	-6400.00	-9600.00
AA2	n	PCI	PCI_AD28	-8800.00	-6400.00
AÊ3	n	PCI	PCI_AD29	-8000.00	-9600.00
AD2	n	PCI	PCI AD30	-8800.00	-8800.00
AD3	n	PCI	PCI_AD31	-8000.00	-8800.00
T5	n	PCI	PCI CBEN0	-6400.00	-2400.00
U3	n	PCI	PCI_CBEN1	-8000.00	-3200.00
W4	n	PCI	PCI_CBEN2	-7200.00	-4800.00
AB2	n	PCI	PCI CBEN3	-8800.00	-7200.00
AA6	n	PCI	PCI CLK	-5600.00	-6400.00
U4	n	PCI	PCI_DEVSELN	-7200.00	-3200.00
Y4	n	PCI	PCI FRAMEN	-7200.00	-5600.00
AC2	n	PCI	PCI GNTN0	-8800.00	-8000.00
Y7	n	PCI	PCI_GNTN1	-4800.00	-5600.00
AB8	n	PCI	PCI IDSEL	-4000.00	-7200.00
AA1	n	PCI	PCI_IRDYN	-9600.00	-6400.00
Y3	n	PCI	PCI_PAR	-8000.00	-5600.00
W2		PCI	PCI_PERR	-8800.00	-4800.00
VV Z	n	rCi	I CI_FEKK	-0000.00	-4000.00



T					
AD4	n	PCI	PCI_REQN0	-7200.00	-8800.00
AC5	n	PCI	PCI_REQN1	-6400.00	-8000.00
AC4	n	PCI	PCI_RESETN	-7200.00	-8000.00
U5	n	PCI	PCI_SERR	-6400.00	-3200.00
V3	n	PCI	PCI_STOPN	-8000.00	-4000.00
V5	n	PCI	PCI_TRDYN	-6400.00	-4000.00
C13	n	PCIE	PCIE_PRSNT0	0.00	8000.00
C12	n	PCIE	PCIE_PRSNT1	-800.00	8000.00
F23	n	PCIE	PCIE_REFCLKM	8000.00	5600.00
A13	n	PCIE	PCIE_REFCLKOUTN0	0.00	9600.00
B12	n	PCIE	PCIE_REFCLKOUTN1	-800.00	8800.00
B13	n	PCIE	PCIE_REFCLKOUTP0	0.00	8800.00
A12	n	PCIE	PCIE_REFCLKOUTP1	-800.00	9600.00
F24	n	PCIE	PCIE_REFCLKP	8800.00	5600.00
K20	n	PCIE	PCIE_RESREF	5600.00	2400.00
D13	n	PCIE	PCIE_RSTN	0.00	7200.00
G21	n	PCIE	PCIE_RXM0	6400.00	4800.00
G25	n	PCIE	PCIE_RXM1	9600.00	4800.00
G22	n	PCIE	PCIE_RXP0	7200.00	4800.00
F25	n	PCIE	PCIE_RXP1	9600.00	5600.00
G20	n	PCIE	PCIE_TXM0	5600.00	4800.00
J20	n	PCIE	PCIE_TXM1	5600.00	3200.00
F20	n	PCIE	PCIE_TXP0	5600.00	5600.00
H20	n	PCIE	PCIE_TXP1	5600.00	4000.00
AD24	n	PWM	PWM0	8800.00	-8800.00
AA20	n	PWM	PWM1	5600.00	-6400.00
Y19	n	PWM	PWM2	4800.00	-5600.00
AB21	n	PWM	PWM3	6400.00	-7200.00
D25	n	RTC	RTC_DOTESTN	9600.00	7200.00
D24	n	RTC	RTC_RSMRSTN	8800.00	7200.00
E25	n	RTC	RTC_RTCRSTN	9600.00	6400.00
C25	n	RTC	RTC_XI	9600.00	8000.00
C24	n	RTC	RTC_XO	8800.00	8000.00
E15	n	SATA	SATA LEDN0	1600.00	6400.00
E14	n	SATA	SATA_LEDN1	800.00	6400.00
L21	n	SATA	SATA_REFCLKM0	6400.00	1600.00
J21	n	SATA	SATA_REFCLKM1	6400.00	3200.00
L22	n	SATA	SATA REFCLKP0	7200.00	1600.00
J22	n	SATA	SATA_REFCLKP1	7200.00	3200.00
M20	n	SATA	SATA_RESREF	5600.00	800.00
K25	n	SATA	SATA0_RXN	9600.00	2400.00
L25	n	SATA	SATA0_RXP	9600.00	1600.00
K24	n	SATA	SATA0_TXN	8800.00	2400.00
K23	n	SATA	SATA0_TXP	8000.00	2400.00
H25	n	SATA	SATA1_RXN	9600.00	4000.00
J25	n	SATA	SATA1_RXP	9600.00	3200.00
323	**	S11111	2.11111_IVII	7000.00	5200.00



H24	n	SATA	SATA1_TXN	8800.00	4000.00
	n				
H23	n	SATA	SATA1_TXP	8000.00	4000.00
A14	n	SDIO	SDIO_CLK	800.00	9600.00
C14	n	SDIO	SDIO_CMD	800.00	8000.00
D14	n	SDIO	SDIO_DATA0	800.00	7200.00
B14	n	SDIO	SDIO_DATA1	800.00	8800.00
A15	n	SDIO	SDIO_DATA2	1600.00	9600.00
B15	n	SDIO	SDIO_DATA3	1600.00	8800.00
AB15	n	SPI	SPI0_CLK	1600.00	-7200.00
AB16	n	SPI	SPIO_CSN	2400.00	-7200.00
Y13	n	SPI	SPI0_MISO	0.00	-5600.00
AD15	n	SPI	SPI0_MOSI	1600.00	-8800.00
AA15	n	SPI	SPI1_CLK	1600.00	-6400.00
AC17	n	SPI	SPI1_CSN	3200.00	-8000.00
AE18	n	SPI	SPI1_MISO	4000.00	-9600.00
AC16	n	SPI	SPI1_MOSI	2400.00	-8000.00
Y17	n	SYS	SYS_INTN0	3200.00	-5600.00
AD23	n	SYS	SYS_INTN1	8000.00	-8800.00
V21	n	SYS	SYS_TESTCLK	6400.00	-4000.00
D12	n	SYS	SYS_XTALI	-800.00	7200.00
E12	n	SYS	SYS_XTALO	-800.00	6400.00
R25	n	USB3.0	U3_DM	9600.00	-1600.00
P25	n	USB3.0	U3_DP	9600.00	-800.00
N21	n	USB3.0	U3_REFCLK_M	6400.00	0.00
N22	n	USB3.0	U3_REFCLK_P	7200.00	0.00
N20	n	USB3.0	U3_RESREF	5600.00	0.00
M23	n	USB3.0	U3_RX_M	8000.00	800.00
M24	n	USB3.0	U3_RX_P	8800.00	800.00
N25	n	USB3.0	-U3_TX_M	9600.00	0.00
M25	n	USB3.0	U3_TX_P	9600.00	800.00
P22	n	USB3.0	U3_VBUS	7200.00	-800.00
AA16	n	UART	UARTO_CTS	2400.00	-6400.00
AD19	n	UART	UART0_DCD	4800.00	-8800.00
AB18	n	UART	UARTO DSR	4000.00	-7200.00
AD18	n	UART	UART0_DTR	4000.00	-8800.00
AC19	n	UART	UART0_RI	4800.00	-8000.00
AC18	n	UART	UARTO RTS	4000.00	-8000.00
AD17	n	UART	UARTO_RXD	3200.00	-8800.00
AE19	n	UART	UARTO_TXD	4800.00	-9600.00
AE20	n	UART	UART1_CTS	5600.00	-9600.00
AC20	n	UART	UART1_RTS	5600.00	-8000.00
AE21	n	UART	UART1_RXD	6400.00	-9600.00
AD20		UART	UART1_TXD	5600.00	-8800.00
	n		UART1_IXD UART2_RXD	3200.00	-6400.00
AA17	n	UART	_		
AD21	n	UART	UART2_TXD	6400.00	-8800.00
AE22	n	UART	UART3_RXD	7200.00	-9600.00



	T	T		Г	
AE23	n	UART	UART3_TXD	8000.00	-9600.00
R23	n	USB2.0	USB0_DM	8000.00	-1600.00
R24	n	USB2.0	USB0_DP	8800.00	-1600.00
R21	n	USB2.0	USB0_ID	6400.00	-1600.00
D16	n	USB2.0	USB0_OVRCUR	2400.00	7200.00
R22	n	USB2.0	USB0_TXRTUNE	7200.00	-1600.00
R20	n	USB2.0	USB0_VBUS	5600.00	-1600.00
P21	n	USB2.0	USB0_XI	6400.00	-800.00
P20	n	USB2.0	USB0_XO	5600.00	-800.00
T21	n	USB2.0	USB1_DM	6400.00	-2400.00
T22	n	USB2.0	USB1_DP	7200.00	-2400.00
D15	n	USB2.0	USB1_OVRCUR	1600.00	7200.00
T20	n	USB2.0	USB1_TXRTUNE	5600.00	-2400.00
T25	n	USB2.0	USB2_DM	9600.00	-2400.00
U25	n	USB2.0	USB2_DP	9600.00	-3200.00
C15	n	USB2.0	USB2_OVRCUR	1600.00	8000.00
U24	n	USB2.0	USB2_TXRTUNE	8800.00	-3200.00
V25	n	USB2.0	USB3_DM	9600.00	-4000.00
V24	n	USB2.0	USB3_DP	8800.00	-4000.00
B16	n	USB2.0	USB3_OVRCUR	2400.00	8800.00
U23	n	USB2.0	USB3_TXRTUNE	8000.00	-3200.00
AD16	n	VGA	VGA_BOUT	2400.00	-8800.00
Y14	n	VGA	VGA_COMP -	800.00	-5600.00
AB6	n	VGA	VGA EN	-5600.00	-7200.00
AC15	n	VGA	VGA_GOUT	1600.00	-8000.00
AB5	n	VGA	VGA_HSYNC	-6400.00	-7200.00
AE17	n	VGA	VGA_REXT	3200.00	-9600.00
AE16	n	VGA	VGA_ROUT	2400.00	-9600.00
AA7	n	VGA	VGA_VSYNC	-4800.00	-6400.00
F13	n_pll		PLL_AVDD	0.00	5600.00
J14	n_pll		PLL AVSS	800.00	3200.00
J12	n_pll		PLL DDR AVDD	-800.00	3200.00
J13	n_pll		PLL_DDR_AVSS	0.00	3200.00
F11	n_pll		PLL_NODE_AVDD	-1600.00	5600.00
F12	n_pll		PLL_NODE_AVSS	-800.00	5600.00
Н6	p		DDR_VDDE	-5600.00	4000.00
J4	p		DDR_VDDE	-7200.00	3200.00
J5	p		DDR VDDE	-6400.00	3200.00
J6	р		DDR_VDDE	-5600.00	3200.00
K6	р		DDR_VDDE	-5600.00	2400.00
K9	р		DDR_VDDE	-3200.00	2400.00
B2			DDR_VDDE	-8800.00	8800.00
C2	p		DDR_VDDE	-8800.00	8000.00
C2	p		DDR_VDDE	-8000.00	8000.00
D3	p		DDR_VDDE	-8000.00	7200.00
	p				
D4	p	j	DDR_VDDE	-7200.00	7200.00



D.f.		DDD VDDE	6400.00	7200.00
D5	p	DDR_VDDE	-6400.00	7200.00
E4	p	DDR_VDDE	-7200.00	6400.00
E5	p	DDR_VDDE	-6400.00	6400.00
F5	p	DDR_VDDE	-6400.00	5600.00
F6	p	DDR_VDDE	-5600.00	5600.00
G6	p	DDR_VDDE	-5600.00	4800.00
N6	p	DDR_VREF_0	-5600.00	0.00
F10	p	DDR_VREF_1	-2400.00	5600.00
AA5	p	IO_3V3	-6400.00	-6400.00
AA21	p	IO_3V3	6400.00	-6400.00
AB4	p	IO_3V3	-7200.00	-7200.00
AB7	p	IO_3V3	-4800.00	-7200.00
AB19	p	IO_3V3	4800.00	-7200.00
AB22	p	IO_3V3	7200.00	-7200.00
AC3	p	IO_3V3	-8000.00	-8000.00
AC23	p	IO_3V3	8000.00	-8000.00
E13	p	IO_3V3	0.00	6400.00
F14	p	IO_3V3	800.00	5600.00
V4	p	IO_3V3	-7200.00	-4000.00
W6	p	IO_3V3	-5600.00	-4800.00
W20	p	IO_3V3	5600.00	-4800.00
Y6	p	IO_3V3	-5600.00	-5600.00
Y8	p	IO_3V3	-4000.00	-5600.00
Y18	p	IO_3V3	4000.00	-5600.00
Y20	p	IO_3V3 /-/	5600.00	-5600.00
F21	p	PSU_1V1	6400.00	5600.00
F22	p	PSU_1V1	7200.00	5600.00
H21	p	PSU_1V1	6400.00	4000.00
H22	p	PSU_1V1	7200.00	4000.00
K17	p	PSU_1V1	3200.00	2400.00
M17	p	PSU_1V1	3200.00	800.00
P17	p	PSU_IVI	3200.00	-800.00
T17	p	PSU_1V1	3200.00	-2400.00
L20	p	PSU_3V3	5600.00	1600.00
L23	p	PSU_3V3	8000.00	1600.00
L24	p	PSU_3V3	8800.00	1600.00
M21	p	PSU_3V3	6400.00	800.00
M22		PSU_3V3	7200.00	800.00
P23	p	PSU_3V3	8000.00	-800.00
P23	p			
	p	PSU_3V3	8800.00	-800.00
U21	p	PSU_3V3	6400.00	-3200.00
U22	p	PSU_3V3	7200.00	-3200.00
C19	p	RSM_3V3	4800.00	8000.00
C22	p	RSM_3V3	7200.00	8000.00
D17	p	RSM_3V3	3200.00	7200.00
D21	p	RSM_3V3	6400.00	7200.00



E24	n	RTC_3V3	8800.00	6400.00
P9	p		-3200.00	-800.00
	p	THSENS_AVDD		
N14	p	VDD_CORE	800.00	0.00
P15	p	VDD_CORE	1600.00	-800.00
P16	p	VDD_CORE	2400.00	-800.00
R11	p	VDD_CORE	-1600.00	-1600.00
R14	p	VDD_CORE	800.00	-1600.00
R15	p	VDD_CORE	1600.00	-1600.00
T9	p	VDD_CORE	-3200.00	-2400.00
T12	p	VDD_CORE	-800.00	-2400.00
K10	p	VDD_CORE	-2400.00	2400.00
K11	p	VDD_CORE	-1600.00	2400.00
K13	p	VDD_CORE	0.00	2400.00
K15	p	VDD_CORE	1600.00	2400.00
K16	p	VDD_CORE	2400.00	2400.00
L13	p	VDD_CORE	0.00	1600.00
L14	p	VDD_CORE	800.00	1600.00
M15	p	VDD_CORE	1600.00	800.00
M16	p	VDD_CORE	2400.00	800.00
N13	p	VDD_CORE	0.00	0.00
T13	p	VDD_CORE	0.00	-2400.00
T15	p	VDD_CORE	1600.00	-2400.00
T16	p	VDD_CORE -/	2400.00	-2400.00
U12	p	VDD_CORE	-800.00	-3200.00
U16	p	VDD_CORE	2400.00	-3200.00
L10	p	VDD_NODE	-2400.00	1600.00
L11	p	VDD_NODE	-1600.00	1600.00
M11	p	VDD_NODE	-1600.00	800.00
M12	р	VDD_NODE	-800.00	800.00
N12	p	VDD_NODE	-800.00	0.00
P10	p	VDD_NODE	-2400.00	-800.00
P11	p	VDD_NODE	-1600.00	-800.00
P12	p	VDD_NODE	-800.00	-800.00
F17	p	VDD_RSM	3200.00	5600.00
F18	p	VDD_RSM	4000.00	5600.00
J16	p	VDD_RSM	2400.00	3200.00
Y15	p	VGA A3V3	1600.00	-5600.00
A24	p	VSS	8800.00	9600.00
AA14	p	VSS	800.00	-6400.00
AB9	p	VSS	-3200.00	-7200.00
AB11	p	VSS	-1600.00	-7200.00
AB13	p	VSS	0.00	-7200.00
AB17		VSS	3200.00	-7200.00
AD1	p	VSS	-9600.00	-8800.00
AD1 AD25	p	VSS	9600.00	-8800.00
	p			
AE2	p	VSS	-8800.00	-9600.00



AE24 p VSS 8800.00 -9600 B25 p VSS 9600.00 8800. E18 p VSS 4000.00 6400. E20 p VSS 5600.00 6400. E23 p VSS 8000.00 6400. F15 p VSS 1600.00 5600. F16 p VSS 4800.00 5600. F19 p VSS 8000.00 4800. G23 p VSS 8000.00 4800. G24 p VSS 8800.00 3200. J15 p VSS 3200.00 3200. J23 p VSS 8000.00 3200. J24 p VSS 8800.00 3200. K12 p VSS 800.00 2400. K14 p VSS 6400.00 2400. K21 p VSS 7200.00 2400. </th <th>.00 .00 .00 .00 .00 .00 .00 .00 .00 .00</th>	.00 .00 .00 .00 .00 .00 .00 .00 .00 .00
E18 p VSS 4000.00 6400. E20 p VSS 5600.00 6400. E23 p VSS 8000.00 6400. F15 p VSS 1600.00 5600. F16 p VSS 2400.00 5600. F19 p VSS 4800.00 5600. G23 p VSS 8000.00 4800. G24 p VSS 8800.00 4800. J15 p VSS 1600.00 3200. J17 p VSS 8000.00 3200. J23 p VSS 8000.00 3200. J24 p VSS 8800.00 3200. K12 p VSS 800.00 2400. K14 p VSS 6400.00 2400. K21 p VSS 7200.00 2400.	.000 .000 .000 .000 .000 .000 .000 .00
E20 p VSS 5600.00 6400. E23 p VSS 8000.00 6400. F15 p VSS 1600.00 5600. F16 p VSS 2400.00 5600. F19 p VSS 4800.00 5600. G23 p VSS 8000.00 4800. G24 p VSS 8800.00 4800. J15 p VSS 3200.00 3200. J23 p VSS 8000.00 3200. J24 p VSS 8800.00 3200. K12 p VSS 8800.00 2400. K14 p VSS 6400.00 2400. K21 p VSS 7200.00 2400. K22 p VSS 7200.00 2400.	.000 .000 .000 .000 .000 .000 .000 .00
E23	.00 .00 .00 .00 .00 .00 .00 .00
F15	.00 .00 .00 .00 .00 .00 .00 .00
F16 p VSS 2400.00 5600. F19 p VSS 4800.00 5600. G23 p VSS 8000.00 4800. G24 p VSS 8800.00 4800. J15 p VSS 1600.00 3200. J17 p VSS 3200.00 3200. J23 p VSS 8000.00 3200. J24 p VSS 8800.00 3200. K12 p VSS -800.00 2400. K14 p VSS 6400.00 2400. K21 p VSS 7200.00 2400.	.00 .00 .00 .00 .00 .00 .00
F19 p VSS 4800.00 5600.0 G23 p VSS 8000.00 4800.0 G24 p VSS 8800.00 4800.0 J15 p VSS 1600.00 3200.0 J17 p VSS 3200.00 3200.0 J23 p VSS 8000.00 3200.0 J24 p VSS 8800.00 3200.0 K12 p VSS -800.00 2400.0 K14 p VSS 6400.00 2400.0 K21 p VSS 6400.00 2400.0 K22 p VSS 7200.00 2400.0	.00 .00 .00 .00 .00 .00
G23 p VSS 8000.00 4800. G24 p VSS 8800.00 4800. J15 p VSS 1600.00 3200. J17 p VSS 3200.00 3200. J23 p VSS 8000.00 3200. J24 p VSS 8800.00 3200. K12 p VSS -800.00 2400. K14 p VSS 800.00 2400. K21 p VSS 6400.00 2400. K22 p VSS 7200.00 2400.	.00 .00 .00 .00 .00
G24 p VSS 8800.00 4800. J15 p VSS 1600.00 3200. J17 p VSS 3200.00 3200. J23 p VSS 8000.00 3200. J24 p VSS 8800.00 3200. K12 p VSS -800.00 2400. K14 p VSS 800.00 2400. K21 p VSS 6400.00 2400. K22 p VSS 7200.00 2400.	.00 .00 .00 .00
J15 p VSS 1600.00 3200.0 J17 p VSS 3200.00 3200.0 J23 p VSS 8000.00 3200.0 J24 p VSS 8800.00 3200.0 K12 p VSS -800.00 2400.0 K14 p VSS 800.00 2400.0 K21 p VSS 6400.00 2400.0 K22 p VSS 7200.00 2400.0	.00
J17 p VSS 3200.00 3200. J23 p VSS 8000.00 3200. J24 p VSS 8800.00 3200. K12 p VSS -800.00 2400. K14 p VSS 800.00 2400. K21 p VSS 6400.00 2400. K22 p VSS 7200.00 2400.	.00 .00
J23 p VSS 8000.00 3200.0 J24 p VSS 8800.00 3200.0 K12 p VSS -800.00 2400.0 K14 p VSS 800.00 2400.0 K21 p VSS 6400.00 2400.0 K22 p VSS 7200.00 2400.0	.00
J24 p VSS 8800.00 3200. K12 p VSS -800.00 2400. K14 p VSS 800.00 2400. K21 p VSS 6400.00 2400. K22 p VSS 7200.00 2400.	.00
K12 p VSS -800.00 2400.0 K14 p VSS 800.00 2400.0 K21 p VSS 6400.00 2400.0 K22 p VSS 7200.00 2400.0	
K14 p VSS 800.00 2400. K21 p VSS 6400.00 2400. K22 p VSS 7200.00 2400.	.00
K21 p VSS 6400.00 2400. K22 p VSS 7200.00 2400.	
K22 p VSS 7200.00 2400.	.00
	.00
112 p Vec 200.00 1000	.00
L12 p VSS -800.00 1600.	.00
L15 p VSS 1600.00 1600.	.00
L16 p VSS 2400.00 1600.	.00
L17 p VSS 3200.00 1600.	.00
M10 p VSS -2400.00 800.0	00
M13 p VSS 0.00 800.0	00
M14 p VSS 800.00 800.0	00
N10 p VSS -2400.00 0.00	
N11 p VSS -1600.00 0.00	
N15 p VSS 1600.00 0.00	
N16 p VSS 2400.00 0.00	
N17 p VSS 3200.00 0.00	
N23 p VSS 8000.00 0.00	
N24 p VSS 8800.00 0.00	
P13 p VSS 0.00 -800.0	00
P14 p VSS 800.00 -800.0	00
R6 p VSS -5600.00 -1600	0.00
R10 p VSS -2400.00 -1600	0.00
R12 p VSS -800.00 -1600	0.00
R13 p VSS 0.00 -1600	
R16 p VSS 2400.00 -1600	
R17 p VSS 3200.00 -1600	
T4 p VSS -7200.00 -2400	
T10 p VSS -2400.00 -2400	
T11 p VSS -1600.00 -2400	
T14 p VSS 800.00 -2400	
T23 p VSS 8000.00 -2400	
T24 p VSS 8800.00 -2400	



U6	p	VSS	-5600.00	-3200.00
U9	p	VSS	-3200.00	-3200.00
U10	p	VSS	-2400.00	-3200.00
U11	p	VSS	-1600.00	-3200.00
U13	p	VSS	0.00	-3200.00
U14		VSS	800.00	-3200.00
U15	p	VSS	1600.00	-3200.00
U17	p	VSS	3200.00	-3200.00
U20	p	VSS	5600.00	-3200.00
V20	p	VSS	5600.00	-4000.00
Y10	p	VSS	-2400.00	-5600.00
Y12	p	VSS	-800.00	
	p			-5600.00
Y16	p	VSS	2400.00	-5600.00
D9	p	VSSM	-3200.00	7200.00
D11	p	VSSM	-1600.00	7200.00
E9	p	VSSM	-3200.00	6400.00
E11	p	VSSM	-1600.00	6400.00
F8	p	VSSM	-4000.00	5600.00
F9	p	VSSM	-3200.00	5600.00
J9	p	VSSM	-3200.00	3200.00
J10	p	VSSM	-2400.00	3200.00
J11	p	VSSM	-1600.00	3200.00
L4	p	VSSM	-7200.00	1600.00
L5	p	VSSM	-6400.00	1600.00
L6	p	VSSM (A)	-5600.00	1600.00
L9	p	VSSM	-3200.00	1600.00
M6	p	VSSM	-5600.00	800.00
M9	p	VSSM	-3200.00	800.00
N4	p	VSSM	-7200.00	0.00
N5	p	VSSM	-6400.00	0.00
N9	p	VSSM	-3200.00	0.00
P5	p	VSSM	-6400.00	-800.00
P6	p	VSSM	-5600.00	-800.00



7.2 PBGA 引脚顶层排列




图 7-1 顶层引脚排布总览

表 7-2 顶层引脚排列

	1	2	3	4	5
A			DDR_CKN0	DDR_CKP1	DDR_DQ16
В		DDR_VDDE	DDR_CKP0	DDR_CKN1	DDR_ODT0
С	DDR_BA1	DDR_VDDE	DDR_VDDE	DDR_BA0	DDR_SCSN0
D	DDR_A04	DDR_A01	DDR_VDDE	DDR_VDDE	DDR_VDDE
Е	DDR_A09	DDR_A08	DDR_REXT	DDR_VDDE	DDR_VDDE
F	DDR_A07	DDR_A05	DDR_A06	DDR_A00	DDR_VDDE
G	DDR_RESETN	DDR_CKE0	DDR_BA2	DDR_A03	DDR_A02
Н	DDR_CKE1	DDR_A14	DDR_A12	DDR_A11	DDR_A10
J	DDR_DQ08	DDR_DQ09	DDR_A15	DDR_VDDE	DDR_VDDE
K	DDR_DQ11	DDR_DQSN1	DDR_DQSP1	DDR_DQ13	DDR_DQM1
L	DDR_DQ15	DDR_DQ12	DDR_DQ10	VSSM	VSSM
M	DDR_DQ02	DDR_DQ00	DDR_DQM0	DDR_DQ01	DDR_DQ14
N	DDR_DQSP0	DDR_DQSN0	DDR_DQ03	VSSM	VSSM
P	DDR_DQ05	DDR_DQ06	DDR_DQ04	DDR_DQ07	VSSM
R	PCI_AD06	PCI_AD02	PCI_AD03	PCI_AD00	PCI_AD01
T	PCI_AD08	PCI_AD05	PCI_AD10	VSS	PCI_CBEN0
U	PCI_AD09	PCI_AD07	PCI_CBEN1	PCI_DEVSELN	PCI_SERR
V	PCI_AD12	PCI_AD11	PCI_STOPN	IO_3V3	PCI_TRDYN
W	PCI_AD13	PCI_PERR	PCI_AD18	PCI_CBEN2	PCI_AD21
Y	PCI_AD19	PCI_AD20	PCI_PAR	PCI_FRAMEN	PCI_AD22
AA	PCI_IRDYN	PCI_AD28	PCI_AD15	PCI_AD16	IO_3V3
AB	PCI_AD23	PCI_CBEN3	PCI_AD17	IO_3V3	VGA_HSYNC
AC	PCI_AD24	PCI_GNTN0	IO_3V3	PCI_RESETN	PCI_REQN1
AD	VSS	PCI_AD30	PCI_AD31	PCI_REQN0	PCI_AD25
AE		VSS	PCI_AD29	PCI_AD26	PCI_AD27



	6	7	8	9	10
A	DDR_DQ18	DDR_DQSP2	DDR_DQ22	DDR_DQ25	DDR_DQ27
В	DDR_DQ17	DDR_DQSN2	DDR_DQ23	DDR_DQM3	DDR_DQSP3
С	DDR_RASN	DDR_DQ19	DDR_DQ20	DDR_DQ24	DDR_DQSN3
D	DDR_CASN	DDR_ODT1	DDR_DQ21	VSSM	DDR_DQ31
Е	DDR_SCSN1	DDR_WEN	DDR_DQM2	VSSM	DDR_DQ26
F	DDR_VDDE	DDR_A13	VSSM	VSSM	DDR_VREF_1
G	DDR_VDDE				
Н	DDR_VDDE				
J	DDR_VDDE			VSSM	VSSM
K	DDR_VDDE			DDR_VDDE	VDD_CORE
L	VSSM			VSSM	VDD_NODE
M	VSSM			VSSM	VSS
N	DDR_VREF_0			VSSM	VSS
P	VSSM			THSENS_AVDD	VDD_NODE
R	VSS			NC	VSS
T	PCI_AD04			VDD_CORE	VSS
U	VSS			VSS	VSS
V	PCI_AD14				
W	IO_3V3				
Y	IO_3V3	PCI_GNTN1	IO_3V3	LCD_D19	VSS
AA	PCI_CLK	VGA_VSYNC	LCD_D20	LCD_D14	LCD_D06
AB	VGA_EN	IO_3V3	PCI_IDSEL	VSS_<	LCD_D07
AC	LCD_D22	LCD_D23	LCD_D15	LCD_D09	LCD_D08
AD	LCD_D21	LCD_D17	LCD_D16	LCD_D12	LCD_D05
AE	LCD_D13	LCD_D18	LCD_D10	LCD_D11	LCD_D02
/			LCD_D10	OKAZEN	



	11	12	13	14	15
A	DDR_DQ30	PCIE_REFCLKOUTP1	PCIE_REFCLKOUTN0	SDIO_CLK	SDIO_DATA2
В	DDR_DQ29	PCIE_REFCLKOUTN1	PCIE_REFCLKOUTP0	SDIO_DATA1	SDIO_DATA3
С	DDR_DQ28	PCIE_PRSNT1	PCIE_PRSNT0	SDIO_CMD	USB2_OVRCUR
D	VSSM	SYS_XTALI	PCIE_RSTN	SDIO_DATA0	USB1_OVRCUR
Е	VSSM	SYS_XTALO	IO_3V3	SATA_LEDN1	SATA_LEDN0
F	PLL_NODE_AVDD	PLL_NODE_AVSS	PLL_AVDD	IO_3V3	VSS
G					
Н					
J	VSSM	PLL_DDR_AVDD	PLL_DDR_AVSS	PLL_AVSS	VSS
K	VDD_CORE	VSS	VDD_CORE	VSS	VDD_CORE
L	VDD_NODE	VSS	VDD_CORE	VDD_CORE	VSS
M	VDD_NODE	VDD_NODE	VSS	VSS	VDD_CORE
N	VSS	VDD_NODE	VDD_CORE	VDD_CORE	VSS
P	VDD_NODE	VDD_NODE	VSS	VSS	VDD_CORE
R	VDD_CORE	VSS	VSS	VDD_CORE	VDD_CORE
T	VSS	VDD_CORE	VDD_CORE	VSS	VDD_CORE
U	VSS	VDD_CORE	VSS	VSS	VSS
V					
W					
Y	LCD_D01	VSS	SPI0_MISO	VGA_COMP	VGA_A3V3
AA	LCD_D04	LCD_HSYNC	NAND_RD	VSS	SPI1_CLK
AB	VSS	GMAC1_TX_CLK_O	VSS	NAND_CE	SPI0_CLK
AC	LCD_D03	GMAC1_TX_CLK_I	NAND_WR	NAND_RDY	VGA_GOUT
AD	LCD_D00	GMAC1_RX_CLK	NAND_CLE	NAND_D7	SPI0_MOSI
AE	LCD_CLK	LCD_VSYNC	LCD_DE	NAND_ALE	NAND_D6
•			LCD_DE7		



		1			
	16	17	18	19	20
A	GMAC0_MDIO	GMAC0_TXD1	GMAC0_TXD0	GMAC0_RCTL	ACPI_RIN
В	USB3_OVRCUR	GMAC0_TCTL	GMAC0_RXD1	GMAC0_RXD3	ACPI_PLTRSTN
С	GMAC0_TXD3	GMAC0_TXD2	GMAC0_RXD2	RSM_3V3	ACPI_SYSRSTN
D	USB0_OVRCUR	RSM_3V3	GMAC0_TX_CLK_I	GMAC0_RX_CLK	ACPI_VSBGATE
Е	GMAC0_MDCK	GMAC0_TX_CLK_O	VSS	ACPI_PWRTYP	VSS
F	VSS	VDD_RSM	VDD_RSM	VSS	PCIE_TXP0
G					PCIE_TXM0
Н					PCIE_TXP1
J	VDD_RSM	VSS			PCIE_TXM1
K	VDD_CORE	PSU_1V1			PCIE_RESREF
L	VSS	VSS			PSU_3V3
M	VDD_CORE	PSU_1V1			SATA_RESREF
N	VSS	VSS			U3_RESREF
P	VDD_CORE	PSU_1V1			USB0_XO
R	VSS	VSS			USB0_VBUS
Т	VDD_CORE	PSU_1V1			USB1_TXRTUNE
U	VDD_CORE	VSS			VSS
V					VSS
W			2		IO_3V3
Y	VSS	SYS_INTN0	IO_3V3	PWM2	IO_3V3
	100				
AA	UARTO_CTS	UART2_RXD	LPC_AD0	LPC_AD3	PWM1
AA AB		UART2_RXD VSS	LPC_AD0 UART0_DSR	LPC_AD3 IO_3V3	PWM1 LPC_AD1
	UART0_CTS			X / /	
AB	UARTO_CTS SPIO_CSN	VSS	UART0_DSR	IO_3V3	LPC_AD1
AB AC	UARTO_CTS SPIO_CSN SPI1_MOSI	VSS SPI1_CSN UART0_RXD	UART0_DSR UART0_RTS	IO_3V3 UART0_RI UART0_DCD	LPC_AD1 UART1_RTS



	21	22	23	24	25	
A	ACPI_PMEN	ACPI_BATLOWN	ACPI_PWRBTNN	VSS	23	
В	GMAC0_RXD0	ACPI WAKEN	ACPI_LID	ACPI_PWROK	VSS	
С	ACPI_SUSSTATN	RSM_3V3	ACPI_S4N	RTC_XO	RTC_XI	
D	RSM_3V3	ACPI_EN	ACPI_S5N	RTC_RSMRSTN	RTC_DOTESTN	
E	ACPI_SLPLANN	ACPI_S3N	VSS	RTC_3V3	RTC_RTCRSTN	
F	PSU_1V1	PSU_1V1	PCIE_REFCLKM	PCIE_REFCLKP	PCIE_RXP1	
G	PCIE RXM0	PCIE RXP0	VSS	VSS	PCIE RXM1	
Н	PSU_1V1	PSU_1V1	SATA1_TXP	SATA1_TXN	SATA1_RXN	
J	SATA_REFCLKM1	SATA_REFCLKP1	VSS	VSS	SATA1_RXP	
K	VSS	VSS VSS	SATA0_TXP	SATA0_TXN	SATAI_RXI SATA0_RXN	
L	SATA_REFCLKM0	SATA REFCLKP0	PSU_3V3	PSU_3V3	SATAO_RXP	
M	PSU 3V3	PSU 3V3	U3_RX_M	U3_RX_P	U3_TX_P	
N	U3_REFCLK_M	U3_REFCLK_P	VSS	VSS	U3_TX_M	
P	USB0 XI	U3_REFCLK_F U3_VBUS			U3 DP	
	-	_	PSU_3V3	PSU_3V3	_	
R	USB0_ID	USB0_TXRTUNE	USB0_DM	USB0_DP	U3_DM	
T	USB1_DM	USB1_DP	VSS	VSS	USB2_DM	
U	PSU_3V3	PSU_3V3	USB3_TXRTUNE	USB2_TXRTUNE	USB2_DP	
V	SYS_TESTCLK	EJTAG_TMS	EJTAG_TRST	USB3_DP	USB3_DM	
W	I2C_SCL	EJTAG_TDI	EJTAG_TCK	EJTAG_TDO	EJTAG_SEL	
Y	AC97_RESET	I2C_SDA	MS_CLK	MS_DAT	KB_DAT	
AA	IO_3V3	AC97_SYNC	AC97_DATA_O	KB_CLK	AC97_BIT_CLK	
AB	PWM3	IO_3V3	CAN0_RX	CAN0_TX	AC97_DATA_I	
AC	LPC_AD2	LPC_SERIRQN	IO_3V3	CAN1_RX	CAN1_TX	
AD	UART2_TXD	LPC_FRAMEN	SYS_INTN1	PWM0	VSS	
AE	UART1_RXD	UART3_RXD	UART3_TXD	VSS		
AD UART2_TXD LPC_FRAMEN SYS_INTN1 PWM0 VSS AE UART1_RXD UART3_RXD UART3_TXD VSS						



7.3 PBGA 封装走线长度

表 7-3 封装走线长度

Net Name	Overall Total(um)	Net Name	Overall Total(um)	Net Name	Overall Total(um)
AC97_BIT_CLK	10133.31	GMAC0_TXD2	8739.16	PLL_DDR_AVDD	2475.88
AC97_DATA_I	11401.37	GMAC0_TXD3	8822.79	PLL_DDR_AVSS	3470.38
AC97_DATA_O	8754.11	GMAC0_TX_CLK_I	8742.52	PLL_NODE_AVDD	5585.81
AC97_RESET	7501.27	GMAC0_TX_CLK_O	8734.76	PLL_NODE_AVSS	5479.89
AC97_SYNC	7693.85	GMAC1_RX_CLK	9692.73	PSU_1V1	33897.16
ACPI_BATLOWN	9849.56	GMAC1_TX_CLK_I	10242.36	PSU_3V3	36548.17
ACPI_EN	7930.05	GMAC1_TX_CLK_O	10288.88	PWM0	11887.88
ACPI_LID	10142.5	I2C_SCL	5781.57	PWM1	6856.61
ACPI_PLTRSTN	8627.77	I2C_SDA	6798.68	PWM2	5702.88
ACPI_PMEN	10543.34	IO_3V3	70957.54	PWM3	8723.29
ACPI_PWRBTNN	9921.9	KB_CLK	9263.44	REFCLK_CLKN2	0
ACPI_PWROK	10441.7	KB_DAT	10223.1	REFCLK_CLKN3	0
ACPI_PWRTYP	6132.42	LCD_CLK	8995.21	REFCLK_CLKN4	0
ACPI_RIN	9244.85	LCD_D00	8035.41	REFCLK_CLKN5	0
ACPI_S3N	7674.24	LCD_D01	5741.32	REFCLK_CLKP2	0
ACPI_S4N	9089.5	LCD_D02	8322.69	REFCLK_CLKP3	0
ACPI_S5N	8335.7	LCD_D03	6637.18	REFCLK_CLKP4	0
ACPI_SLPLANN	7893.22	LCD_D04	6178.63	REFCLK_CLKP5	0
ACPI_SUSSTATN	8350.15	LCD_D05	8343.66	RSM_3V3	20107.1
ACPI_SYSRSTN	8284.88	LCD_D06	5444.54	RTC_3V3	9044.11
ACPI_VSBGATE	6448.75	LCD_D07	6089.52	RTC_DOTESTN	9747.07
ACPI_WAKEN	9036.51	LCD_D08	7492.6	RTC_RSMRSTN	8993.63
NC	3512.02	LCD_D09	8216	RTC_RTCRSTN	9429.33
CAN0_RX	9441.58	LCD_D10	8827.37	RTC_XI	10481.77
CAN0_TX	10917.66	LCD_D11	8741.86	RTC_XO	9929.08
CAN1_RX	11292.71	LCD_D12	8454.08	SATA0_RXN	9358.06
CAN1_TX	11087.52	LCD_D13	10665.48	SATA0_RXP	9343.95
DDR_A00	11726.14	LCD_D14	5786.97	SATA0_TXN	8530.28
DDR_A01	11741.96	LCD_D15	7390.43	SATA0_TXP	8550.42
DDR_A02	11689.37	LCD_D16	8675.14	SATA1_RXN	10088.82
DDR_A03	11726.26	LCD_D17	9100.68	SATA1_RXP	10091.05
DDR_A04	11693.46	LCD_D18	9160.26	SATA1_TXN	9202.74
DDR_A05	11741.65	LCD_D19	5139.42	SATA1_TXP	9189.17
DDR_A06	11723.15	LCD_D20	6616.29	SATA_LEDN0	5390.39
DDR_A07	11735.76	LCD_D21	9443.8	SATA_LEDN1	6186.95
DDR_A08	11723.01	LCD_D22	8448.42	SATA_REFCLKM0	6734.6
DDR_A09	11730.24	LCD_D23	8107.25	SATA_REFCLKM1	6953.11
DDR_A10	11672.75	LCD_DE	9135.24	SATA_REFCLKP0	6748.33
DDR_A11	11651.83	LCD_HSYNC	6138.61	SATA_REFCLKP1	6938.4
DDR_A12	11737.6	LCD_VSYNC	8115.9	SATA_RESREF	5427.83
DDR_A13	11657.34	LPC_AD0	6773.79	SDIO_CLK	9033.35



DDR_A14	11742.74	LPC_AD1	7820.53	SDIO CMD	6715.58
DDR_A15	11737.88	LPC_AD2	8853.91	SDIO_DATA0	5655.61
DDR_BA0	11654.98	LPC_AD3	7602.68	SDIO_DATA1	8143.49
DDR_BA1	11657.4	LPC_FRAMEN	10662.18	SDIO_DATA2	8522.13
DDR_BA2	11666.96	LPC_SERIRQN	9427.39	SDIO_DATA3	7464.7
DDR_CASN	11659.67	MS_CLK	7712.69	SPIO_CLK	7718.93
DDR_CKE0	11658.55	MS_DAT	8654.74	SPIO_CSN	6457.39
DDR_CKE1	11731	NAND_ALE	8437.59	SPI0_MISO	4357.71
DDR_CKN0	11696.8	NAND_CE	6827.98	SPI0_MOSI	8519.73
DDR_CKN1	11726.29	NAND_CLE	8262.14	SPI1_CLK	5846.94
DDR_CKN2	0	NAND_D6	8635.18	SPI1_CSN	7423.45
DDR_CKN3	0	NAND_D7	7745.99	SPI1_MISO	10160.76
DDR_CKP0	11685.74	NAND_RD	5611.49	SPI1_MOSI	7898.76
DDR_CKP1	11744.78	NAND_RDY	7690.29	SYS_INTN0	5159.17
DDR_CKP2	0	NAND_WR	7272.11	SYS_INTN1	10430.93
DDR_CKP3	0	PCIE_PRSNT0	6620.8	SYS_TESTCLK	5071.29
DDR_DQ00	8979.31	PCIE PRSNT1	7640.48	SYS_XTALI	6338.35
DDR_DQ01	8985.23	PCIE_REFCLKM	9194.87	SYS_XTALO	5456.4
DDR_DQ02	9033.84	PCIE_REFCLKOUTN0	9053.59	THSENS_AVDD	2619.73
DDR_DQ03	9030.94	PCIE_REFCLKOUTN1	9202.53	U3_DM	9272.09
DDR_DQ04	8995.75	PCIE_REFCLKOUTP0	9037.62	U3_DP	9254.87
DDR_DQ05	9027.05	PCIE_REFCLKOUTP1	9224.36	U3_ID0	0
DDR_DQ06	8954.1	PCIE_REFCLKP	9212.16	U3_REFCLK_M	6195.83
DDR_DQ07	8982.23	PCIE_RESREF	5049.44	U3_REFCLK_P	6211.52
DDR_DQ08	9494.66	PCIE_RSTN	6110.84	U3_RESREF	5162.2
DDR_DQ09	9525.55	PCIE RXM0	7085.83	U3_RX_M	7768.2
DDR_DQ10	9478.1	PCIE_RXM1	10049.5	U3_RX_P	7786.05
DDR_DQ11	9528.47	PCIE_RXM2	0	U3_TX_M	9049.71
DDR_DQ12	9506.48	PCIE_RXM3	00),	U3_TX_P	9028.24
DDR_DQ13	9499.91	PCIE_RXP0	7105.18	U3_VBUS	6465.13
DDR_DQ14	9479.18	PCIE_RXP1	10029.44	U3_XI	0
DDR_DQ15	9485.24	PCIE_RXP2	0	U3_XO	0
DDR_DQ16	10002.79	PCIE_RXP3	0	UART0_CTS	9657.65
DDR_DQ17	10010.14	PCIE_TXM0	5667.1	UART0_DCD	10312.73
DDR_DQ18	10006.79	PCIE_TXM1	5291.89	UART0_DSR	9645.47
DDR_DQ19	10013.61	PCIE_TXM2	0	UART0_DTR	10330.6
DDR_DQ20	10039.01	PCIE_TXM3	0	UART0_RI	10306.26
DDR_DQ21	10015.49	PCIE_TXP0	5673.79	UART0_RTS	9719.45
DDR_DQ22	10017.8	PCIE_TXP1	5272.68	UART0_RXD	9666.97
DDR_DQ23	10012.08	PCIE_TXP2	0	UART0_TXD	9696.93
DDR_DQ24	9293.06	PCIE_TXP3	0	UART1_CTS	10741.12
DDR_DQ25	9286.77	PCI_AD00	5587.35	UART1_RTS	8807.68
DDR_DQ26	9260.15	PCI_AD01	5031.07	UART1_RXD	10330.8
DDR_DQ27	9293.96	PCI_AD02	7233	UART1_TXD	10323.77
DDR_DQ28	9263.38	PCI_AD03	6646.19	UART2_RXD	5418
DDR_DQ29	9300.27	PCI_AD04	5337.23	UART2_TXD	10517.99
DDR_DQ30	9257.7	PCI_AD05	7336.22	UART3_RXD	11483.93
	l		l		

93






DDR DQ31	9264.48	PCI_AD06	8261.97	UART3_TXD	11432.93
DDR_DQM0	8983.21	PCI_AD07	8536.18	USB0_DM	8078.89
DDR_DQM1	9511.12	PCI_AD08	8057.19	USB0_DP	8057.35
DDR_DQM2	10021.52	PCI_AD09	8568.56	USB0_ID	5751.45
DDR_DQM3	9284.71	PCI_AD10	7419.71	USB0_OVRCUR	5951.52
DDR_DQSN0	9002.49	PCI_AD11	9433.42	USB0_TXRTUNE	6478.9
DDR_DQSN1	9484.63	PCI_AD12	8803.45	USB0_VBUS	4745.31
DDR_DQSN2	10050.68	PCI_AD12	9705.84	USB0_XI	5625.1
DDR_DQSN3	9300.17	PCI_AD14	6028.47	USB0_XO	4372.58
DDR_DQSP0	9014.03	PCI_AD15	9519.69	USB1_DM	6691.69
DDR_DQSF1	9494.3	PCI_AD16	8100.1	USB1_DP	6695.66
DDR_DQSP1	10036.3	PCI_AD17	9368.01	USB1_OVRCUR	6073.08
DDR_DQSF3	9278.73	PCI_AD18	7616.14	USB1_TXRTUNE	4685.45
DDR_DQSF3	0	PCI_AD19	9224.43	USB1_XI	0
DDR_NC_01	0	PCI_AD20	8108.48	USB1_XO	0
DDR_NC_02	0	PCI_AD20	6074.65	USB2_DM	9143.84
DDR_NC_03	0	PCI_AD22	6022.84	USB2_DP	9147.41
DDR_NC_03	0	PCI_AD22	9959.73	USB2_OVRCUR	7466.31
DDR_NC_05	0	PCI_AD24	10687.76	USB2_TXRTUNE	8043.97
DDR_NC_03	11679.89	PCI_AD25	9724.7	USB2_USB1_ID0	0
DDR_ODT1	11667.37	PCI_AD26	10664.04	USB2_USB1_VBUS0	0
DDR_RASN	11696.29	PCI_AD27	10382.48	USB2_USB2_ID0	0
DDR_RESETN	11693.1	PCI_AD28	9853.91	USB2_USB2_VBUS0	0
DDR_REXT	7753.22	PCI_AD29	9978.26	USB2_USB3_ID0	0
DDR_SCSN0	11653.28	PCI_AD30	10293.19	USB2_USB3_VBUS0	0
DDR_SCSN1	11721.35	PCI_AD31	9271.59	USB2_XI	0
DDR_SCSIVI DDR_VDDE	75916.21	PCI_CBEN0	6786.86	USB2_XO	0
DDR VREF 0	4743.11	PCI_CBEN1	6630.5	USB3_DM	9151.79
DDR_VREF_1	4380.72	PCI_CBEN2	6905.17	USB3_DP	9174.56
DDR_WEN	11650.2	PCI_CBEN3	9069.61	USB3_OVRCUR	7673.8
EJTAG_SEL	8793.46	PCI_CLK	6284.71	USB3_TXRTUNE	7247.69
EJTAG_SEE EJTAG_TCK	7489.7	PCI_DEVSELN	6496.14	USB3_XI	0
EJTAG_TOI	7038.66	PCI_BEVSEEN PCI_FRAMEN	7900.24	USB3_XI	0
EJTAG_TDO	7769.68	PCI GNTN0	10852.33	VDD_CORE	146766.22
EJTAG_TMS	5953.35	PCI_GNTN1	5442.92	VDD_CORE VDD NODE	42706.69
EJTAG_TRST	6757.61	PCI_IDSEL	6522.33	VDD_RSM	10811.75
GMAC0_MDCK	5297.45	PCI IRDYN	11154.26	VGA_A3V3	3920.17
GMAC0_MDIO	9331.43	PCI_PAR	8857.05	VGA_A3V3 VGA_BOUT	8059.87
GMAC0_MDIO GMAC0 RCTL	9374.26	PCI_PAR PCI_PERR	9266.88	VGA_BOUT VGA_COMP	4264.76
GMAC0_RXD0	9374.26	PCI_PERR PCI_REQN0	9594.27	VGA_COMP VGA_EN	7029.55
GMAC0_RXD1	9774.99	PCI_REQN0 PCI_REQN1	8665.36	VGA_EN VGA_GOUT	7584.92
GMAC0_RXD1	9826.47	PCI_RESETN	9126.7	VGA_HSYNC	8738.41
GMAC0_RXD2	9828.47	PCI_RESETN PCI_SERR	5840.5	VGA_HSYNC VGA_REXT	9352.34
GMACO_RX_CLK	9838.94	PCI_SERR PCI_STOPN	7501.24	VGA_REXT VGA_ROUT	9332.34
GMACO_RX_CLK GMACO_TCTL		PCI_STOPN PCI_TRDYN		_	7139.48
	8881.42	_	5833.8	VGA_VSYNC	
GMAC0_TXD0	8818.27	PLL_AVDD	5954.88	VSS	311298.42
GMAC0_TXD1	8749.79	PLL_AVSS	3475.94	VSSM	66675.44





8 PBGA 封装机械尺寸



COMMON DIMENSIONS

(UNITS OF MEASURE=MILLIMETER)

尺寸符号	最小	公称	最大
A	2.237	-	2.481
A1	0.361	-	0.461
A2	0.973	-	1.173
A3	0.825	-	0.925
D/E	20.90	-	21.10
b	0.400	-	0.600
e	-	0.800	-
aaa	-	-	0.20
bbb	_	-	0.25



ddd	-	-	0.15
eee	-	-	0.15
fff	-	-	0.08

NOTE:

- 1. DIMENSIONS ARE IN MILLIMETERS.
- 2. ALL DIMENSIONS AND TOLERANCE CONFORM TO ASME Y14.5M-2009.
- 3. TERMINAL POSMONS DESIGNATION PER JESD 95.
- 4. REFLOW BALL DIAMETER.
- 5. DIMENSION "b" IS MEASURED AT THE MAXIMUM SOLDER BALL DIAMETER PARALLEL TO PRIMARY DATUM C.
- 6. RAW SOLDER BALL SIZE DURING ASSEMBLY IS ϕ 0. 50MM.



9不使用引脚的处理

不使用的引脚需按以下原则处理:

信号组	不使用的处理方式		
DDR3	DDR 16 位模式只用低 16 位数据线,不用的信号需拉低。		
PCIE	输出可悬空,输入需拉低		
PCI	输出可悬空,输入需拉低		
DVO	输出可悬空,输入需拉低,配置引脚必须正确上下拉		
VGA	可悬空		
GMAC	输出可悬空,输入需拉低		
SATA	输出可悬空,输入需拉低		
USB	需拉低		
USB3.0	输出可悬空,输入需拉低		
AC97/HDA	输出可悬空,输入需拉低		
SPI	输出可悬空,输入需拉低		
LPC	输出可悬空,输入需拉低		
I2C	需拉低		
UART	输出可悬空,输入需拉低		
SDIO	输出可悬空,输入需拉低		
PWM	输出可悬空,输入需拉低,配置引脚必须正确上下拉		
PS2	输出可悬空,输入需拉低		
CAN	输出可悬空,输入需拉低		
NAND	输出可悬空,输入需拉低,配置引脚必须正确上下拉		
GPIO	由软件设置为输出则可悬空		
ACPI	ACPI_SYSRSTn 作系统复位, RTC_DOTESTn 上拉至 RSM_3V3, ACPI_RSMRSTn 上拉至 RSM_3V3, ACPI_PWROK 上拉至 RSM_3V3, 其它信号输出可悬空,输入做上拉至 RSM_3V3		
EJTAG	EJTAG_TRST/TDI 需下拉,其它信号可悬空		
时钟配置	必须正确连接		
	电源地不可悬空		
电源地	PCIE、SATA、USB均不使用时,相关电源可接地		
	其它电源地必须正确连接		



