

成员 E 升级任务交付报告

LeNet 联合位宽 × PE/Pipeline DSE、片上权重缓存与 Zynq AXI 集成

课程任务	任务 2：基于 HLS 的 LeNet FPGA 加速器（路线 B）
成员分工	成员 E 陈正堃：HLS IP 封装、Vivado 综合/资源分析、自动搜索脚本
器件与约束	XC7Z020-CLG400-1；统一目标周期 10.0 ns
报告日期	2026-09-09

数据原则：仅报告仓库中可追溯的实测/既有工程结果；缺失项保持空值并标记阻塞。

1. 交付结论

主线 DSE	13 个联合配置；4 个 FP32 已完成本机 Vitis HLS CSim/综合，9 个量化配置因成员 F 输入缺失而阻塞。
推荐配置	D2: 243,101 cycles, 2.43101 ms@10ns, LUT 13,444, FF 16,887, DSP 7。
缓存候选	两组均完成 HLS；缓存延迟 +0.1037%、LUT +780、BRAM18K +10，停止采用。
AXI 集成	实际运行 Vivado batch 强制校验 BD、导出报告和 XSA；26,721 条网络全部完成，WNS +0.415 ns。

1.1 推荐依据

- D2 相对 D0 周期数减少 80.40%，是四个 FP32 候选中延迟最低者。
- D1 被 D2 同时在延迟和资源上支配；D3 增加 0C 并行后延迟反而增加 16.50%。
- D0 是最低资源备选；资源优先时仍有明确价值。

1.2 声明边界

INT8/INT6/INT4 缺成员 F 的量化源码、scale/zero-point 与真实准确率，不填造结果。缓存候选已由 HLS 证明没有性能收益。没有板上推理记录。

2. 背景与联合实验矩阵

课程任务 2 面向 LeNet FPGA 推理。成员 E 负责 HLS IP 封装、Vivado 综合/资源分析和自动搜索；本升级将位宽与 PE/Pipeline 放在同一控制变量下。

配置 ID	位宽	结构	Pipeline/PE	状态
fp32_d0_no_pipeline_10ns	FP32	D0	off	READY
fp32_d1_pipeline_10ns	FP32	D1	OUTPUT_COL II=1	READY
fp32_d2_pe5_pipeline_10ns	FP32	D2	OUTPUT_COL II=1 and MAC PE=5	READY
fp32_d3_pe5_oc2_pipeline_10ns	FP32	D3	OUTPUT_COL II=1 and MAC PE=5 and OC PE=2	READY
int8_d0_no_pipeline_10ns	INT8	D0	off	BLOCKED_F
int8_d1_pipeline_10ns	INT8	D1	OUTPUT_COL II=1	BLOCKED_F
int8_d2_pe5_pipeline_10ns	INT8	D2	OUTPUT_COL II=1 and MAC PE=5	BLOCKED_F
int6_d0_no_pipeline_10ns	INT6	D0	off	BLOCKED_F
int6_d1_pipeline_10ns	INT6	D1	OUTPUT_COL II=1	BLOCKED_F
int6_d2_pe5_pipeline_10ns	INT6	D2	OUTPUT_COL II=1 and MAC PE=5	BLOCKED_F
int4_d0_no_pipeline_10ns	INT4	D0	off	BLOCKED_F
int4_d1_pipeline_10ns	INT4	D1	OUTPUT_COL II=1	BLOCKED_F
int4_d2_pe5_pipeline_10ns	INT4	D2	OUTPUT_COL II=1 and MAC PE=5	BLOCKED_F

统一设置：xc7z020c1g400-1、10.0 ns、同一 Conv2/testbench/model。D3 只作为 FP32 负对照。

3. FP32 × PE/Pipeline 实测结果

成员 E 在本机 Vitis HLS 2022.2 对成员 D 的 D0-D3 源码逐一执行 CSim 与 C Synthesis，并从本次原始 XML 重新解析结果。

结构	策略	Cycles	ms@10ns	LUT	FF	DSP	Pareto	角色
D0	off	1,240,076	12.40076	8,372	5,249	5	PARETO	LOWEST_RESOURCE
D1	OUTPUT_COL II=1	254,749	2.54749	16,190	27,134	5	DOMINATED	—
D2	OUTPUT_COL II=1 and MAC PE=5	243,101	2.43101	13,444	16,887	7	PARETO	RECOMMENDED_BALANCED
D3	OUTPUT_COL II=1 and MAC PE=5 and OC PE=2	283,203	2.83203	15,476	12,511	7	PARETO	—


D0→D1 延迟 -79.46%，但 LUT +93.39%、FF +416.93%；D1→D2 延迟 -4.57%、LUT -16.96%、FF -37.77%，故 D2 支配 D1。D2→D3 延迟 +16.50%。

99.30% 是成员 B 的 FP32 软件基线引用并结合成员 D 的 CSim PASS；不是四个结构分别跑完整 MNIST 得到的独立准确率。

4. 联合 Pareto 结果

成员 E 联合 DSE 已验证配置

FP32 Conv2, XC7Z020, 10 ns, 横轴越小越快, 纵轴越小资源压力越低



量化配置未绘图: 9 组等待成员 F 的源码、尺度与真实准确率; 未使用估算值。

图 1 FP32 候选的延迟—资源 Pareto; 量化配置因输入缺失不进入曲线。

资源压力取 LUT、FF、BRAM、DSP 占器件容量百分比的最大值; 平衡评分对延迟和资源压力分别 min-max 归一化后等权相加。D2 得分 0.303153 最低, 因此推荐。

成员 F 提交量化类型、scale/zero-point、量化参数与真实 MNIST 准确率后, 可直接补齐已固定的 9 个配置 ID 并运行同一脚本。

5. 片上权重缓存候选

在 D2 基线上将 2,400 个 Conv2 权重预取到静态本地数组：双端口 BRAM 绑定、cyclic factor=5 分割、搬运循环 PIPELINE II=1。卷积主体保持 PE_MAC=5。

配置	状态	测试	最大绝对误差	决策
d2_external_weight_baseline	VALIDATED	PASS	0.0027756691	CONTROL
d2_local_weight_cache	VALIDATED	PASS	0.0027756691	STOP_NO_PERFORMANCE_GAIN

两个版本均完成 Vitis HLS CSim 与综合，最大绝对误差 $2.7756691e-3 < 5e-3$ 。缓存延迟由 243,101 增至 243,353 cycles (+0.1037%)，LUT +780、FF -4,766、BRAM18K +10、DSP 不变，结论为 STOP_NO_PERFORMANCE_GAIN。

采用判据

- baseline/cache 必须先分别 CSim PASS，再用相同器件、10 ns、testbench 综合。
- 仅当延迟/II 改善且资源增量可接受时进入主线；否则作为否定实验保留。

6. Zynq AXI 集成交付




图 2 从 lenet_system.bd 重建的连接图（不是 GUI 截图）。

地址/偏移	寄存器	用途
0x4000_0000	control base	PS M_AXI_GP0 → HLS control
+0x00	AP_CTRL	start/done/idle/ready
+0x10/+0x14	feature_in	输入 DDR 地址
+0x1C/+0x20	weight	权重 DDR 地址
+0x28/+0x2C	bias	偏置 DDR 地址
+0x34/+0x38	feature_out	输出 DDR 地址

7. Vivado 实现证据

以下来自 2026-09-09 实际执行的 Vivado 2022.2 batch：强制校验 BD、加载 impl_1、重新生成实现报告并导出 XSA。

指标	结果	判定
时钟	10.000 ns / 100 MHz	统一约束
WNS / TNS	+0.415 / 0.000 ns	PASS
WHS / THS	+0.028 / 0.000 ns	PASS
可路由网络	26,721 / 26,721	全部完成
路由错误	0	PASS
LUT / FF	11,612 / 17,612	整套系统
BRAM / DSP	37 / 5	整套系统

IP 固定与追溯

- VLVN user.org:hls:lenet_full_top:1.0; component.xml、export.zip、IP zip、驱动均归档。
- BD、地址表、PS 轮询伪代码、实现报告、校验历史与 SHA-256 清单完整保存。
- rerun_vivado_reports.tcl 可重新 validate BD，并从 routed DCP 导出 route/timing/utilization/power/XSA。

8. 文件对应与最终结论

工作项	核心文件	用途
联合矩阵	joint_dse/joint_dse_configs.csv	13 个 ID 与依赖
HLS 编排	joint_dse/scripts/run_joint_dse.tcl	CSim→综合
结构化结果	joint_dse/results/joint_dse_validated.csv	唯一结果表
缓存源码	memory_cache_candidate/src/lenet_conv_cache.cpp	本地 BRAM 权重
AXI 证据	zynq_axi_integration/	IP、BD、地址、驱动、报告
正式报告	report/Member_E_Joint_DSE_Report.docx	成员 E 总交付

当前阻塞

- 成员 F 的 INT8/INT6/INT4 源码、scale/zero-point、参数与真实准确率。
- Vitis HLS 2022.2 需在纯英文临时路径运行；本次已完成并将原始证据复制回项目。
- 板级软件和实机结果需与成员 C 联调。

成员 E 已实际完成 4 组 FP32 HLS CSim/综合、联合 Pareto、缓存 HLS 对照、Vivado BD 校验与实现报告/XSA 导出。主线推荐 D2，资源保守备选 D0；缓存候选因无性能收益停止。量化结果等待成员 F，不用估算补齐。