

# 数字逻辑电路考点总结

学 院: 信息科学技术学院

课 程: 210050

课程助教: 高源

完成日期: 2021 秋

# 目录

| 1 考点总结               | 2  |
|----------------------|----|
| 1.1 第一章 数制和码制        | 2  |
| 1.2 第二章 逻辑代数基础       | 3  |
| 1.3 第三章 门电路          | 5  |
| 1.4 第四章 组合逻辑电路       | 8  |
| 1.5 第五章 半导体存储电路      | 8  |
| 1.6 第六章 时序逻辑电路       | 10 |
| 1.7 第七章 脉冲波形的产生和整形电路 | 12 |
| 1.8 第八章 数一模和模一数转换    | 13 |
| 2 后记                 | 14 |

## 考点总结

#### 1.1 第一章 数制和码制

- 1. 数制转换。例:将十进制数 20.22 转换为等值的十六进制数。
  - 十进制转换八进制、十六进制可以通过转换二进制过渡。
  - 十进制转换二进制:整数除2取余倒序,小数乘2取整正序。
  - 有效数字问题: 如果题目没有要求, 默认保留三位有效数字(如果"乘不尽")。
- 2. 二进制运算。例: 使用四位加法器实现三位二进制数乘 3 运算。
  - 二进制运算都通过转换为加法来实现。二进制减法——加上补码;二进制乘法——移位相加(原码);二进制除法——移位相加(补码)。
- 3. 二进制补码运算。例:用二进制补码计算完成减法 21-5。
  - 首先根据运算的操作数和结果的绝对值最大值确定补码的位数(如果补码位数少了可能导致溢出,结果出错)。
  - 结果验证。补码可以看成一种加权码,和一般的二进制码区别在于最高位权值需要加上负号。
- 4. 一般补码运算。例:设计余三循环码的补码电路。
  - 补码的概念。补码本身是基于模运算概念提出的,所有求补码的问题,首先要明确模是多少。
  - 伪码的问题。BCD 码,余三循环码等都是四位十进制代码,除了 10 个有效 代码外,其余 6 个为伪码,求补码电路设计的时候要考虑到这一点。
- 5. 十进制数和十进制代码的转换。例:将 4.3 转换为余三码。
  - 每一位都转换为对应的十进制代码即可。

## 1.2 第二章 逻辑代数基础

- 1. 基本逻辑运算符号表示。例:给出矩形轮廓符号构成的电路图,写出逻辑函数式。
  - 特定外形符号和矩形轮廓符号都要掌握。
- 2. 公式法化简。例:利用公式法将逻辑函数

$$Y = AC + B'C + BD' + CD' + AB + A'BCD' + AC'$$

化简为最简与或式。

- 公式法化简需要掌握"逻辑代数的基本公式和常用公式"和逻辑代数基本定理(特别是反演定理)。
- 公式法化简之后建议用卡诺图法验证。
- 如果没有思路的话,可以先用卡诺图法,从画圈的方式寻找启发,或者直接用并项法合并对应的最小项。
- 特别常用公式:

$$A + A'B = A + B$$

$$AB + A'C + BC = AB + A'C$$

- 3. 逻辑代数基本定理。例: 写出 Y = AB + (C + D)' 的对偶式。
  - 反演定理。逻辑式中"·"和"+"互换,"0"和"1"互换,原变量和反变量 互换,需遵守"先括号、然后乘、最后加"的运算优先次序,同时注意不属 于单个变量上的反号应保留不变。
  - 对偶定理。逻辑式中"·"和"+"互换,"0"和"1"互换。
- 4. 逻辑函数不同表示形式之间的转换。例:根据波形图画出逻辑电路图。
  - 注意真值表的特殊地位。真值表是最直观的一种表达,是连接电子世界和语义世界的桥梁,无论是 CMOS 电路分析,还是组合逻辑电路分析与设计,真值表都是其中至关重要的组成部分。掌握了真值表的应用,对于学好这门课程有着重要意义。
- 5. 最小项之和与最大项之积标准形式。例: 将或与形式逻辑函数

$$Y = (A + B + C)(A' + B + C')(A + C' + D')(A' + D)(B + C + D')$$

化简为最简与或式。

- 最大项之积部分标星号,不属于考察内容,但是在处理或与形式的逻辑函数,可以用最大项之积和最小项之和的关系将其转换为熟悉的最小项之和形式。 在使用最大项的时候,注意其编号和最小项编号的区别。
- 最小项之和是逻辑函数的标准形式,任何逻辑函数都可以表示为最小项之和 形式。因此,能够产生(一定变量数)所有最小项的译码器和数据选择器可 以被用来设计任何组合逻辑电路。
- 真值表、卡诺图,这两种重要的工具,本质上就是最小项之和的"图形化表达"。
- 6. 卡诺图法化简。例: 将逻辑函数

$$Y(A, B, C, D) = \sum_{i} m(2, 3, 4, 5, 6, 7, 12, 13) + d(10, 14, 15)$$

化简为最简的与或非式。

- 卡诺图法化简本质上是利用"几何相邻"表征"逻辑相邻"。当变量数不超过4的时候"几何相邻"还比较直观,但随着变量数继续增加,"几何相邻"不再直观,即此时卡诺图法的优势不再明显,此时可以基于"翻折"想法来寻找"几何相邻"。
- 卡诺图法化简易错点: "几何相邻"没有找全, 例如四变量卡诺图的四个角。
- 有无关项的逻辑函数、多输出的逻辑函数,直接采用卡诺图法化简。
- 在卡诺图上圈 0 求反即可获得最简与或非式(圈 0 就是最简反函数)。
- 注意,卡诺图一定要画完整,无论是 0、1 还是 ×,都要画出来。
- 7. 多输出逻辑函数化简。例: 对多输出逻辑函数

$$\begin{cases} Y_1(A, B, C, D) = \sum (3, 4, 5, 6, 7, 8, 9, 12, 13, 14, 15) \\ Y_2(A, B, C, D) = \sum (2, 3, 4, 6, 7, 12, 14) \\ Y_3(A, B, C, D) = \sum (2, 6, 8, 9) \end{cases}$$

整体进行化简。

- 首先确定使用卡诺图法。
- 这类问题没有固定的求解方法和准则,因此题目不会太复杂。这类题目的考察的思想是,对于一组逻辑函数整体化简,合适地利用公共项可能比单独地化简更好。


- 这里提供一种思路供读者参考。首先从所有卡诺图中找到"几何相邻"最少的部分,对应可以画圈的选择最少,这一部分在当前逻辑函数内必须作为整体化简,进而在其他卡诺图中把公共项标注出。
- 8. 无关项的概念。例: 无关项的组成。
  - 注意约束项和任意项的区别。
  - 组合逻辑电路中的"伪码"和时序逻辑电路设计中"任意次态"在逻辑函数表达中都作为无关项处理。
- 9. 逻辑函数式不同表示形式之间的转换。例:用与非门实现某组合逻辑电路。
  - 示例

$$Y = AC + BC'$$
=  $((AC)'(BC')')'$ 
=  $(A'C + B'C')'$ 
=  $(A + C')(B + C)$ 
=  $((A + C')' + (B + C)')'$ 

• 主要基于反演定理,用到的技巧是 Y = (Y')'。


#### 1.3 第三章 门电路

- 1. 正负逻辑。例: 正逻辑的与或非门对应负逻辑的。
  - 门电路的本质描述是高低电平表,而非真值表。
- 2. 门电路输入端噪声容限。例:门电路输入端噪声容限的概念是。
  - 在输出高、低电平变化允许范围内,允许输入高、低电平的波动范围称为输入端噪声容限。



$$V_{NH} = V_{OH(\min)} - V_{IH(\min)}$$
$$V_{NL} = V_{IL(\max)} - V_{OL(\max)}$$

- 理解噪声容限。从通信角度理解,前一级的输出是后一级的输入,从模拟量看二者相等,对于数字电路里的通信来说,要求数字量二者相等,即前一级输出了1后一级的输入也要求是1,因此后一级的输入要求在输入高电平范围内。如果噪声使得后一级的输入从数字量上讲和前一级不同,则电路工作出错,因此对于噪声的取值范围有要求。
- 可以通过提高  $V_{DD}$  来提高噪声容限。
- 3. 输入保护电路。例:在分析脉冲波形产生和整形电路时常常会遇到电压突变,注意有时候会受到 CMOS 输入保护电路二极管钳位的影响。



- 当  $0 \le v_I \le V_{DD}$ , 输入端保护电路不起作用。
- 当  $v_I > V_{DD} + V_{DF}$  时,  $D_1$  导通; 当  $v_I < -V_{DF}$  时,  $D_2$  导通。
- 4. 门电路功耗计算。例: 计算 CMOS 反向器的总功耗。已知电源电压  $V_{DD}=5~{\rm V}$ ,静态电源电流  $I_{DD}=1\mu{\rm A}$ ,负载电容  $C_L=100{\rm pF}$ ,功耗电容  $C_{PD}=20{\rm pF}$  。输入信号重复频率  $f=100{\rm kHz}$  。
  - 负载电容充放电功耗。

$$P_C = C_L f V_{DD}^2$$

• 瞬时导通功耗。

$$P_T = C_{PD} f V_{DD}^2$$

• 总的动态功耗

$$P_D = P_T + P_C = (C_L + C_{PD}) f V_{DD}^2$$

- 静态功耗可以忽略。
- 5. 扇出系数。例: 扇出系数的定义是。


- 定义:门电路能够驱动同类门的最大数目。
- 特点: 随着开关频率的升高, 扇出数将随之下降。
- 6. CMOS 门电路分析。例:请写出图中 CMOS 门电路的输出逻辑表达式。
  - 模块化方法。横向分级,纵向互补。对于一个互补输出级对管,下拉管分析: 串联——与,并联——或,最后取反。
  - 真值表法。对于每一种输入组合,分析电路中关键管子的通断,确定输出电平,画出真值表。
  - 详见《2021 秋第一次习题课讲义》。
- 7. OD 门上拉电阻取值范围分析。例: 教材习题 3.10。
  - OD 门输出为高电平时

$$R_{L(\text{max})} = \frac{V_{DD} - V_{OH}}{nI_{OH(\text{max})} + mI_{IH(\text{max})}}$$

• OD 门输出为低电平时

$$R_{L(\min)} = \frac{V_{DD} - V_{OL}}{I_{OL(\max)} - m' \left| I_{IL(\max)} \right|}$$

- 8. 三态门。例: 三态门能够输出的三种状态是。
  - 逻辑电路分析题目,如果遇到三态门,一定要注意,输出可能包含高阻态 Z。
- 9. 传输门。例: 使用传输门和反相器实现异或门电路。
  - 电路图



## 1.4 第四章 组合逻辑电路

- 1. 组合逻辑电路分析。例:分析电路实现的功能。
  - 流程:逻辑电路图 →逻辑函数式 → 真值表 → 自然语言描述。
  - 功能分析:一般为算术功能。可以概括为三类:二进制算术运算,任意进制补码运算,代码转换。
- 2. 组合逻辑电路设计。例:设计二进制除法电路。
  - 流程: 自然语言描述 → 真值表 → 逻辑函数式 → 逻辑电路图。
  - 逻辑抽象:确定逻辑变量数及其含义。如果题目中没有给出,在答题的时候一定要写清楚。
  - 基于中规模器件的设计:一般情况下会考察基于译码器或数据选择器的设计, 实际上就是利用二者生成的最小项来实现。部分题目会考察基于加法器的设 计,需要将逻辑函数表示为逻辑变量以及常数之间的算术运算。
- 3. 功能扩展。例: 用两片三线八线译码器实现某四变量逻辑函数。
  - 流程: 输入分配; 片间关系确定; 输出获取。
  - 详见第一次习题课讲义和自己的笔记。
- 4. 组合逻辑型 PLA。例: 写出 PLA 电路的输出逻辑函数。
  - 与或逻辑阵列。
- 5. 竞争冒险现象。例: 什么是组合逻辑电路中的竞争—冒险现象,有哪些方法可以消除。
  - 竞争: 门电路两个输入信号同时向相反的逻辑电平跳变的现象。
  - 竞争-冒险: 因竞争而在电路输出端可能产生尖峰脉冲的现象。
  - 消除方法:接入滤波电容;引入选通脉冲;修改逻辑设计。

#### 1.5 第五章 半导体存储电路

- 1. SR 锁存器、触发器的不定状态。例: 绘制波形图。
  - SR=11 时,状态是确定的(但不是正常工作状态 0 状态或 1 状态)Q = Q' = 1。

- SR=11 后紧跟着 SR=00, 此时状态"不定", 画图的时候直接写"不定"两个字即可。
- SR=11 后跟着 SR=10 或 SR=01, 状态仍然是确定的, 分别是 1 状态和 0 状态。
- 2. 触发器的两个重要特性。例:按照触发方式分类有哪几种,其中哪种抗干扰能力最强。
  - 逻辑功能和触发方式,二者独立。
- 3. 触发器电路分析。例: 绘制波形图。
  - 首先根据触发方式确定可能动作的时刻(用虚线标出,和 CLK 对齐)以及 影响动作的输入作用的时刻或时间段;然后根据逻辑功能在上述时刻或时间 段分析动作情况。
  - 注意异步 CLK 和异步置零/置位。
  - JK 触发器一次翻转问题。
  - 如果在答题纸上作答,要画出 CLK。
  - 用虚线对齐表示时序关系。
  - 建议铅笔、直尺作图。
- 4. ROM 点阵图。例:如图是某 PROM 电路编程后的点阵图,请列出数据表。
  - 数据表: 形式和真值表类似, 输入是地址, 输出是存储的数据。
  - 地址是与阵列,存储矩阵是或阵列
- 5. 存储器容量。例: . 256K×16 位的 RAM 芯片, 其地址线有多少条, 数据线有多少条。
  - 容量计算。作业题目中有涉及。注意单位问题: 位还是字节。
  - 容量扩展。字扩展怎么实现,位扩展怎么实现。同时扩展,先位扩展再字扩展。
- 6. 利用存储器实现组合逻辑函数。
  - 从 ROM 的数据表可见: 若以地址线为输入变量,则数据线即为一组关于地址变量的逻辑函数。

## 1.6 第六章 时序逻辑电路

- 1. 时序逻辑电路分类。例: 时序逻辑电路根据动作特点可以分为,根据哪个指标可以分为米利型电路和穆尔型电路。
  - 米利 (Mealy) 型电路:输出信号不仅取决于存储电路的状态,还取决于输入变量。
  - 穆尔 (Moore) 型电路:输出信号仅取决于存储电路的状态。
- 2. 时序逻辑电路分析。例:分析如图所示时序逻辑电路的功能。
  - 流程:写出每个触发器的驱动方程;列出每个触发器的特性方程;根据驱动方程和特性方程得到状态方程;根据逻辑图写出输出方程;画出状态转换表、状态转换图。
  - 功能分析: 时序逻辑电路功能分析比较简单,有效循环有几个状态,答案就是几进制计数器。特别地,如果状态编码按照某特定规律变化,答案可以为加减法计数器、格雷码计数器等。
  - 注意状态变量编号要和题目中保持一致。
- 3. 状态转换图。例:根据图示电路列出状态转换图。
  - 画状态转换表/状态转换图的时候, 所有状态都要出现。
  - 注意在图中标注出逻辑变量,包括状态变量和输入输出,同时注意状态变量编号顺序。
- 4. 状态转换表。例: 根据图示电路列出状态转换表。
  - 两种形式。

| $Q_3$ | $Q_2$ | $Q_1$ | $Q_3^*$ | $Q_2^*$ | $Q_1^*$ | Y |
|-------|-------|-------|---------|---------|---------|---|
| 0     | 0     | 0     | 0       | 0       | 1       | 0 |
| 0     | 0     | 1     | 0       | 1       | 0       | 0 |
| 0     | 1     | 0     | 0       | 1       | 1       | 0 |
| 0     | 1     | 1     | 1       | 0       | 0       | 0 |
| 1     | 0     | 0     | 1       | 0       | 1       | 0 |
| 1     | 0     | 1     | 1       | 1       | 0       | 0 |
| 1     | 1     | 0     | 0       | 0       | 0       | 1 |
| 1     | 1     | 1     | 0       | 0       | 0       | 1 |

或者

| $\overline{CLK}$ | $Q_3$ | $Q_2$ | $Q_1$ | Y |
|------------------|-------|-------|-------|---|
| 0                | 0     | 0     | 0     | 0 |
| 1                | 0     | 0     | 1     | 0 |
| 2                | 0     | 1     | 0     | 0 |
| 3                | 0     | 1     | 1     | 0 |
| 4                | 1     | 0     | 0     | 0 |
| 5                | 1     | 0     | 1     | 0 |
| 6                | 1     | 1     | 0     | 1 |
| 7                | 0     | 0     | 0     | 0 |
| 0                | 1     | 1     | 1     | 1 |
| 1                | 0     | 0     | 0     | 0 |

- 5. 时序逻辑电路设计。例:设计串行数据检测电路。
  - 流程:逻辑抽象;状态化简;状态分配;选定触发器类型,求出状态方程,驱动方程,输出方程;画出逻辑图;检查自启动。
  - 逻辑抽象:确定输入、输出变量数和电路状态个数,定义输入输出变量和电路状态的含义,并给电路状态编号,进而画出状态转换图、列出状态转换表。
  - 状态化简:两个状态在相同的输入下有相同的输出,并转换到同一个次态,则称为等价状态,可以合并。
  - 状态分配:确定触发器数目,给每个状态指定一个代码(常见的,二进制码、 格雷码等)。
  - 器件选型:上述讨论的都是针对逻辑功能,在绘制电路图的时候需要表达出 所选器件的触发方式,由于逻辑功能与触发方式独立,所以一般情况下触发 方式可以任意选择。但是,如果题目中指出了触发方式,例如给出波形图,则 必须按照题目要求进行器件选型。
  - 求解驱动方程的时候,可以采用对照法或驱动表法(习题课重点讲一下)。
  - 自启动设计。如果要求设计的电路自启动,有两种思路。一是,在确定状态转换图的时候,合理分配无效状态的次态,使得其最终都能进入有效循环;二是,设计的时候先不考虑,然后检查自启动,如果不能自启动再有针对性地修改状态转换图。详见《数字逻辑电路学习指导》中介绍的移位寄存器自启动设计。
- 6. 计数器电路。例:分析图中计数器电路是多少进制。
  - 每一片是多少进制直接分析有效循环中状态数即可。

- 片间是多少进制,和低位片的进制数一致。
- 整体是多少进制,和计数器系统组成方式有关。如果是串/并行进位,则整体进制数是每一片的进制数的乘积,如果是整体置零/置数,和分析一片的方法一样。
- 注意 ET 影响 C。一般情况下考试会给出功能表,但不一定给出逻辑电路图, 因此建议掌握上述结论,如果真想自己分析,请注意一些细节。
- 7. 时序逻辑电路中的竞争冒险现象。例: 防止移位寄存器中错移的方法有哪些。
  - 防止移位寄存器中错移的方法: 接入反相器作延迟环节; 接入延迟电容。

#### 1.7 第七章 脉冲波形的产生和整形电路

- 1. 三种电路识图。例:请指出图中构成了哪种电路。
  - 施密特触发电路: 利用两个反向器实现(反向器 + 电阻); 利用 555 实现(有输入,三极管所在回路无电容)。
  - 单稳态电路。微分型单稳态电路(输入有阻容元件构成的微分电路);集成单稳态电路 74121;利用 555 实现(有输入,三极管所在回路有电容)。
  - 多谐振荡电路。非对称式多谐振荡电路(无输入);利用555实现(无输入)。
- 2. 关键参数计算。例: 计算图中电路的关键参数。
  - 施密特触发电路:  $V_{T+}$  和  $V_{T-}$ 。利用两个反向器实现:

$$V_{T+} = \left(1 + \frac{R_1}{R_2}\right) V_{TH} \qquad V_{T-} = \left(1 - \frac{R_1}{R_2}\right) V_{TH}$$

利用 555 实现,分析两个集成运放的正反向输入端电压(电阻分压计算)。

• 单稳态电路: 脉冲宽度  $t_w$ ,恢复时间  $t_{re}$ 。微分型单稳态电路:

$$t_w = RC \ln \frac{v_C(\infty) - v_C(0)}{v_C(\infty) - V_{TH}} = RC \ln \frac{V_{DD} - 0}{V_{DD} - V_{TH}} = RC \ln 2 = 0.69RC$$

$$t_{re} = (3 \sim 5) (R//r_{D1} + R_{ON}) C \approx (3 \sim 5) R_{ON} C$$

集成单稳态电路 74121:

$$t_w \approx R_{\rm ext} C_{\rm ext} \ln 2 = 0.69 R_{\rm ext} C_{\rm ext}$$

利用 555 实现:

$$t_w = RC \ln \frac{V_{CC} - 0}{V_{CC} - \frac{2}{3}V_{CC}} = RC \ln 3$$

• 多谐振荡电路:振荡周期  $T = T_1 + T_2$ 。非对称式多谐振荡电路:

$$T = T_1 + T_2 \approx RC \ln \left( \frac{2V_{OH} - V_{TH}}{V_{OH} - V_{TH}} \cdot \frac{V_{OH} + V_{TH}}{V_{TH}} \right) \approx 2.2RC$$

利用 555 实现:

$$T = T_1 + T_2 = (R_1 + 2R_2) C \ln 2$$

- 充放电过程分析。充放电等效电路绘制,时间常数计算。
- 3. 石英晶体多谐振荡电路。例: 石英晶体多谐振荡器的输出脉冲频率取决于。
  - 石英晶体多谐振荡器的输出脉冲频率取决于石英晶体的固有谐振频率 fo。
  - 如果看到电路里出现石英晶体,就是告诉我们这里的 CLK 周期。

#### 1.8 第八章 数一模和模一数转换

- 1. DAC 和 ADC 分析。例:给出完成一次模数转换需要多少时钟周期。
  - D/A 转换器: 权电阻网络 D/A 转换器,倒 T 形电阻网络 D/A 转换器,权电流型 D/A 转换器。
  - A/D 转换器: 并联比较型 A/D 转换器,逐次逼近型 A/D 转换器,双积分型 A/D 转换器, V-F 变换型 A/D 转换器。
  - 掌握上述电路工作原理即可。注意分析的时候常用:工作在线性区的集成运 放满足虚短虚断性质,叠加原理
- 2. 衡量 DAC、ADC 最重要的性能指标。例: 衡量该电路性能的最重要两个指标是什么。
  - 转换精度、转换速度。
- 3. 误差分析。例: 说明 DAC 输出出现某种误差的原因。
  - 造成 D/A 转换器转换误差的原因主要有参考电压  $V_{REF}$  的波动、运算放大器的零点漂移、模拟开关的导通内阻和导通压降、电阻网络中电阻阻值的偏差以及三极管特性的不一致等。其中  $V_{REF}$  变化引起的误差和输入数字量大小成正比,也叫比例系数误差;运放零点漂移引起的误差和输入无关,输出特性曲线整体平移;其他几种都是非线性误差,和输入无关,且不是定值。

## 后记

这份考点总结为 2021 秋数字逻辑电路 04 班第二次习题课制作作为讲义,详细地梳理了数字逻辑电路课程中的所有重要考点和细节知识点。这份讲义可以供课程助教在考前复习课作为讲义使用,也可供读者复习时作为参考手册使用。读者在阅读这份考点总结的时候,对于自己认为掌握的不够好的地方,建议根据每个考点后的例题简述,自己从往年试卷、课后习题中寻找实例并进行练习,同时以这份考点总结中的概述作为参考,阅读教材、课件、笔记。如果还有疑问,可以及时和助教联系答疑。祝各位同学期末考试顺利!