

中国科学技术大学

Chap 1. 冯诺伊曼 { 存储器, 运算器, 控制器, 输入设备, 输出设备 } { 正数: 原=反=补, 负数: 反=原按位取反(除符号位), 补: 反+1 }

Chap 2. 微程序: 指令 \rightarrow 微指令 \rightarrow 硬件层.
微程序

存储器分级: { 寄存器 (成本高, 速度快, 容量小), 高速缓存, 内存 (主存), 外存 (辅存) }

字的对齐: 1字 = n字节. 低位低地址: 小端, 大端: 高位低地址.
A: m-1 m m+1 m+2 ... m-1 m m+1 m+2
D: 11 22 33 44 ... 44 33 22 11

模型机指令执行流程: 指令 { 微指令, 机器指令 (简称指令), 宏指令 }
指令 { 微指令, 机器指令 (简称指令), 宏指令 }
汇编语言: 汇编语言 \rightarrow 机器语言 (汇编语言) \rightarrow 机器语言 (汇编语言) \rightarrow 机器语言 (汇编语言)

RISC: 定长, Load/Store 三操作数

CISC 周期 { 时钟周期 / T 周期, 机器周期 / CPU 周期 / 一个取指时间, 总线周期, 指令周期: 指令完成时间: 取指+执行 }

冯氏结构: 指令数据分开存储 (Princeton structure)

Harvard structure: 指令数据分开存储

1101C-08 201412-2500



RISC: (S)R. Load/Store 三操作数 → 流水线

CISC: D R E W
取指 解码 读取 执行 写回

流水线问题 ① 资源/结构相关多指令争用同一个公用部件。eg. 冯氏结构 流水线插入/停顿

② 数据相关 RAW F.D.R.E.W

流水线插入/定向推送

③ 转移指令

FD R.E.W
FD R.E.W
FD R

FD R.E.W

转移操作

FD R.E.W
FD R

转移代价

动态转移预测


译码

字选地址 (字节的地址)

位选地址: 该字节的位 (8位)

位扩展

字扩展



256x8位

字长8位 = D₀~D₇

256k字 = 256x1024 = 2¹⁸ = A₀~A₁₇

A₁₇ (CS) 芯片选


Cache: 在CPU寄存器与低速DRAM主存间. CPU频率高. 内存频率低. 内存访问有规律.

Cache 命中

总线周期


请求与仲裁
寻址
数据传输
结束

同步总线时序: 共用时钟
异步总线时序: 应答方式
半同步总线时序: 加 WAIT 等待周期



匹配速率问题

周期分裂时序: 寻址 (地址阶段) 数据传输 (数据阶段)



HREADY → 可以播入等待周期



中国科学技术大学

I/O接口结构. I/O端口 { 数据端口
(端口寄存器) 状态端口
控制端口.

双字对齐 7.77

微结构 { 冯诺伊曼结构: 数据指令分开存储
哈佛结构.

Cortex-M3/M4 { 存储器, 见图 → 取指/读中断向量.
总线 { I-Code
D-Code } Code区
(AHB) → 数据读写.

操作状态 { Thumb状态: 执行指令.
调试状态. } SRAM 外设 外部RAM etc. 32位总线
APB: 外部私有外设子区域, USART

操作模式 { 处理模式: 中断服务程序, 特权.
线程模式: 正常, 非特权.

访问等级 { 特权 转换见图. 寄存器
非特权.

Cortex-M 堆栈: 满溢式.
指针指向bp stack中高地址.
向低地址生长.

位段: 别名地址. 1个位 → 1个字
硬连接.

交叉开发: 在一个平台生成另一个平台可
执行代码.

开发过程 { 需求分析 { 功能性
非功能
系统设计 { 体系架构
系统实现 { 软硬件划分
系统测试 { 软件
系统发布 { 硬件

3~7, 0~255
最高. 可编程.
数 ↓ 优先 ↑
抢占优先级 → 优先级分组 =
子优先级. 子优先级bit数.

异常流程: 异常处理 → 异常处理程序 → 返回



最小硬件系统: 电源、时钟、复位、调试、下载。

时钟树 { 晶振荡器① 分频器② 定时器 唤醒器

特点: ① 输入时钟 ② 系统时钟 ③ 其他时钟

USART 异步 无时钟线 3线

I²C 同步 2线 地址

SPI 同步 4线 片选

