5.2 你考虑通过降低 V_{DD} 来试图节省一个静态 CMOS 门的功耗, 你也将按比例降低 V_{i} 来保持性能。问动态功耗将增加还是减少?静态功耗将增加还是减少?

动态功耗将减少: P_{sw} 依赖于 V_{DD}^2 , V_{DD} 减少,动态功耗减少。

静态功耗将增加:降低阈值电压(Vt)导致亚阈值泄漏电流(Isub)呈指数级增加,静态功耗增加。

5.4 确定图 5.34 所示信号的活动因子。时钟速率为 1 GHz。




图 5.34 习题 5.4 中的信号

信号在 10 个周期内进行 4 次转换,从 0 至 1 跳变 2 次活动因子为 (1/2) (4/10) = 0.2

5.10 设计一个 65 nm 工艺电源门控电路的顶部开关。假设 pMOS 管的导通电阻约为 2.5 kΩ·μm。采用电源门控的这一模块的导通电流为 100 mA。问这个顶部开关管必须多宽才能使所引起的延时增加小于 2%?

延时增加 2% 相应于在 Voo 上的压降约为 2% (2% * 1V = 20 mV)

因此,有效电阻必须为 R_{switch} = 20 mV/100 mA = 0.2 Ω

需要宽度 W = 2.5 kΩ*μm / 0.2Ω = 12.5 mm