
突变结: PN 结两区中的杂质浓度为均匀分布, 且在交界面处发生杂质突变。由合金、 浅扩散或低能离子注入形成。线性缓变结:结附近杂质分布是缓变分布的,可以用直 线近似,其斜率称为杂质浓度梯度。由深扩散或高能离子注入制得的结。

热平衡: ①热平衡下 P 区与 N 区的费米能级相等 ②内建电势(接触电势差)



耗尽近似条件: 假设空间电荷区中正负电荷密度完全由电离杂质浓度决定, 从而忽略 自由载流子的影响。(1)突变结: $N_D \cdot x_n = N_A \cdot x_p$

 $\varepsilon(x) = \frac{qN_D}{2}(x - x_n) \qquad 0 \le x \le x_n$ $\mathcal{E}(x) = \frac{qN_A}{\varepsilon_s}(x - x_p) \qquad \qquad U \le X \le X_n$ $\mathcal{E}(x) = -\frac{qN_A}{\varepsilon}(x + x_p) \qquad -x_p \le X \le 0$ $\psi(x) = \frac{qN_A}{\varepsilon_s}(\frac{1}{2}x^2 + x_p \cdot x)$ $V_{bi} = \psi(x_n) - \psi(-x_p) = \frac{q}{2\varepsilon_s} (N_D \cdot x_n^2 + N_A \cdot x_p^2) \quad W = \sqrt{\frac{2\varepsilon_s}{q} \cdot \frac{N_A + N_D}{N_A \cdot N_D} \cdot V_{bi}}$ $\varepsilon(x) = \xi_m + \frac{qN_D}{\varepsilon_{si}}$ $\varepsilon_{si} - qN_D W$

 $V_{q} = N_{A} \cdot N_{D}$ $v_{b} = 2\varepsilon_{s}$ $v_{b} = 2\varepsilon_{s$

正向偏置 内电场(N=>P)+外电场(P=>N) W 变小 扩散大于漂移(正向扩散) 反向偏置 内电场(N=>P)+外电场(N=>P) W 变大 扩散小于漂移(反向抽取) $W\alpha(V_{bi}-V)^{1/n}$ 突变结 n=2 线性缓变结 n=3 正偏时 V+ 反偏时 V-

PN 结的直流 IV 特性:

PN 结的直流 IV 特性:
$$J_n = q\mu_n n\varepsilon + qD_n \frac{\partial n}{\partial x} \quad J_p = q\mu_p p\varepsilon - qD_p \frac{\partial p}{\partial x} \quad \frac{\partial n_p}{\partial \tau} = \frac{1}{q} \frac{\partial J_n}{\partial x} - \frac{\Delta n_p}{\tau_n} \quad \frac{\partial p_n}{\partial \tau} = -\frac{1}{q} \frac{\partial J_p}{\partial x} - \frac{\Delta p_n}{\tau_p}$$
 肖克莱方程:
$$J = J_p(x_n) + J_n(-x_p) = J_s(e^{qV_{kT}} - 1) \qquad J_s = \frac{qD_p p_{n0}}{L_n} + \frac{qD_n n_{p0}}{L_n}$$
 (1)产生复合效应:
$$J_R \approx q \sqrt{\frac{D_p}{\tau_p}} \frac{n_i^2}{N_D} + \frac{qn_i W}{2\tau_x} \qquad J_F = \frac{qL_p n_i^2}{\tau_p N_D} e^{qV_{kT}} + \frac{qn_i W}{2\tau_r} e^{qV_{kT}}$$
 (2)大注入效应
$$J = \frac{2qD_p n_i}{L_p} \exp(q^V_{2kT}) \qquad J = \frac{2qD_n n_i}{L_n} \exp(q^V_{2kT})$$
 (3)串联电阻效应 大电流时,在串联电阻 R (包括中性区的电阻和非理想欧姆接触的

(3)串联电阻效应 大电流时, 在串联电阻 R (包括中性区的电阻和非理想欧姆接触的 (3) 串 联 电 阻 双 ℓ 人 电 ℓ 加 以 , 上 中 ℓ 心 ℓ 电阻) 上 的 压 降 不 能 忽 略 。 电 流 随 正 向 电 压 增 加 的 速 度 变 慢 $I = I_s e^{q(V-IR)/L_T} = I_s \frac{e^{-\ell /kT}}{e^{qR/L_T}}$

PN 结的 CV 特性: 势垒电容 (耗尽层电容) Cj 由势垒区中的空间电荷随外加电压变 化而引, P-N 结势垒宽度随外压而变, 故它是一个非线性电容。允许直流通过。

扩散电容 Cd 由势垒区两边积累的非平衡少子电荷随外加电压变化所引起。 PN 结的瞬态特性: t_s 存储时间, t_f 下降时间, 定义为从 I_R 衰减到 $0.1I_R$ 所经过的时间。 $t_{\rm off}=t_{\rm S}+t_{\rm f}$ 即为反向恢复时间。对于高速开关器件,必须减小少子寿命。 Wn>>Lp $t_{\rm s}+t_{\rm f}\approx\frac{r_{\rm p}}{l_{\rm f}}(\frac{I_{\rm p}}{l_{\rm f}})$ Wn \leq Lp $t_{\rm s}+t_{\rm f}\approx\frac{r_{\rm p}}{l_{\rm f}}(\frac{I_{\rm p}}{l_{\rm f}})$ PN 结的击穿特性 反向电流⁴加

(2) 隧道击穿 当 P-N 结两区掺杂都很高时,势垒区变得很窄且电场很强。若反偏压 增加到某一值, 能带弯曲度的增大, 将使载流子从势垒区电场中获得的附加静电势能 达到甚至超过导带底电子的能量。此时, 根据量子力学理论, 电子有一定几率穿过禁 带而进入导带。只发生在重掺杂的 P-N 结中。负温度系数。 (3)雪崩击穿 $V_{\scriptscriptstyle B}=rac{1}{2}arepsilon_{\scriptscriptstyle ms}\cdot W$ 正温度系数。

雪崩击穿电压比隧道击穿电压高得多。 $V_B < 4$ (Eg/q) 时主要是隧道击穿, $V_B > 6$ (Eg/q) 时主要是雪崩击穿, 中间, 混合。

异质结: 两种不同质的材料构成的接触

基本原理:均匀基区晶体管,如合金管和全离子注入管,传输以扩散为主。缓变基区 晶体管,如各种扩散管,由于基区中存在自建电场,以漂移为主。端电流: I_{EP}:从 发射区注入的空穴电流, I_{EN} : 从基区注入到发射区的电子电流, I_{CN} : 集电区 - 基区 结附近的热电子漂移到基区形成的电流, Icp: 集电区-基区结的空穴注入电流。IBR = I_{EP} - I_{CP},基区内电子与空穴电流的复合而必须补充的电子电流。晶体管的电流增

提高电流增益的原则 内部: 发射结 与集电结要相距很近, 即 W_B<<L_B。 外部:发射结正偏,集电结反偏, 即晶体管工作在有源放大区。主要 措施有:提高发射区掺杂浓度或杂 质总量, 增大正向注入电流。减小 基区宽度。提高基区杂质分布梯度。 提高基区载流子寿命和迁移率, 以 增大载流子的扩散长度。

$$I_C = a_{21} (e^{q \cdot L_B/W} - 1) + a_{22}$$

$$a_{21} = \frac{q \cdot A D_p p_{n0}}{W} \qquad a_{22} = q \cdot A \left(\frac{D_p p_{n0}}{W} + \frac{D_c n_{c0}}{L_c} \right)$$

$$I_B = (a_{11} - a_{21}) (e^{q \cdot V_{EB}/kT} - 1) + a_{12} - a_{22}$$

晶体管的工作状态 PNP

放大状态: V_{EB}正偏, V_{CB}反偏; V_{BE}正偏, V_{BC}反偏;


饱和状态: VeB正偏, VcB正偏; VBE正偏, VBC正偏; 截止状态: VeB 反偏, VcB 反偏; VBE 反偏, VBC 反偏; 反转状态: V_{EB}反偏, V_{CB}正偏; V_{BE}反偏, V_{BC}正偏;

<mark>静态理想特性的修正</mark> (1)缓变基区晶体管 热平衡下,中性基区内将存在一个自建电 场来抵消由于基区杂质浓度梯度分布而引起的扩散电流。基 $\varepsilon_{s}(x) = \frac{kT}{N} \frac{1}{N} \frac{dN_{B}(x)}{dx}$ 区内多子电流为零。(2) 双扩散管 $\varepsilon_{\scriptscriptstyle B} = \frac{-kT}{q} \cdot \frac{\eta}{W_{\scriptscriptstyle B}} \quad \eta = \ln \frac{N_{\scriptscriptstyle B}(0)}{N_{\scriptscriptstyle B}(W_{\scriptscriptstyle B})}$ 经本其区的小子分布 缓变基区的少子分布

缓变基区的少子分布
$$p_{B}(x) = \frac{I_{Ep}}{AqD_{pB}N_{B}(x)} \int_{w_{s}}^{x} N_{B}(x) dx \qquad I_{pB} = \frac{q}{\int_{w_{s}}^{w} N_{B}(x) dx} \qquad Q_{B} = \int_{0}^{w_{s}} N_{B}(x) dx$$
 基区扩展电阻 为获得高的电流增益,基区宽度必须窄,因此基区电阻可能较高,基


区与发射极有两个接触,称为双基极条,电子流向发射区中心。发射区的正下方与结 面平行,与之相应的电阻为基区扩展电阻。当基极电流流过时,就会在基区中产生横 向压降。发射极电流集边效应 由于基区扩展电阻效应使发射结中心部分的电流密度 大大降低,发射极电流主要集中在发射极的边缘部分。降低发射极电流集边效应最有 效的方法是使电流分布在一个相当大的边缘上, 如采用周长/面积比很高的梳状结构。 Early 效应(基区宽度调制效应)当改变基极 - 集电极偏压时,集电结耗尽区宽度随 $V_A = \frac{\int_0^W N_B(x) dx}{\int_0^W N_B(x) dx}$ 之改变, 因而也引起中性基区宽度 W_B 的变化。基区掺杂越低, $V_A \equiv \frac{1}{N_B(W) \times \frac{\partial W}{\partial V_{CB}}}$ V_A 越小,Early 效应越显著; V_A 越大,基区宽度调制效应的影响越 小。共射极接法:一个很小的基极电流可以引起很大的集电极电流。 理论上,当 $V_{EC} > 0$ 时,对给定的基极电流 I_B ,集电极电流 I_C 不依赖于 V_{EC} 。但实际 上, I_C 随 V_{EC} 的增加而增加。当 V_{EC} 增加时,基区宽度 W 减小,导致 $\beta 0$ 增加,故 I_C 增大。Kirk 效应 (基区展宽效应) 在大电流密度工作下的晶体管基区将会发生扩展, 一定条件下,中性基区宽度超过扩散时形成的原始基区宽度。基区电导调制效应 随 着注入的加大, pB(0)不断加大, 基区电导率 B'相应地不断上升, 电阻率不断下降。 产生复合电流实际晶体管在反向偏压下,集电区-基区内耗尽层存在产生电流,而 发射区-基区正偏,耗尽层内有复合电流。在小电流下,复合电流占支配作用。大注 <mark>入自建电场</mark> 大注入时,由于电子(多子)浓度梯度的存在,必定会向集电结方向扩 散,集电结上加的是反向偏压,它阻止电子流向集电区,因此在集电结的基区侧有电 子积累, 由于扩散运动, 在发射结的基区侧电子浓度将降低, 从而在基区中产生由发 射结指向集电结的电场εΒ。

晶体管模型: 物理模型埃伯斯 - 莫尔模型 (EM 模型)



 $I_E = -I_{F0}(e^{\frac{qV_{EB}}{kT}} - 1) + \alpha_R I_{R0}(e^{\frac{qV_{CB}}{kT}} - 1)$ $I_C = \alpha_F I_{F0} (e^{\frac{qV_{EB}}{kT}} - 1) - I_{R0} (e^{\frac{qV_{CB}}{kT}} - 1)$

电路模型 Gummel - Poon 模型(G-P 模型)



 $Q_B = Q_{B0} + Q_{iE} + Q_{iC} + Q_{dE} + Q_{dC}$

频率特性: 共基极截止频率 fα: 当电流增 益下降到低频增益的 $1/\sqrt{2}$ 倍时所对应的 频率。共发射极截止频率 β: β 下降到 $1/\sqrt{2}\beta_0$ 时的频率。特征频率 f_T : β 下降到 1 时 (0dB) 的频率。fr 就是增益-带宽乘 积,也是晶体管能起电流放大作用的最高

极限频率。 f > f 后 $f \cdot |\beta| = Const.$ 晶体管频率响应的 $f = \frac{1}{2\pi r_{EC}}$

最重要限制是少子通过基区的渡越时间。

晶体管的小信号等效电路 $\int_{T} \frac{1}{2\pi \tau_{EC}} = \frac{1}{2\pi (\tau_{E} + \tau_{B} + \tau_{C} + \tau_{C}')} = \frac{1}{2\pi (\tau_{E} + \tau_{C} + \tau_{C}')} = \frac{$

提高 fr 的途径:减小基区宽度 WB,减小结面积,适当降低集电区电阻率和厚度。 击穿特性: 放大状态下,当 VBC (共基极接法) 或 VEC (共射极接法) 超过击穿电压 临界值时,晶体管的集电极电流 Ic 急剧增加,称为雪崩击穿。原因是集电结耗尽区 内的电场太强而产生大量电子空穴(雪崩倍增)。基区穿通随着集电结反向电压的增 加、集电结势垒区向两边扩展、基区有效宽度 W_{Beff}减小。如果晶体管的基区掺杂浓 度比集电区低, 基区宽度 WB 又较小, 则有可能在集电结发生雪崩击穿之前, WBeff 减 小到零, 即发射区到集电区之间只有空间电荷区而无中性的基区。对于给定的基区宽 度 WB,只有当 NB 较大时才能防止基区穿通。功率特性:最大集电极电流 Ic 基区 电导调制效应及有效基区扩展效应(Kirk 效应)均会使晶体管特性变差,最大集电极 电流密度取决于上述两种效应中最小的最大发射极电流。功率晶体管的安全工作区 (SOA) 由于电流的热效应使晶体管消耗一定的功率,引起管芯发热,此热量通过半 导体、管壳等途径散到管外,称为<mark>晶体管的耗散功率</mark>。晶体管结温有一定限制,温度 过高将会引起 P-N 结的热击穿。当集电结反向偏压 Vce 逐渐增大到某一数值时,集 电极电流 I_C 急剧增加,这就是通常的雪崩击穿,称为一次击穿;继续增加集电结电 压,使 I_C 增大到某一临界值此 V_{CE} 突然降低,而电流则继续增大,出现负阻效应, 此称二次击穿。开关特性:延迟时间:从基极回路输入正脉冲信号起(t=0)到晶体 管集电极电流升至 0.1Ics 为止,称为延迟时间 td。上升时间:集电极电流由 0.1Ics 升 至 0.9Ics 为止,称为上升时间 tr。存贮时间:基极信号变负开始到集电极电流下降到 0.9ICS,称为存贮时间 ts。下降时间:集电极电流从 0.9ICS 下降到 0.1ICS 所需的时

0.9ICS,称为存贮时间
$$t_s$$
。下降时间:集电极电流从 0.9ICS 下降到 0.1ICS 所需的时间为下降时间 t_f 。
$$Q_S = I_B \tau_p (1 - e^{-t_d/\tau_p}) \quad t_d = \tau_p \ln(\frac{1}{1 - (Q_S/I_B \tau_p)}) \quad Q_S \cong \frac{V_{CC}}{R_L} \tau_B = \tau_B I_{CS}$$

$$t_S \equiv t_4 - t_3 = \tau_p \ln(\frac{Q_B(t_3)}{Q_S}) \qquad t_S = \tau_p \ln(\frac{I_B \tau_B}{Q_S})$$

t_{on} 取决于如何迅速把少子注入到基区。t_{off} 取决于如何通过复合使空穴迅速消失。降 低少子寿命的方法是在禁带中心附近引入有效产生复合中心,如掺金工艺。


金属半导体接触: 势垒高度 $q\phi_{\scriptscriptstyle Bn}=q(\phi_{\scriptscriptstyle m}-\chi)$ $q\phi_{\scriptscriptstyle Bp}=E_{\scriptscriptstyle g}-q(\phi_{\scriptscriptstyle m}-\chi)$ 对给定的半导体,任何金属在 n 型衬底和 p 型衬底上的势垒高度之和总等于 Eg。

I-V 特性:

与内建电势的关系 $\phi_{B_0} = V_{b_1} + V_{a_1} \text{ qV}_{a_2}$ 为半导体的导带底和费米能级之差。肖特基 效应 镜像力使肖特基势垒高度降低。半导体中距离金属表面 x 处的电子会在金属上 感应一个正电荷,势能叠加到理想肖特基势能上,将使原来的肖特基势垒曲线在 x = 0处下降,即肖特基势垒降低。大电场下,肖特基势垒被镜像力降低很多。

肖特基势垒二极管 (SBD)

欧姆接触:接触电阻与半导体的体电阻或串 联电阻相比可以略去不计的金属半导体。比 接触电阻 对于低掺杂浓度的 $ho_c \equiv (\frac{\partial J}{\partial V})^{-1}|_{V o 0}$ 金属—半导体接触,为了有小 的接触电阻pc,需要用低势垒高度的接触。 对于高掺杂浓度的接触, 势垒宽度变得很 窄. 隧道电流可能起支配作用. 接触电阻率 强烈依赖于掺杂浓度,需要用高掺杂浓度。



结型场效应晶体管 (JFET): JFET 可以认为是由一个带有两个欧姆接触的导电沟道 构成,一个欧姆接触作源极,另一个作漏极。输出特性 ① V_{GS}=0 (即栅极与源极短 路) 时的漏极特性。若 $V_{DS}\!\!=\!\!0$,此时 $P^+\!N$ 结处于平衡状态。 $V_{DS}\!\!>\!\!0$ 时,将有电子自源 端流向漏端,形成了自漏极流向源极的漏源电流 I_{DS} 。当 $V_{DS}=V_{Dsat}=rac{qN_Da^2}{2arepsilon_s}-V_{bit}$ 零,即沟道被夹断。 $V_{DS} > V_{DSat}$ 时,由于夹断点的电位始终等于 V_{DSat} ,若夹断点 P 移 动的距离远远小于沟道长度 L 时, $I_{\rm DS}$ 不再随 $V_{\rm Ds}$ 的增大而变化,而是趋于饱和。② $V_{\rm GS}$ 40 时 $-2\varepsilon_s$ =-V_P,漏极电流才等于零,此时整个沟道被夹断。<mark>伏安特性(直流电流-电压特</mark> 性) GCA 模型(缓变沟道近似理论): 栅结耗尽区中沿垂直结平面方向的电场分量 Ex 与沿沟道长度方向使载流子漂移的电场分量 Ey 无关, 且满足沟道方向电场的变化远 远小于垂直方向的电场变化。当 V_{DS} 很小时,沟道截面积基本与 V_{DS} 无关、伏安特 性是欧姆性或线性的。称为线性区。当 $V_{DS} \ge V_{DSat}$ 时,电流达到 I_{DSat} 。称为饱和区。

$$\begin{split} I_D &= I_P \left[\frac{DS}{V_P} - \frac{1}{3} \left(\frac{DS}{DS} + \frac{1}{G} - \frac{1}{V_P} \right)^2 + \frac{1}{3} \left(\frac{DS}{V_P} + \frac{1}{G} - \frac{1}{V_D} \right)^2 \right] \\ g_D &= \frac{\partial I_{DS}}{\partial V_{DS}} \bigg|_{V_{CS}} = \frac{q\mu_a N_D Z (a - b)}{L} \left[1 - \left(\frac{V_{bi} - V_{CS}}{V_p} \right)^{1/2} \right] = \frac{q\mu_a N_D Z (a - b)}{L} \\ g_- &= \frac{\partial I_{DS}}{I_{CS}} \bigg|_{V_{CS}} = \frac{I_P}{I_P} \left(\frac{V_P}{V_P} \right)^{1/2} V_{DS} = \frac{Z\mu_B}{I_P} \left[- \frac{qN_D \mathcal{E}_S}{I_P} \right]^{1/2} V_{DS} \end{split}$$

 $I_{D} = I_{P} \left[\frac{V_{DS}}{V_{P}} - \frac{2}{3} \left(\frac{V_{DS} + V_{G} + V_{DS}}{V_{P}} \right)^{\frac{1}{2}} + \frac{2}{3} \left(\frac{V_{DS} + V_{G} + V_{DS}}{V_{P}} \right)^{\frac{1}{2}} \right]$ $g_{D} = \frac{\partial I_{DS}}{\partial V_{DS}} \Big|_{V_{CS}} = \frac{g\mu_{s}N_{D}Za}{L} [1 - (\frac{V_{b} - V_{CS}}{V_{P}})^{1/2}] = \frac{g\mu_{s}N_{D}Z(a - h)}{L}$ $g_{m} = \frac{\partial I_{DS}}{\partial V_{CS}} \Big|_{V_{DS}} = \frac{I_{P}}{2V_{P}^{2}} (\frac{V_{P}}{V_{b} - V_{CS}})^{1/2}V_{DS} = \frac{Z\mu_{n}}{L} [\frac{qN_{D}\mathcal{E}_{S}}{2(V_{b} - V_{CS})}]^{1/2}V_{DS}$ $= \frac{\gamma_{p}}{2V_{p}^{2}} (\frac{V_{P}}{V_{b} - V_{CS}})^{1/2}V_{DS} = \frac{Z\mu_{n}}{L} [\frac{qN_{D}\mathcal{E}_{S}}{2(V_{b} - V_{CS})}]^{1/2}V_{DS}$ $= \frac{\gamma_{p}}{2V_{P}^{2}} (\frac{V_{P}}{V_{b} - V_{CS}})^{1/2}V_{DS} = \frac{\gamma_{p}}{2V_{P}^{2}} (\frac{\gamma_{p}}{V_{b} - V_{CS}})^{1/2}V_{DS}$ $= \frac{\gamma_{p}}{2V_{P}^{2}} (\frac{\gamma_{p}}{V_{b} - V_{CS}})^{1/2}V_{DS} = \frac{\gamma_{p}}{2V_{P}^{2}} (\frac{\gamma_{p}}{V_{b} - V_{CS}})^{1/2}V_{DS}$ $= \frac{\gamma_{p}}{2V_{P}^{2}} (\frac{\gamma_{p}}{V_{b} - V_{CS}})^{1/2}V_{DS} = \frac{\gamma_{p}}{2V_{P}^{2}} (\frac{\gamma_{p}}{V_{b} - V_{CS}})^{1/2}V_{DS}$ $= \frac{\gamma_{p}}{2V_{P}^{2}} (\frac{\gamma_{p}}{V_{b} - V_{CS}})^{1/2}V_{DS} = \frac{\gamma_{p}}{2V_{P}^{2}} (\frac{\gamma_{p}}{V_{b} - V_{CS}})^{1/2}V_{DS}$ $= \frac{\gamma_{p}}{2V_{P}^{2}} (\frac{\gamma_{p}}{V_{P}^{2}})^{1/2}V_{DS} = \frac{\gamma_{p}}{2V_{P}^{2}} (\frac$ 浓度越高及原始沟道越厚, Vp 越高。

最大饱和漏极电流 IDSS Vbi-VGS=0 时的漏源饱和电流,增大沟道厚度以及增加沟道的 宽长比,可以增大 JFET 的最大漏极电流。最小沟道电阻 Rmin Rmin 表示 VGS=0、且 V_{DS} 足够小,即器件工作在线性区时,漏源之间的沟道电阻,也称为导通电阻。Rmin 越大,导通压降越大,器件的耗散功率也越大。漏源击穿电压 BV_{DS} 当漏端栅结电压 增加到 PN 结反向击穿电压时,漏端所加电压即为漏源击穿电压。 $BV_{DS} = BV_B + V_{GS}$ 交流小信号参数 跨导 g_m 漏源电压 V_{DS} 一定时,漏极电流的微分增量与栅极电压的 微分增量之比。器件的跨导与沟道的宽长比(Z/L)成正比。漏电导gD 栅压一定时,

微分漏电流与微分漏电压之比, JFET 饱和区的跨导等于线性区的漏电导。饱和区漏电导 gps 不等于零,而是一有限值,由基均制达公长力,在2000年,185% = $G_0[1-\frac{V_{bc}-V_{cs}+\frac{1}{2}(V_{p0}-V_{bi}+V_{cs})}{V_{p0}}]\cdot (V_{p0}-V_{bi}+V_{cs})$ 值。电荷控制法分析杂质分布对漏特性

$$\begin{split} I_{DSat} &= G_0 (1 - \frac{V_{bi} - V_{CS} + \frac{1}{2} (V_{p0} - V_{bi} + V_{CS})}{V_{p0}}] \cdot (V_{p0} - V_{bi} + V_{CS}) \\ &= \frac{G_0 V_{p0}}{2} (1 - \frac{V_{bi} - V_{CS}}{V_{p0}})^2 = I_{DSS} (1 - \frac{V_{bi} - V_{CS}}{V_{p0}})^2 \end{split}$$

高场迁移率的影响 强场使迁移率减小、导致漏极电流降至低场值 I_D 的 $1/(1+V_{DS}/LE_C)$ 。 另外,沟道长度越短,器件的饱和漏极电流下降的幅度越大。<mark>频率特性</mark> 特征频率 fr 在共源等效电路中, 在输出端短路条件下, 通 率。迁移率µ愈大,沟道长度愈短,则 fr 愈高。

最高振荡频率 fm 当 JFET 输入和输出均共轭匹配时,共源功率增益为 1 时的频率。 器件的特征频率 f_T 越高,最高振荡频率 f_m 也越高。

肖特基栅场效应晶体管 (MESFET): 肖特基栅场效应晶体管 (MESFET) 的工作原理 与 JFET 相同,只不过用肖特基势垒代替 pn 结。夹断电压 Vp 阈值电 压 V_T=V_{bi}-Vp I-V 特性 ①线性区,V_{Ds} 很小时,沟道截面积基本与 V_{DS} 无关,I-V 特性是欧姆性的或线性的;②饱和区,V_{DS}>>>V_{Dsat} 时,

电流达到饱和值 I_{Dsat} 。③随着 V_{DS} 的进一步增加,最终导致栅-沟道二极管发生雪崩 电流达到饱和值 I_{Dsat} 。③随看 V_{DS} 的四、少有四,多个,不是一个事情,该频率击穿, I_{DS} 突然增大,称为雪崩击穿区。<mark>频率特性</mark> 截止频率 $f_T = \frac{g_m}{2\pi C_g}$ 下器件不再放大输入信号, 这时输入栅电容的电流等于漏端输出电流。 提高 f_T : 大的跨导 g_m 和小的栅电容 C_G , 即采用高载流子迁移率和短沟道长度的 MESFET。频率响应主要受两个因素限制:载流子渡越沟道时间和肖特基势垒栅的 RC 时间常数。提高 MESFET 输出功率:①增加栅极宽度提高饱和漏电流②提高肖特基 势垒栅的击穿电压,包括 a 选择外延的方法分别在源和漏引入低阻 N_+ 接触层,b 用 双层外延制备高阻缓冲层, 然后再外延高浓度有源层, c 腐蚀凹栅。③尽可能减小热 阻④提高功率增益。缩小栅长降低欧姆接触电阻和改善截止频率 fr均可达到此目的。

MOS 器件与双极晶体管的比较 MOSFET 是一种表面场效应器件,是靠多数载流子 传输电流的单极器件。双极型晶体管两种载流子都参与导电。场效应晶体管的工作原 理是以简单的欧姆定律为根据, 而双极晶体管是以扩散理论为根据。双极晶体管是电 流控制器件, 场效应晶体管则是电压控制器件。

MOS 结构: 平带电压外加的能使半导体能带是平的电压 $V_{FB}=V_{FB1}+V_{FB2}$ V_{FB1} : 用 来抵消功函数差的影响, V_{FB2} :用来消除有效界面电荷的影响。表面势 Ψ_{S} 氧化层 下的半导体表面通常简称表面。当栅对衬底的外加电压 V_{GB} 不等于平带电压 V_{FB} 时, 半导体将出现表面电荷层, 在它之外的半导体内部都是电中性的, 表面层上的电势降 落称为表面势 Ψs, 规定电势降落的方向由表面指向体内。半导体表面状态 (1)积累 $V_G < 0$ 靠近氧化层的半导体表面形成空穴积累,P 型表面势: $\psi_S < 0$ 向上弯曲 (2) $\Psi_S < 0$ 中上弯曲 (2)带 $V_G=0$ 中性表现 $\psi_S=0$ (3)耗尽 $V_G>0$ 靠近氧化层的半导体表面形成空穴耗尽,P 型表面势: $\psi_S>0$ 向下弯曲 (4)本征 $V_G=\psi_B\psi_S=\psi_B$ 向下弯曲 (5)反型 $V_G>\psi_B$ P型 表面势: $2\psi_B > \psi_S > \psi_B$ 向下弯曲 (6)强反型 $V_G > 2\psi_B$ 一旦反型层形成, 能带只要再向 下弯一点点,对应于耗尽层宽度增加很小,就会使反型层内的电荷 Qn 大大增加,因 此表面耗尽层宽度达到最大值 Wm 表面强反型条件 当外加栅电压增加到某一值

 $(V_{G}>>0)$ 时,能带向下弯曲到使表面处的 E_{i} 在 E_{F} 下方的高度正好等于半导体内部 E_i 在 E_r 上方的高度。也就是说表面处 N 型层的电子浓度正好等于 P 型衬底的空穴浓 度。强反型出现的判断标准是:

度。强反型出现的判断标准是:
$$\Psi_s(inv) = 2\phi_B = \frac{2kT}{q} \ln \left(\frac{N_A}{n_i} \right)$$
 表面耗尽层最大宽度为:
$$W_s = \sqrt{\frac{2\varepsilon_s(2\phi_B)}{qN_A}} = 2\sqrt{\frac{\varepsilon_s kT \ln \left(\frac{N_A}{n_i} \right)}{qN_A}}$$

MOSFET 的基本理论: 工作原理 当 V_{GS}=0 时,源漏之间两个背靠背的 pn 结总有一 个处于反偏,源漏之间只能有很小的 ${
m pn}$ 结反向漏电流流过。 ${
m V_{GS}}$ >0 时,此电压将在 栅氧化层中建立自上而下的电场,从栅极指向半导体表面,在表面将感应产生负电 荷。随 VGS 增大, p型半导体表面多子逐渐减小直至耗尽, 而电子逐渐积累直至反型。 当表面达到强反型时, 电子积累层将在源漏之间形成导电沟道。此时若在漏源之间加 偏置电压 V_{DS},载流子就会通过导电沟道,从源到漏,由漏极收集形成漏电流。 阈值电压 V_T 使衬底表面(半导体表面)强反型时所需加的 $V_T = V_{FB} + 2\phi_B - \frac{Q_B(2\phi_B)}{Q_B}$ 栅压 V_G。(1)为了有效调节阈值电压,常使用离子浅注入方 法, 即通过栅氧化层把杂质注入到沟道表面的薄层内, 其作用相当于有效界面电荷。 (2)施加反向衬底电压也能调整 V_T 。(3)氧化层厚度对 V_T 也有影响。当 dox 增加时, 栅压对半导体表面的控制作用减弱,为使表面形成导电沟道,阈值电压 V_T 增加。(4)

國电压与氧化层电容(
$$C_{\rm OX}$$
)还有关系,减小厚度以增大电容就可以降低阈电压。
直流特性 (a) 线性区电流($V_{\rm D}\!\!<\!\!<\!\!V_{\rm Dsat}$)
$$I_{\scriptscriptstyle D} = \frac{Z}{L} \mu_{\scriptscriptstyle n} C_{\scriptscriptstyle OX} [(V_{\scriptscriptstyle GS} - V_{\scriptscriptstyle GS(th)}) V_{\scriptscriptstyle DS} - \frac{V_{\scriptscriptstyle DS}^2}{2}]$$
 (b) 非线性区
$$I_{\scriptscriptstyle D} = \frac{Z}{L} \mu_{\scriptscriptstyle n} C_{\scriptscriptstyle OX} [(V_{\scriptscriptstyle GS} - V_{\scriptscriptstyle GS(th)}) V_{\scriptscriptstyle DS} - \frac{V_{\scriptscriptstyle DS}^2}{2}]$$

(b) 非线性区
$$I_D = \frac{Z}{L} \mu_n C_{OX} [(V_{GS} - V_{GS(th)}) V_{DS} - \frac{V_{DS}^2}{2}]$$

 $I_{DSS} = \frac{Z}{2L} \mu_n C_{OX} (V_{GS} - V_{GS(th)})^2$ (c) 饱和区

亚阈值电流 把栅压低于阈电压时的漏电流称为亚阈电流。亚阈电流的存在,使器件 截止时的漏电流增大,影响器件作为开关应用时的开关特性,并增大了静态功耗。 MOSFET 的频率特性 栅跨导 g_m (1)饱和区跨导 g_m 随 V_{GS} 上升而增加,但 V_{GS} 上升 到一定值时, gm 反而会下降。(2)当 Vps 增大到沟道电场达到 Ec 时, 载流子漂移速 度达到极限值 v_{SL}, 跨导达到最大值。(3)源区、漏区都存在体串联电阻, 电极处存在 欧姆接触电阻等。使实际加在沟道区的栅源电压和漏源电压低于外加电压, 由此导致 实际跨导低于理论值。<mark>提高跨导的关键是增大β因子:</mark> (1)提高载流子沟道迁移率,即 选用高迁移率材料,并用表面迁移率高的晶面。(2)制作高质量、薄的栅氧化层,以 增大栅电容 Cox(3)尽可能采用沟道宽长 Z/L 比大的版图。(4)减小源漏区体电阻和欧 姆接触电阻等,以减小串联电阻。 $_{
m N}$ 信号衬底跨导 $_{
m gmb}$ 当 $_{
m V_{GS}}$ 、 $_{
m V_{DS}}$ 为常数时, $_{
m V_{BS}}$ 的改变所引起 I_D 的变化量。非饱和区的漏电导 g_d V_{GS} 为常数时,微分漏电流与微 分漏源电压之比。饱和区的漏电导 理想情况下, I_D 与 V_{DS} 无关,饱和区的 g_d 应为 零,即输出电阻无穷大。但实际的 MOSFET,由于沟道长度的调制效应和漏极对沟 道的静电反馈作用(DIBL),使饱和区输出特性曲线发生倾斜,即输出电导不为零 动态电阳是有限值。

有效沟道长度调制效应 随着 V_{DS} 超过 V_{DSat} , 沟道出现夹断, 并随着 V_{DS} 的进一步增 加向源端移动,漏端耗尽区宽度AL增加,有效沟道长度 Lefl减小,沟道电阻也减小, 导致漏电流增大。漏感应势垒降低效应(DIBL效应)由于电力线会穿越漏到源,引 起源端势垒降低,从源区注入沟道的电子增加,导致漏源电流增加。(1)对一定的 V_{DS} , 器件的沟道长度 L 越小, DIBL 效应越显著, 漏极电流增加越显著, 导致器件不能关 断。(2) DIBL 是 MOS 器件尺寸缩小的一个基本限制,是漏电压 VDS 引起的沿沟道 方向的电势分布使源和沟道间的势垒降低。(3)当短沟道器件工作在阈值电压附近时, DIBL 效应非常严重。

高频特性 跨导截止频 ∞ 跨导下降到低频时的 $1/\sqrt{2}$ 对应的频率。截止频率 f_T 输 出端交流短路时 MOSFET 的输出电流和输入电流相等时的频率。又称为增益带宽乘 积。<mark>提高 MOSFET 频率特性的途径</mark> (1) 提高迁移率 用 (100) 方向的 p 型 Si 作 N 沟 MOS, 增加表面工艺, 改善表面迁移率。采用离子注入获得高迁移率的埋沟结构, 不受表面散射影响。(2) 缩短沟道长度 L 沟道渡越时间减小, 从而使提高频率特性。

(3) 减小寄生电容 Cgs'、Cgd'、 采用自对准结构、偏置栅结构、双栅结构、SOI 结

击穿特性: 漏-衬底 pn 结雪崩击穿 在漏源间施加电压 VDS 就等于在漏-衬底 P-N 结上 施加反向电压。当 V_{DS} 很大时,P-N 结耗尽区中电场强度变大,到 V_{DS} 达某一数值 后,耗尽区中就会出现雪崩击穿。沟道雪崩击穿(沟道击穿)器件导通后,沟道中快 速运动的载流子通过碰撞电离和雪崩倍增效应产生大量电子一空穴对。漏源势垒穿 通 当 MOSFET 的沟道长度足够短,而衬底掺杂足够低时,漏源电压足够大时,即使 漏与衬底间还未发生雪崩,但漏区的耗尽层已展宽到与源区耗尽层相连。栅击穿和栅 保护 当栅源电压或栅漏电压超过一定限度时就会引起栅氧化膜击穿,使栅金属与下 面的硅发生短路, 造成永久性破坏。

功率特性: 高频功率增益 Km 器件工作在高频状态下, 器件的输入端及输出端各自 共轭匹配时,输出功率与输入功率之比。也是最佳高频功率增益。高频功率增益 K_{pm} 与截止频率 ω_T^2 成正比,而与工作频率 ω^2 成反比。 输出功率和耗散功率 提高 MOS 器 件的输出功率,应提高漏源击穿电压、漏极电流,并降低饱和压降。

开关特性及 CMOS 结构: $t_r = 2.2R_pC_{out}$ $t_f = 2.2R_nC_{out}$ 温度特性: 迁移率随温度的变化: 温度特性: 迁移率随温度的变化: $R_p = \frac{1}{\beta_p(V_{DD} - |V_{Tp}|)} \qquad R_n = \frac{1}{\beta_p(V_{DD} - |V_{Tp}|)}$ 1 的关系: n 沟 MOS 器件具有负温度系数, p

沟具有正温度系数。

短沟道效应(SCE)在沟道缩短后,由于漏衬结和源衬结的耗尽区靠得很近,受栅压控 制的空间电荷区将由原来的矩形区变为梯形区,梯形区以外的空间电荷区不受栅极 使栅下可控空间电荷增多,平均电荷面密度增大,因而阈值电压上升。

器件小型化规则(1)按比例缩小(2)恒定电场规则 (3)恒定电压规则 $L_{\min}=0.4[r_j\cdot d(X_s+X_p)^2]^{\frac{1}{3}}=0.4(\gamma)^{\frac{1}{3}}$

(3)恒定电压规则 限制 在物理参数方面,禁带宽度随掺杂浓度的变化,耗尽层宽度 的下降也有一定限度; 对器件设计来说, 结深很浅的源漏区增加了器件的寄生电阻, 细金属化内连线也将发生电迁移现象, 以及几何尺寸的减小会引起阈电压的增大, 所 以这些都将影响器件的特性,在制造工艺上也增加了难度。