

### 数字集成电路设计

# 第二章 MOS晶体管原理

白雪飞 中国科学技术大学微电子学院

### 提纲



- 引言
- 长沟道晶体管的I-V特性
- C-V特性
- 非理想的I-V效应
- 直流传输特性





# 引言

### MOS晶体管简介



#### ■ MOS晶体管

- Metal-Oxide-Semiconductor Field Effect Transistor, MOSFET
- 金属氧化物半导体场效应晶体管
- 源漏之间导电沟道中的电流受到栅极电压的控制
- 多数载流子器件,NMOS管中多子为电子,PMOS管中多子为空穴

#### ■ MOS晶体管符号


■ 多数情况使用三端符号,需要显示体连接时,则可以使用四端符号



MOS晶体管符号

### MOS结构偏置状态: 积累






MOS结构偏置状态: 积累 (Accumulation)

栅极出现负电荷,空穴被吸引到栅极下方区域

### MOS结构偏置状态: 耗尽






#### MOS结构偏置状态: 耗尽 (Depletion)

栅极出现正电荷,栅极下方区域的空穴被排斥开,形成耗尽区

V<sub>t</sub>: 阈值电压 (Threshold Voltage)

### MOS结构偏置状态: 反型






#### MOS结构偏置状态: 反型 (Inversion)

栅极出现更多正电荷,栅极下方区域的空穴被进一步排斥 体硅中的自由电子被吸引到栅极下方区域,形成反型区

### NMOS晶体管工作状态: 截止






NMOS晶体管工作状态: 截止 (Cutoff)

无沟道(Channel), $I_{ds}$ =0

### NMOS晶体管工作状态: 线性






#### NMOS晶体管工作状态: 线性 (Linear)

### NMOS晶体管工作状态: 线性






#### NMOS晶体管工作状态: 线性 (Linear)

沟道形成, $I_{ds}$ 随 $V_{ds}$ 增加 当 $V_{ds}$ 《( $V_{qs}$ - $V_t$ )时, $I_{ds}$ 正比于 $V_{ds}$ ,类似于线性电阻

### NMOS晶体管工作状态: 饱和





#### NMOS晶体管工作状态: 饱和 (Saturation)

沟道夹断, $I_{ds}$ 与 $V_{ds}$ 无关,类似于电流源



## 长沟道晶体管的I-V特性

### 长沟道模型



#### ■ 模型名称

- 长沟道模型 (Long-Channel Model)
- 理想模型 (Ideal Model)
- 一阶模型 (First-Order Model)
- 肖克利模型 (Shockley Model)

#### ■ 模型假设

- 晶体管沟道足够长
- 源和漏之间的横向电场相对较弱
- 流过一个关断晶体管的电流为零

### 沟道电荷和栅电容

#### **■ MOS结构电容器**

- 反型状态MOS结构可看作平行板电容器
- 栅极-氧化物-沟道


#### ■ 沟道电荷

$$egin{aligned} Q_{ ext{channel}} &= C_g \left( V_{gc} - V_t 
ight) \ &= C_g \left( V_{gs} - V_{ds} / 2 - V_t 
ight) \end{aligned}$$


#### ■ 栅电容

$$C_g = k_{
m ox} arepsilon_0 rac{WL}{t_{
m ox}} = arepsilon_{
m ox} rac{WL}{t_{
m ox}} = C_{
m ox} WL$$

- 单位面积栅氧电容  $C_{ox} = \varepsilon_{ox}/t_{ox}$
- SiO<sub>2</sub>介电常数  $\varepsilon_{ox} = 3.9 \cdot \varepsilon_{0}$



#### NMOS晶体管电学特性



### 载流子的运动

#### ■ 漏源横向电场强度

$$E=rac{V_{ds}}{L}$$


#### ■ 载流子速度

$$v=\mu E=\murac{V_{ds}}{L}$$


- 与漏源横向电场强度成正比
- 迁移率 (Mobility) μ
- 电子迁移率 $\mu_n$ 是空穴迁移率 $\mu_p$ 的2~3倍

#### ■ 载流子通过沟道所需时间

$$t = \frac{L}{v} = \frac{L^2}{\mu V_{ds}}$$



#### NMOS晶体管电学特性



### NMOS晶体管线性区I-V特性


#### 漏极电流

$$egin{aligned} I_{ds} &= rac{Q_{ ext{channel}}}{t} \ &= rac{C_{ ext{ox}}WL\left(V_{gs} - V_t - V_{ds}/2
ight)}{L^2/\mu V_{ds}} \ &= \mu C_{ ext{ox}}rac{W}{L}\left(V_{gs} - V_t - V_{ds}/2
ight)V_{ds} \ &= eta(V_{GT} - V_{ds}/2)V_{ds} \end{aligned}$$


#### 其中

$$eta = \mu C_{ ext{ox}} rac{W}{L}; \;\; V_{GT} = V_{gs} - V_t$$

当 $V_{ds}$ < $V_{CT}$ 时, $I_{ds}$ 几乎随 $V_{ds}$ 线性增加



#### NMOS晶体管电学特性



### NMOS晶体管饱和区I-V特性



#### ■ 沟道夹断

- 此时,增加漏极电压将不会再增加漏极电流

#### ■ 漏极饱和电流

上版  $\mathbf{E}V_{ds} = V_{dsat} = V_{GT}$  得到  $I_{ds} = \beta (V_{gs} - V_t - V_{dsat}/2) V_{dsat}$   $= \frac{\beta}{2} (V_{gs} - V_t)^2$   $= \frac{\beta}{2} V_{GT}^2$ 

$$\blacksquare$$
 当 $V_{gs}>V_{t}$ 且 $V_{ds}>V_{dsat}$ 时成立

### NMOS晶体管长沟道模型



#### ■ 漏极电流

$$I_{ds} = egin{cases} 0\,, & V_{gs}\!<\!V_t, & ext{Cutoff} \ eta(V_{GT}\!-\!V_{ds}/2)V_{ds}, & V_{ds}\!<\!V_{ ext{dsat}}, & ext{Linear} \ rac{eta}{2}V_{GT}^2, & V_{ds}\!>\!V_{ ext{dsat}}, & ext{Saturation} \end{cases}$$

- $I_{on}$   $I_{dsat}$ 
  - 当 $V_{gs}$ = $V_{ds}$ = $V_{\mathrm{DD}}$ 时的导通电流 $I_{ds}$

$$I_{ ext{on}} = rac{eta}{2} \left( V_{ ext{DD}} - V_{t} 
ight){}^{2}$$

- $I_{\text{off}}$ 
  - 当 $V_{gs}$ =0且 $V_{ds}$ = $V_{DD}$ 时的关断电流


$$I_{\text{off}} = 0$$


### NMOS和PMOS长沟道模型举例

例:考虑某65-nm工艺中的NMOS和PMOS晶体管,栅氧厚度为10.5 Å,最小沟道 长度为50 nm ( $\lambda = 25 \text{ nm}$ ),宽长比为 $W/L = 4\lambda/2\lambda$ 。在 $70 ^{\circ}$ C时高电场下,电子迁移 率约为80  $cm^2/V \cdot s$ , 空穴迁移率约为40  $cm^2/V \cdot s$ 。NMOS管阈值电压为0.3 V, PMOS管阈值电压为-0.3 V。请利用长沟道模型分析NMOS和PMOS管的I-V特性。

$$eta_n = \mu_n C_{
m ox} rac{W}{L} = 262.9 rac{W}{L} \; \mu {
m A} \cdot {
m V}^{\scriptscriptstyle -2} \qquad eta_p = \mu_p C_{
m ox} rac{W}{L} = 131.5 rac{W}{L} \; \mu {
m A} \cdot {
m V}^{\scriptscriptstyle -2}$$

$$eta_{\scriptscriptstyle p} \! = \! \mu_{\scriptscriptstyle p} C_{
m ox} rac{W}{L} \! = \! 131.5 rac{W}{L} \; \mu \mathrm{A} \cdot \mathrm{V}^{\scriptscriptstyle -2}$$







# C-V特性

### 简化的MOS电容模型



#### ■ 栅电容


- lacksquare 晶体管导通时,沟道与源极连接,栅电容的下端近似处于源极,记作 $C_{qs}$
- 逻辑电路所用的晶体管大多采用工艺允许的最小沟道长度L,则

$$C_g = C_{
m ox}WL = arepsilon_{
m ox}rac{WL}{t_{
m ox}} = C_{
m permicron} imes W$$

■ 其中, $C_{\mathrm{permicron}} \approx 1 \sim 2 \ \mathrm{fF/\mu m}$ 

#### ■ 扩散电容

- 源或漏扩散区与体之间的PN结 电容,记作 $C_{sb}$ 和 $C_{db}$
- 扩散电容值取决于扩散区面积、 周长、深度、掺杂浓度、电压
- 版图设计时,一般应使扩散区 尽可能小



扩散区的几何尺寸


### 精确的MOS电容模型

#### ■ 精确的MOS栅电容模型


- lacktriangle 本征栅电容  $C_{gc} = C_{gs} + C_{gd} + C_{gb}$
- 覆盖电容  $C_{gsol} = C_{gdol} = 0.2 \sim 0.4 \text{ fF/}\mu\text{m}$

#### ■ 精确的MOS扩散电容模型

- 以NMOS晶体管源极扩散电容为例
- 总扩散电容  $C_{sb} = \mathbf{AS} \times C_{jbs} + \mathbf{PS} \times C_{jbssw}$
- 扩散区面积  $AS = W \times D$
- 侧壁周长 PS = 2W + 2D
- **面积结电容**  $C_{jbs} = C_J \left(1 + \frac{V_{sb}}{\Psi_0}\right)^{-M_J}$
- $lackbox{ extit{ extit{ extit{ iny M}}}} egin{aligned} & Q_{jbssw} = C_{JSW} igg( 1 + rac{V_{sb}}{\Psi_{SW}} igg)^{-M_{JSW}} \end{aligned}$
- 漏极扩散电容、PMOS管扩散电容与之类似







MOS晶体管的电容



# 非理想的I-V效应


### 晶体管的非理想效应



- 高电场效应 (High Field Effect)
  - 速度饱和 (Velocity Saturation)
  - 迁移率退化 (Mobility Degradation)
- 沟道长度调制 (Channel Length Modulation)
- 阈值电压效应 (Threshold Voltage Effect)
  - 体效应 (Body Effect)
  - 漏致势垒降低 (Drain-Induced Barrier Lowering, DIBL)
  - 短沟道效应 (Short Channel Effect)
- 泄漏 (Leakage)
  - 亚阈值泄漏 (Subthreshold Leakage)
  - 栅泄漏 (Gate Leakage)
  - 结泄漏 (Junction Leakage)
- 温度相关性 (Temperature Dependence)
- 几何形状相关性 (Geometry Dependence)

### 仿真和理想I-V特性比较





65-nm工艺1-µm宽NMOS晶体管的仿真和理想I-V特性

### 高电场效应



#### ■ 迁移率退化

- 在高 $V_{as}$ 高纵向电场下,载流子被吸引到沟道边缘
- 引起载流子与栅氧化层界面发生碰撞,降低载流子的速度

$$\mu_{ ext{eff}-n} = rac{540rac{ ext{cm}^2}{ ext{V}\cdot ext{s}}}{1+\left(rac{V_{gs}+V_t}{0.54rac{ ext{V}}{ ext{nm}}t_{ ext{ox}}}
ight)^{1.85}}; \;\; \mu_{ ext{eff}-p} = rac{185rac{ ext{cm}^2}{ ext{V}\cdot ext{s}}}{1+rac{|V_{gs}+1.5V_t|}{0.338rac{ ext{V}}{ ext{nm}}t_{ ext{ox}}}}$$


#### ■ 速度饱和

- 在高 $V_{ds}$ 高横向电场下,载流子从硅晶格散射开,达到最大速度 $v_{\rm sat}$
- 载流子速度近似为

$$v = \left\{ egin{array}{ll} rac{\mu_{
m eff} E}{1 + rac{E}{E_c}}, & E < E_c \ v_{
m sat}, & E \geqslant E_c \end{array} 
ight.$$

- 临界电场强度  $E_c = 2v_{
  m sat}/\mu_{
  m eff}$
- 临界电压

$$V_c \!=\! E_c L$$



载流子速度与电场的关系

(Solid-State Electronics, 20(2), 1977, 77–89)

### 速度饱和效应I-V特性



#### ■ 速度饱和效应I-V特性

$$I_{ds} = \left\{ egin{aligned} rac{\mu_{ ext{eff}}}{1 + rac{V_{ds}}{V_c}} C_{ ext{ox}} rac{W}{L} (V_{GT} - V_{ds}/2) V_{ds}, & V_{ds} < V_{ ext{dsat}}, & ext{Linear} \ C_{ ext{ox}} W (V_{GT} - V_{ ext{dsat}}) v_{ ext{sat}}, & V_{ds} > V_{ ext{dsat}}, & ext{Saturation} \end{aligned} 
ight.$$

■ 由线性区和饱和区电流在V<sub>ds</sub>=V<sub>dsat</sub>处相等,可得

$$egin{align} V_{
m dsat} &= rac{V_{GT}V_c}{V_{GT}+V_c} \ I_{
m dsat} &= WC_{
m ox}v_{
m sat} \, rac{V_{GT}^2}{V_{CT}+V_c}, \;\; V_{ds} > V_{
m dsat} \ \end{array}$$

- 当 $V_{GT}$  $\!\!\!<\!\!V_c$ 时,速度饱和效应可忽略, $I_{
  m dsat}$ 与 $V_{GT}$ 成平方关系
- 当 $V_{GT}$ >> $V_c$ 时,接近速度饱和的极限, $I_{dsat}$ 与 $V_{GT}$ 成线性关系

#### ■ 部分速度饱和状态晶体管

- 载流子速度既不随电场线性增加,也不是完全速度饱和
- 可以使用α幂律模型进行描述

### $\alpha$ 幂律模型

# 1958

#### lacksquare lpha幂律模型 (lpha–Power Law Model)

#### ■ 其中


$$I_{
m dsat} = P_c \, rac{eta}{2} \, V_{GT}^{\, lpha}; \;\; V_{
m dsat} = P_v V_{GT}^{\, lpha/2}$$

■ 速度饱和指数 $\alpha \in [1,2]$ ,由拟合测量数据确定


#### ■ 速度饱和晶体管简化模型

- $lacksymbol{\blacksquare}$  当充分导通时, $I_{ds}$ 与 $V_{gs}$ 成线性关系
- 导通电流近似为

$$I_{ds} = k(V_{gs} - V_t^*)$$



#### $\alpha$ 幂律模型与仿真结果



速度饱和晶体管的导通电流

### 沟道长度调制



#### ■ 沟道长度调制

- 漏极和体之间的PN结形成耗尽区
- 其宽度 $L_d$ 随 $V_{db}$ 而增加,沟道长度缩短为


$$L_{\text{eff}} = L - L_d$$

- 较短的沟道长度导致较大的电流
- 饱和区电流*I<sub>ds</sub>随V<sub>ds</sub>*而增加

#### ■ 沟道长度调制效应I-V特性

$$I_{ds} = rac{eta}{2} V_{GT}^2 \left( 1 + rac{V_{ds}}{V_A} 
ight)$$

- 厄利电压 (Early Voltage) V<sub>A</sub>
- 厄利电压与沟道长度成正比



耗尽区使有效沟道长度缩短

### 阈值电压效应



#### 阈值电压效应

体效应 : 阈值电压随源极电压增加而增加,随体电压增加而减小

漏致势垒降低:阈值电压随漏极电压增加而减小

短沟道效应 : 阈值电压随沟道长度增加而增加

#### 体效应

增加 $V_{sb}$ 使沟道反型所需电荷量增加,因而使阈值电压提高

$$V_t = V_{t0} + \gamma \left( \sqrt{\phi_s + V_{sb}} - \sqrt{\phi_s} \right)$$

■  $V_{sb}$ =0时的阈值电压

体效应系数  $\phi_s = 2 v_T \ln \frac{N_A}{n_i}$  阈值条件下的表面势  $\gamma = \sqrt{2 q \varepsilon_{\rm Si} N_A}/C_{\rm ox}$ 

当源极或体上的电压较小时,可以近似为线性关系

$$V_t = V_{t0} + k_{\gamma} V_{sb}; \quad k_{\gamma} = \gamma/2 \sqrt{\phi_s}$$

### 阈值电压效应



#### ■ 漏致势垒降低 (DIBL)

- 漏极电压V<sub>ds</sub>引起的电场影响阈值电压
- 在短沟道晶体管中更为明显

$$V_t = V_{t0} - \eta V_{ds}$$

- DIBL系数  $\eta \sim 100 \; \mathrm{mV/V}$
- lacktriangle DIBL导致饱和区 $I_{ds}$ 随 $V_{ds}$ 而增加,此效应可归并到厄利电压中
- DIBL在高V<sub>ds</sub>时使亚阈值泄漏增加

#### ■ 短沟道效应

- 阈值电压随沟道长度而增加
- 短沟道晶体管中,源漏耗尽区延伸到沟道的部分更为显著
- 反短沟道效应:某些工艺中阈值电压随沟道长度增加而减小
- 窄沟道效应:阈值电压随沟道宽度而变化

### 泄漏




#### ■ 泄漏

- 在截止状态时,晶体管也会泄漏少量电流
- 在纳米工艺下,泄漏已成为设计的重要考虑因素

#### ■ 泄漏机理

- 源漏之间的亚阈值泄漏
- 由栅至体的栅泄漏
- 由源或漏至体的PN结泄漏



泄露电流路径

### 亚阈值泄漏

**Saturation** 

Region  $V_{ds}$ =1.0 V

**Subthreshold Slope** 

S=100 mV/decade

 $V_{ds} = 0.1 \text{ V}$ 

#### 亚阈值泄漏

- 由于载流子热致发射越过由阈值 决定的势垒而引起
- 电流不会在阈值以下立即截止, 而是按指数规律下降

#### 亚阈值泄漏电流

$$I_{ds} = I_{ds0} \mathbf{e}^{rac{V_{gs} - V_{t0} + \eta V_{ds} - k_{\gamma} V_{sb}}{n v_{\scriptscriptstyle T}}} igg(1 - \mathbf{e}^{rac{-V_{ds}}{v_{\scriptscriptstyle T}}}igg)$$

可改写为

$$I_{ds} = I_{ds0} \mathrm{e}^{rac{V_{gs} - V_{t0} + \eta V_{ds} - k_{\gamma} V_{sb}}{n v_T}} \left(1 - \mathrm{e}^{rac{-V_{ds}}{v_T}}
ight)$$
  $-0.6$   $-0.4$   $-0.2$   $0.0$   $0.2$   $V_t$   $0.4$   $0.6$   $0.8$   $V_{gs}$  (V) 
$$65\text{-nm NMOS管I-V特性 } (70^{\circ}\text{C})$$
  $I_{ds} = I_{\mathrm{off}} 10^{rac{V_{gs} + \eta (V_{ds} - V_{\mathrm{DD}}) - k_{\gamma} V_{sb}}{S}} \left(1 - \mathrm{e}^{rac{-V_{ds}}{v_T}}
ight); \quad S = \left\lceil rac{\mathrm{d} \left(\log_{10} I_{ds}
ight)}{\mathrm{d} V_{as}} 
ight
ceil^{-1} = n v_T \ln 10$ 

**GIDL** 

**Subthreshold** 

Region

10<sup>-2</sup>

10-4

10<sup>-6</sup>

10-8

10-10

<sub>ds</sub> (Α/μm)

亚阈值斜率  $S \approx 100 \, \mathrm{mV/decade}$ (室温)

### 栅泄漏




#### ■ 隧穿 (Tunneling)

- 载流子越过薄绝缘层壁垒的效应
- FN隧穿:在高电压和中等栅氧厚度时比较明显,可用于对EEPROM编程
- 直接隧穿: 在低电压薄栅氧时比较明显,是栅泄漏的主要组成部分

#### ■ 直接隧穿电流

$$I_{
m gate} = WA \left(rac{V_{
m DD}}{t_{
m ox}}
ight)^2 {
m e}^{-Brac{t_{
m ox}}{V_{
m DD}}}$$

- 工艺常数 *A*, *B*
- 限制了等效栅氧厚度 $t_{ox}$ 至少为10.5 Å,以使栅泄漏保持在100 A/cm<sup>2</sup>以下
- SiO<sub>2</sub>作为栅介质时,NMOS管隧穿电流 比PMOS管大一个数量级
- 不同电介质有不同的隧穿特性



栅泄漏电流

(IEDM, 2001, 3.2.1–3.2.4)

### 结泄漏



#### **■** 反偏PN结二极管泄漏

- 扩散与衬底或阱之间、阱和衬底 之间的PN结形成反偏二极管
- **■** 反偏二极管导通电流

$$I_D = I_S \left( \mathbf{e}^{rac{V_D}{v_T}} - \mathbf{1} 
ight)$$


- 二极管电压 V<sub>D</sub>
- 二极管反向偏置饱和电流  $I_S$

#### ■ 带至带隧穿 (BTBT)

- 发生在反向偏置的源与体或漏与 体之间的结上
- 与反向偏置情况及掺杂浓度有关

#### ■ 栅致漏极泄漏 (GIDL)

- 发生在栅极与漏极覆盖的地方
- 当漏极处于高电压而栅极处于低 电压时最为显著



CMOS电路中的衬底至扩散二极管

### 温度相关性

#### ■ 温度对晶体管特性的影响

■ 载流子迁移率随温度升高而降低

$$\mu(T) = \mu(T_r) \left(rac{T}{T_r}
ight)^{-k_\mu}$$


■ *V<sub>t</sub>*随温度升高大致呈线性关系降低

$$V_t(T) = V_t(T_r) - k_{vt}(T - T_r)$$


- 高 $V_{
  m DD}$ 时, $I_{
  m dsat}$ 随温度升高而减小
- 低 $V_{DD}$ 时, $I_{dsat}$ 随温度升高而增加

#### ■ 冷却提高电路性能

- 自然通风、风扇、散热器
- 低温下可以采用较低的阈值电压
- 低温下速度饱和时,能提供更大的 电流,电源电压较低因而降低功耗
- 低温时耗尽区变宽,结电容减小



#### 不同温度下NMOS管饱和区I-V特性



高 $V_{\rm DD}$ 时导通电流与温度的关系

### 几何形状相关性



#### ■ 晶体管有效尺寸

$$egin{aligned} L_{ ext{eff}} = L_{ ext{drawn}} + X_L - 2L_D \ W_{ ext{eff}} = W_{ ext{drawn}} + X_W - 2W_D \end{aligned}$$

- lacktriangle 由于阈值电压、等效沟道长度、沟道长度调制、速度饱和等因素的共同影响,  $I_{
  m dsat}$ 并不完全按照1/L的比例缩放
- 晶体管等效长度明显取决于晶体管的方向
- 晶体管附近的多晶硅数量会影响制造过程中的刻蚀速度,从而影响沟道长度

#### ■ 匹配晶体管


- 每个晶体管都采用相同的宽度和长度
- 多个完全相同的晶体管并联可以得到不同尺寸比例的晶体管
- 匹配晶体管应当有相同的取向
- 将多晶硅线放在晶体管附近以提高刻蚀均匀性



# 直流传输特性

### 静态CMOS反相器中晶体管的工作区






$$egin{aligned} V_{gsn} = V_{ ext{in}}; & V_{gsp} = V_{ ext{in}} - V_{ ext{DD}} \ V_{dsn} = V_{ ext{out}}; & V_{dsp} = V_{ ext{out}} - V_{ ext{DD}} \end{aligned}$$

#### CMOS反相器三个工作区域上各电压之间的关系

	截止 Cutoff	线性 Linear	饱和 Saturated
NMOS	$V_{gsn}$ $<$ $V_{tn}$	$V_{gsn}\!>\!V_{tn}$	$V_{gsn}\!>\!V_{tn}$
	$V_{ m in}$ $<$ $V_{tn}$	$V_{ m in} > V_{tn}$	$V_{ m in} > V_{tn}$
		$V_{\rm dsn} < V_{\rm gsn} - V_{\rm tn}$	$V_{dsn} > V_{gsn} - V_{tn}$
		$V_{ m out} < V_{ m in} - V_{tn}$	$V_{ m out} > V_{ m in} - V_{tn}$
PMOS	$V_{gsp} > V_{tp}$	$V_{gsp} < V_{tp}$	$V_{gsp} < V_{tp}$
	$V_{ m in}\!>\!V_{tp}+V_{ m DD}$	$V_{ m in}$ $<$ $V_{tp}$ $+$ $V_{ m DD}$	$V_{ m in}$ $<$ $V_{tp}$ $+$ $V_{ m DD}$
		$V_{\scriptscriptstyle dsp} > V_{\scriptscriptstyle gsp} - V_{\scriptscriptstyle tp}$	$V_{\scriptscriptstyle dsp} < V_{\scriptscriptstyle gsp} - V_{\scriptscriptstyle tp}$
		$V_{ m out} \! > \! V_{ m in} \! - \! V_{tp}$	$V_{ m out}$ $<$ $V_{ m in}$ $ V_{tp}$


### 静态CMOS反相器的直流特性




图解法推导CMOS反相器直流特性

### 静态CMOS反相器的工作区域







#### CMOS反相器工作情况概要

区域	条件	P型器件	N型器件	输出
Α	$0 \! \leqslant \! V_{ ext{in}} \! < \! V_{tn}$	线性	截止	$V_{ m out} = V_{ m DD}$
В	$V_{tn} \leqslant V_{ m in} < V_{ m DD}/2$	线性	饱和	$V_{ m out} > V_{ m DD}/2$
С	$V_{ m in} {=} V_{ m DD}/2$	饱和	饱和	$V_{ m out}$ 陡峭下降
D	$V_{ m DD}/2 < V_{ m in} \leqslant V_{ m DD} -  V_{tp} $	饱和	线性	$V_{ m out} < V_{ m DD}/2$
E	$V_{ m in}\!>\!V_{ m DD}\!- V_{tp} $	截止	线性	$V_{ m out} = 0$

### **β比例效应**




#### ■ 输入阈值

- $V_{\text{inv}} = V_{\text{in}} = V_{\text{out}}$ 时的交叉点
- $\blacksquare$  当 $\beta_n = \beta_p$ 时, $V_{\text{inv}} = V_{\text{DD}}/2$

#### ■ 偏斜门 (Skewed Gate)

- 当 $\beta_n \neq \beta_p$ 时, $V_{\text{inv}}$ 偏离 $V_{\text{DD}}/2$

- 若 $\beta_n = \beta_n$ ,称为不偏斜门(Unskewed Gate)




偏斜反相器的传输特性

#### ■ 其他静态CMOS门

- 可以简并为等效反相器来分析
- 串联晶体管可以看作具有较大长度的单个晶体管
- 并联晶体管中导通的部分可以看作具有较大宽度的单个晶体管

### 噪声容限 (Noise Margin)





$$NM_L = V_{IL} - V_{OL}; \quad NM_H = V_{OH} - V_{IH}$$

#### 噪声容限的定义

逻辑门输出正确的情况下,输入端允许出现的最大噪声电压

### 噪声容限的确定



#### ■ 噪声容限的确定


- 单位增益点
- 直流传输特性曲线上斜率为-1的点

#### ■ 不偏斜门

- 具有相同的逻辑高和逻辑低噪声容限
- 兼顾随机噪声来源时具有最大抗噪声 能力

#### ■ 偏斜门

- 若高输入或低输入状态中有一种状态 下的噪声较大,可设计为偏斜门
- 提高这种状态的噪声容限,同时牺牲 另一种状态的噪声容限



CMOS反相器的噪声容限

### 传输管的直流特性


# 1958 Page and Technology

#### ■ 阈值损失


- NMOS管不能将源极上拉至V<sub>DD</sub>-V<sub>tn</sub>以上
- PMOS管不能将源极下拉至 $|V_{tv}|$ 以下
- 若超过上述范围,MOS管将使自己关断
- 需要使用传输门传输"0"和"1"


#### ■ 级联传输管

- 串联传输管的输出不会比单个传输管的 输出更低
- 如果用传输管的输出驱动另一个传输管的栅极,将会产生进一步降低的输出









传输管的阈值损失



# 本章结束