《数字集成电路设计》2024 春期末考试复习提纲

第一章 引论

集成电路简史、摩尔定律

MOS 晶体管的开关模型、CMOS 逻辑单元的结构(组合逻辑门、三态门、锁存器、触发器)根据逻辑表达式设计 CMOS 逻辑电路结构及晶体管尺寸

版图(设计规则、版图验证、识读/绘制简单的 CMOS 逻辑电路版图、棒图)

第二章 MOS 晶体管原理

MOS 晶体管的长沟道模型、静态 CMOS 反相器的直流传输特性、工作区域、偏斜门、噪声容限的概念、传输管的直流传输特性

第三章 CMOS 制造工艺

版图设计及验证的基本概念

第四章 延时

时间参数的定义、RC 延时模型、等效 RC 电路、CMOS 逻辑门中晶体管尺寸的设计 Elmore 延时模型、线性延时模型

逻辑努力/路径逻辑努力、逻辑努力的应用: 方法和步骤

第五章 功耗

功耗的基本概念、CMOS电路功耗的组成、动态功耗的影响因素、低功耗设计方法

第六章 互连线

互连线的基本参数、互连线的π模型、互连线对延时的影响、中继器的设计

第七章 鲁棒性

偏差的影响因素(PVT)、设计角的概念和因素、电迁移的原理、保护环的作用、按比例缩小的 三种类型

第八章 电路仿真

无

第九章 组合电路设计

静态 CMOS 电路的特点、快速电路设计方法

静态 CMOS 电路的结构与电路设计、对称门、不对称门、偏斜门及其逻辑努力 伪 NMOS 逻辑、动态门及多米诺逻辑的基本结构和时序、含有传输门的 CMOS 电路

第十章 时序电路设计

延时和时序约束的定义(各类延时、建立时间、保持时间) 触发器、透明锁存器的基本结构、时序控制、时序约束、时间借用、简单同步器

第十一章 数据通路子系统

加减法: 半加器、全加器的逻辑、进位产生和传播逻辑(PG)、CPA 的主要类型(RCA、CLA、

PPA等)、CSA、多输入加法、减法

基本运算: 1/0 检测、数值比较器、计数器、线性反馈移位寄存器、布尔运算逻辑、移位器

乘法:无符号、有符号乘法的基本过程、基 4 Booth 编码

第十二章 阵列子系统

存储器的类型和特点

SRAM 六管单元的结构、读写操作过程和稳定性约束

DRAM 的工作原理、ROM 和 PLA 电路分析与设计、移位寄存器和队列的概念

第十三章 专用子系统

时钟系统的结构、数字 IO 单元的基本功能、Schmitt 触发器的作用

第十四章 设计方法学与工具

一般化设计流程和工具(实验内容范围内)

第十五章 测试、调试与验证

逻辑验证、测试向量、测试平台、扫描测试