코로나 기간 국내 가상화폐(비트코인) 거래량과 청년(대학생) 대출 간 상관관계 분석

2023.03.06 ~ 2023.06.14

요구사항

- 관심있는 분야의 인터넷 데이터를 파이썬으로 직접 수집 및 가공을 통한 분석

담당역할

- 개인 프로젝트

엘리베이터 혼잡도 알림 시스템

2023.09.04 ~ 2023.12.14

요구사항

담당역할

- 개인 프로젝트

특수 기능을 포함한 스마트 도어락

GitHub↗

2024.03.29 ~ 2024.04.19

요구사항

- 지문 자국을 이용한 외부 침입을 방지하는 동적 숫자판 디스플레이를 갖춘 스마트 도어락을 Verilog HDL로 설계
- 하드웨어에 적합한 알고리즘 사용
- 실시간 동작 및 전력 소모 최소화
- 특수 기능 하나 이상 포함

담당역할

- Top 모듈 설계
- Top 모듈 Testbench 설계

결과

프로젝트 2등(90점)

각 Module 문제점 및 보고



Top Module Rev.1

- 전달지연방식을 사용한 alert 모듈
- random_numbers 모듈의 $urandom_range 셔플 범위 오류 및 assign, reg 혼용
- 버튼 입력을 통한 display 파형을 확인하는 display_pushed 모듈과 도어 상태를 알려주는 door_state 모듈간의 기능 중복 (unlock 기능)
- 요구사항의 모든 기능을 door_state 모듈에 모놀리식으로 구현



Top Module Rev.2

- Counter를 사용한 alert 모듈
- random_numbers 모듈의 셔플 범위 및 문법 오류 수정
- 비밀번호를 비교하는 compare 모듈 추가
- 각 모듈간의 기능 중복성 제거 후 door_state의 모놀리식을 pw_reset, compare로 분리
- 외부 장치 open_button, close_sensor(걸쇠역할) 신호를 통한 always_open 기능 Top 모듈에서의 제작

always_open



특정 상황(이사, 청소 등)을 고려하여 open_button을 3초 이상 누를 시 물리적인 닫힘 상태와 무관하게 잠금이 해제된 상태(unlock)를 유지하는 잠금 비활성화(always_open)을 3개의 레지스터 신호를 활용해 구현

Top Module Testbench



⋮

전체 시나리오를 따른 Testbench 작성 **`timescale 1ns/1ps**

실시간 교통량을 기반으로 한 교차로 신호등 Controller

GitHub↗

2024.04.26 ~ 2024.05.17

요구사항

- 최소 4개 이상의 시스템이 SystemVerilog Interface를 통해 데이터를 주고받으며 협업하는 시스템 설계
- 각 모듈은 1mm^2 미만의 면적 제한
- 다양한 입력 패턴과 Assertion을 활용한 스마트한 검증 방법론 제시

담당역할

- 신호등(TRAFFICLIGHT) 모듈 설계
- SystemVerilog Interface 설계
- Assertion Verification

사용 Tool

- Siemens(Oasys)

결과

프로젝트 1등(95점)

Description 및 Diagram



4거리를 모델로 적용할 수 있는 신호등 시스템 설계

- 매 시간 마다 Main Highway의 실시간 교통량과 Country Road에 정차되어있는 자동차 대수를 측정한 뒤, 이를 Memory에 저장
- MEMORY에 저장 되어있는 누적교통량을 기반해서 탄력적으로 신호등의 주기를 조절하는 시스템

TRAFFICLIGHT Module



개별 trafficLight 모듈 합성 시, 전용면적은 **7797sq um**

SystemVerilog Interface

```
interface system_bus (
                    input logic clk,
                    input logic [2:0] main_traffic,
                    input logic [2:0] country_traffic,
                    output logic [1:0] countryLight,
```

modport를 활용한 각 모듈 Interface 정의

```
  logic
  logic [1:0]
  logic [2:0]
  logic [2:0]
  bit [4:0]
  bit [5:0]
  bit   [14:0]
  bit   [9:0]
  bit   [14:0]
  mem_op op1;
  mem_op op2;
```

```
modport clock (
              input clk,
              output hour, minute, second
              );

modport controller (
                    input main_light, current_traffic_amount, country_car_num, accum_data2, hour, clk, op2,
                    output country_pulse, light_rank, accum_data1, op1
                    );

modport traffic_light (
                       input country_pulse, light_rank, main_traffic, country_traffic, clk,
                       output mainLight, main_light, countryLight, current_traffic_amount, country_car_num
                       );

modport mem (
             input hour, accum_data1, traffic_ranked_data, clk, op1, op2,
             output traffic_data, accum_data2
             );

modport rank_cal (
             input traffic_data, hour, minute, second, clk, op1,
             output traffic_ranked_data, op2
             );
```

Immediate Assertion

Concurrent Assertions을 사용해야 하지만, **License 문제로 인해 Immediate Assertions을 사용**

각 모듈에 검사할 중요 Assertion

- CONTROLLER : CHECK_PULSE, CHECK_ACCUM_DATA
- TRAFFICLIGHT : CHECK_FINAL_PULSE, CHECK_CNT
- MEMORY : CHECK_ACCUM_EQUAL
- RANK_CALCULATOR : CHECK_RANK

```
88 # CHECK_PULSE FAIL 43
89 # CEHCK_ACCUM_DATA PASS 43
90 # CHECK_RANK PASS 43
91 # CHECK_RANK PASS 45
92 # CEHCK_ACCUM_DATA PASS 45
93 # CHECK_PULSE FAIL 45
94 # ** Error: CHECK_FINAL_PULSE FAIL 47
95 #    Time: 47 ns  Scope: project2_tb.k
303
```

Assertion Log

```
61 # ** Fatal: Error: Traffic data overflow in accum_data1
62 #    Time: 7223 ns  Scope: traffic_control_tb.i0 File: controller.sv Line: 61
```

```
1320 # CHECK_CNT PASS 1269
1321 # CHECK_CNT PASS 1271
```

```
55 # CEHCK_ACCUM_EQUAL PASS 9
56 # CEHCK_ACCUM_EQUAL PASS 11
57 # CHECK_RANK PASS 11
58 # CHECK_RANK PASS 13
```

유사 RISC-V와 DNN을 결합한 Floating Point 가속기

2024.05.24 ~ 2024.06.14

요구사항

담당역할

- RISC-V Module 및 Floating Point DNN Module 통합
- Synthesis

Raspberry Pi 기반 웹 연동 1/100초 FND Stop Watch

2024.03.04 ~ 2024.06.12

요구사항

담당역할

- 개인 프로젝트

로타리 엔코더 기반 스마트 세탁기 제어 시스템

GitHub↗ 시연영상↗

2024.09.07 ~ 2024.10.18

요구사항

- 아두이노와 STM32 보드를 여러 개 사용하여 **링크를 구성**하고 **센싱 및 결과 출력을 하는 시스템을 설계**하는 것을 목표
- 아두이노 Atmega328p의 레지스터 코딩, STM32의 부분 레지스터 코딩을 이용
- 링크구성에 통신수단인 UART, I2C, SPI 등의 시리얼 통신을 이용하여 조별 37종 센서를 지급받아 **많은 센서를 사용하는 것을 목표**

요구사항 분석 및 인터페이스 정의



담당역할

- 팀장
- 시스템 아키텍처 설계
- 세탁 모드 설정 SW 펌웨어(Atmega328P) 개발
- 디스플레이 SW 펌웨어(STM32 F103RB) 개발

회로도



CAD 회로도



실제 회로도

디스플레이 SW 펌웨어(STM32 F103RB)




```
switch (state) {
  case WASHING :
    laundryData[0] = encoderValue;
    SPI_sendDataToSTM(sendingStateData[1]);
    _delay_ms(10);
    if (ackSTM == 0x20) {
      SPI_sendDataToAr(encoderValue);
      state = WATERTEMP;
    }
    break;
…
```

세탁 모드 설정 SW 펌웨어(Atmega328P) 코드

- 64Mhz Clock을 이용해서 Prescaler를 7999로 설정
- 64Mhz/7999+1로 Counter Clock 설정
- 8000hz로 Counter의 주기를 9999로 가져가 1.25초 대략 1초 **Timer Overflow Interrupt**가 발생하도록 설정

TROUBLE SHOOTING

아두이노 로타리의 버튼을 누를 시에 Data와 아두이노 로타리의 회전에 의한 Data가 겹쳐서 씹히는 경우가 발생
이를 방지한 버튼을 눌렀을 시의 Data를 잘 받았으면 **ack = 0x20을 전송**

결과

프로젝트 3등(85점)

```
void HAL_SPI_RxCpltCallback(SPI_HandleTypeDef *hspi)
{
  if (hspi->Instance == SPI1) {
    if (receivedData < 3)
      memcpy(&encoderData, &receivedData,
sizeof(receivedData));
    else if (receivedData >= 3) {
      memcpy(&stateData, &receivedData,
sizeof(receivedData));
      ack = 0x20;
      HAL_SPI_Transmit(&hspi1, &ack, 1, 1);
    }
    receivedFlag = 1;
  }
}
```

디스플레이 SW 펌웨어(STM32 F103RB) SPI Callback 코드

FreeRTOS 기반 식당 관리 시스템(모순 MOSOON)

GitHub↗ 시연영상↗

2024.10.25 ~ 2024.11.22

요구사항

- **FreeRTOS를 활용**하여 다중 보드 환경에서 공유 자원 접근에 따른 **Dead Lock, Data Corruption, Race Condition, Priority Inversion 문제 해결**과 OLED를 활용한 시각 정보 제공 시스템 설계

담당역할

- 주방 관리 시스템(STM32 F103RB) SW 펌웨어 개발
- 디스플레이(STM32 F407VG) SW 펌웨어 개발

결과

프로젝트 1등(95점)

요구사항 분석



주방 관리 시스템(STM32 F103RB) SW 펌웨어



주방 CAD 회로도



주방 Task Timing Diagram

TROUBLE SHOOTING

ST7789 모듈의 데이터 저장 방식이 **빅 엔디안**이어서 발생하는 문제

디스플레이(STM32 F407VG) SW 펌웨어(ST7789)



디스플레이 CAD 회로도



ST7789 사진 출력

코스 요리 사진 출력을 위한 SPI 4-wire Interface TFT IPS LCD 모듈(ST7789) 사용

STM32 F407VG 사용 이유?

All features STM32F407VG Spec

- STM32F407VGT6 microcontroller featuring 32-bit Arm® Cortex®-M4 with FPU core, 1-Mbyte flash memory and 192-Kbyte RAM in an LQFP100 package

All features STM32F103RB Spec

- Arm® 32-bit Cortex®-M3 CPU core
  - 72 MHz maximum frequency, 1.25 DMIPS/MHz (Dhrystone 2.1) performance at 0 wait state memory access
  - Single-cycle multiplication and hardware division
- Memories
  - 64 or 128 Kbytes of Flash memory
  - 20 Kbytes of SRAM

코스 요리 사진 출력을 위해 사진 저장을 위한 **Flash Memory** 부족

차량 충돌 현장 캡쳐 시스템

2024.11.29 ~ 2024.12.13

요구사항

담당역할

- 개인 프로젝트

64KB SRAM Memory Controller With MBIST

2024.10.29 ~ 2024.12.12

요구사항

담당역할

64KB SRAM Memory Controller With MBIST

2024.10.29 ~ 2024.12.12

요구사항

담당역할

- 개인 프로젝트

Altera DE2 보드를 활용한 디지털시계

2025.03.06 ~ 2025.04.10

요구사항

담당역할

- 개인 프로젝트

Huskylens를 활용한 비전 기반 Spartan-7 FPGA Line Tracking RC카

2025.04.17 ~ 2025.05.22

요구사항

담당역할

- 개인 프로젝트

Design Compiler를 활용한 디지털시계 PPA 최적화

2025.05.29 ~ 2025.06.19

요구사항

담당역할

- 개인 프로젝트

Real-time Embedded Object Following System Using Edge AI and FPGA-based Control

GitHub↗ 시연영상↗

2025.03.03 ~ 2025.06.05

요구사항

- Raspberry Pi 5(Hailo-8), FPGA Zybo Z7-20을 활용한 **실시간 객체 추종 자율주행 전동차**
- Raspberry Pi 5(Hailo-8)을 활용한 카메라를 통한 객체 학습(Re-ID 모델 활용) 후 객체 데이터([x, dist])를 **UDP 기반 이더넷 통신**으로 Zybo Z7-20에 실시간 전송(**35ms**)
- Zybo Z7-20은 객체 데이터([x, dist])기반으로 객체 추종
- 카메라에 객체가 사라지고 3초 후, 탐색 모드로 진입(**자체 차량 회전**)
- 탐색 모드 시, **학습된 객체 이외는 인식하지 않음**
- 학습된 객체 인식 시, 다시 객체 추종 시작

담당역할

- 팀장
- 모터 드라이버 출력 Center-aligned PWM IP(PL) 설계
- Zybo Z7-20 Petalinux BSP 개발
- 객체 추종 자율주행 SW 펌웨어(PS) 개발

결과

시연평가 1등

AXI4-Lite Register Map

slv_reg0

steer_stby = slv_reg0[31]	steer_dir = slv_reg0[30:29]	steer_duty = slv_reg0[28:21]	steer_time = slv_reg0[20:0]
	10 : LEFT, 01 : RIGHT		Wanted Time * 781_250 (MAX 2 Second == 2097252)

slv_reg1

drive_stby = slv_reg1[31]	drive_dir_a = slv_reg1[30:29]	drive_duty_a = slv_reg1[28:21]	no use (11 bits) = slv_reg1[20:10]	drive_duty_b = slv_reg1[9:2]	drive_dir_b = slv_reg1[1:0]
10 : FORWARD, 01 : BACKWARD				10 : FORWARD, 01 : BACKWARD	

Center-aligned PWM Generator





H-Bridge회로에서의 Current 흐름

Center-Aligned PWM을 통하여 Up-Down Counter로 대칭 Switching을 구현하여 **DC Motor Current Ripple을 최소화** 이로인해 H-Bridge Dead Time 관리가 용이해져 **Shoot-Through 방지 및 Switching Loss을 줄임**



(a) Center-Aligned PWM



(b) Edge-Aligned PWM

Petalinux PREEMPT RT Kernel : Benchmark

```
petalinux@capstone:~$ uname -a
Linux capstone 5.15.0-rt15-xilinx-v2022.1 #1 SMP PREEMPT_RT Sun Apr 27 07:06:49 UTC 2025 armv7l armv7l armv7l GNU/Linux
# /dev/cpu_dma_latency set to 0us
policy: fifo: loadavg: 0.25 0.13 0.05 1/91 576

: 0 (  576) P:99 I:400 C:  95264 Min:     12 Act:    21 Avg:    17 Max:      39
```



Real-Time RT_PREEMPT Kernel



Thread Latency Distribution

Steer Control Thread Latency : **22 ~ 28 us**
Drive Control Thread Latency : **19 ~ 25 us**
< **Cyclictest Max Latency : 38 us**

Actual Processing latency : 20 ~ 30 us
Cyclictest Max Latency 보다 작은 값을 유지 (실시간성 요건 만족)

Real-time Embedded Object Following System Using Edge AI and FPGA-based Control

GitHub↗ 시연영상↗

2025.03.03 ~ 2025.06.05

System Architecture



Implementation

1. Target Setting



부팅 후 3초 동안 최초로 인식된 사람을 **Target으로 지정**하고, **해당 Feature Vector를 추출**하여 **Reference로 저장**한다. 이후 인식된 인물은 Cosine Similarity를 통해 **Target 여부를 판별**한다.

2. Object Following



카메라로 인식한 객체의 **중심좌표와 거리를 기반**으로 Following 주행을 수행한다.

3. Re-identification

(1) Search Mode + Non-Target

추종 대상이 사라지면, Search Mode로 전환하여 탐색 주행을 수행하고, 탐색 중 **인식된 인물의 Feature Vector와 Target의 Feature Vector의 Cosine Similarity가 일정 기준 미만일 경우 무시**한다.

(2) Target ID Reassignment

탐색 중 Similarity가 기준 이상인 인물이 다시 인식되면 **기존 Target ID를 재부여**하여 Following을 재개한다.

Hardware Design



Demo Page

LineTracer

2025.05.29 ~ 2025.06.19

요구사항

담당역할

- 개인 프로젝트

OTA를 위한 Bootloader설계 및 SW Binary 위/변조 감지의 이해 프로젝트

2026.03.03 ~ 2026.03.06

요구사항

- **싱글 뱅크 구조의 메모리 MCU**에서 UDS 프로토콜을 이용한 **Reprogramming 도중 전원이 차단되거나 통신 오류가 발생하면 Application이 손상되어 Bootlader만 남아 5초 주기로 재부팅되는 문제**가 발생
- Reprogramming 대상 **바이너리 위/변조 방지 및 유출**을 위한 보안

담당역할

- Bootloader 설계 및 보안 로직 개발

사용 Tool

- IDE: Aurix Development Studio
- Vector XL 드라이버를 이용한 House Tool: Intelligent Can, Toolsus
- MCal Configuration: EB Tresos
- Trace32

사용장비

Trace32

전자제어 Infineon TC234LP MCU

Wiring Harness

Project Architecture





결과

d:₩OTA_Training₩SHA_256_1₩main.exe

```
a5edde56e5cce1055e375022002c3260166624b1ee1ab9b18ddbf65b1a9b23a7
D:₩OTA_Training₩SHA_256_O>CertUtil -hashfile SCU_Gen6_Training.bin SHA256
SHA256의 SCU_Gen6_Training.bin 해시:
993a1300901b050b23765fda1c9cefbdae4afaa391ca935d0346d2d4d59c5ebf
CertUtil: -hashfile 명령이 성공적으로 완료되었습니다.
```

KISA의 **SHA256 해시함수 포팅을 활용한 서명 암호화**

78759	93.674209	0.100000	Rx	None	200	8		63 0B 00 00 00 00 00 00
78760	93.756342	0.499884	Tx	None	7D3	8	GST_ECS	04 31 01 00 01 55 55 55
78761	95.408456	2.144100	Rx	None	7DB	8	ECS_GST	04 71 01 00 01 AA AA AA
78762	95.408742	1.734533	Rx	None	200	8		64 0B 00 00 00 00 00 00
78763	95.501156	0.092414	Rx	None	200	8		65 0B 00 00 00 00 00 00
78764	95.517278	1.760936	Tx	None	7D3	8	GST_ECS	02 11 01 55 55 55 55 55
78765	95.521145	0.112689	Rx	None	7DB	8	ECS_GST	02 51 01 AA AA AA AA AA
78766	95.624143	0.122986	Rx	None	200	8		00 01 00 00 00 00 00 00

결과

(3-4Byte) 00: 현재 Application, 0B: Bootloader

40	3.641287	0.100024	Rx	None	200	8		5D 00 00 00 00 00 00 00
41	3.741286	0.100000	Rx	None	200	8		5E 00 00 00 00 00 00 00
42	3.746226	2.010538	Tx	None	7D3	8	GST_ECS	02 10 02 55 55 55 55 55
43	3.751256	2.009678	Rx	None	7DB	8	ECS_GST	06 50 02 00 32 01 F4 AA
44	3.853074	0.111788	Rx	None	200	8		00 0B 00 00 00 00 00 00
45	3.953074	0.100000	Rx	None	200	8		01 0B 00 00 00 00 00 00
1826	7.870169	0.000483	Tx	None	7D3	8	GST_ECS	2C 01 5E 14 DA 01 89 CF
1827	7.870407	0.000238	Tx	None	7D3	8	GST_ECS	2D 20 08 91 00 00 F7 D9
1828	7.969907	0.099975	Rx	None	200	8		27 0B 00 00 00 00 00 00
1829	8.069898	0.099992	Rx	None	200	8		28 0B 00 00 00 00 00 00
1876	12.769706	0.099992	Rx	None	200	8		57 0B 00 00 00 00 00 00
1877	12.869706	0.100000	Rx	None	200	8		58 0B 00 00 00 00 00 00
1878	12.982706	0.113000	Rx	None	200	8		00 00 00 00 00 00 00 00
1879	13.082706	0.100000	Rx	None	200	8		01 00 00 00 00 00 00 00



미사용 Flash Memory를 사용한
Reprogramming 중단 시 기존 App으로 복귀

SHA256 관련 Code 분산을 통한 RID_CheckProgrammingDependencies 응답 시간 **약 500ms 감소**

78750	92.681224	0.099975	Rx	None	200	8		69 0B 00 00 00 00 00 00
78751	92.687729	0.505070	Tx	None	7D3	8	GST_ECS	04 31 01 00 01 55 55 55
78752	93.850370	1.658913	Rx	None	7DB	8	ECS_GST	04 71 01 00 01 AA AA AA
78753	93.938164	1.256940	Rx	None	200	8		6A 0B 00 00 00 00 00 00
78754	93.949805	1.262076	Tx	None	7D3	8	GST_ECS	02 11 01 55 55 55 55 55
78755	93.958177	0.107807	Rx	None	7DB	8	ECS_GST	02 51 01 AA AA AA AA AA
78756	94.061199	0.123036	Rx	None	200	8		00 01 00 00 00 00 00 00

자동화 테스팅을 통한 Black Box Testing 및 검증의 이해 프로젝트

2026.03.18 ~ 2026.03.23

요구사항

- CANoe **SIL(Software-in-the-Loop) 환경**에서 CAPL 테스트 스크립트를 작성하여 IVS(Intelligent Vehicle System) 제어기의 **SW Black Box 동적 검증**을 수행
- 주어진 요구사항 문서 대비 **SW 결함 및 명세 오류 식별 보고**

담당역할

- CAPL 테스트 스크립트 설계
- UI 기반 자동화 도구 개발
- 검증 분석

사용 Tool



CANoe 17 SP6

사용장비

Vector VN5620

파이썬 CAPL 코드 생성기

- Python tkinter GUI 기반 CAPL 테스트 스크립트 자동 생성 도구 개발
- Excel 테스트케이스 기반 BVA 카르테시안 곱 CAPL 자동 생성



Test Modules: 306개의 Testcase

TROUBLE SHOOTING

Timesync 문제: **testWaitforMessage()** 활용

결과

84.188036	TC_Battery_Percent_Low_010_FAULT	FAIL | IVS::Fault_sts_Rsp::BATT_Percent_Err_sts | Actual=0x00 | Expected=0x02	Fail
61.863395	TC_Battery_Percent_Low_007_DELETED_BVABelow	FAIL | IVS::Fault_sts_Rsp::BATT_Percent_Err_sts | Actual=0x00 | Expected=0x01	Fail
82.149945	TC_Battery_Charging_Error_010_FAULT	FAIL | IVS::Fault_sts_Rsp::BATT_Chg_Err_sts | Actual=0x00 | Expected=0x02	Fail
58.385887	TC_Battery_Voltage_High_01_019_FIXED_BVABelow	FAIL | IVS::Fault_sts_Rsp::BATT_Vol_Err_sts | Actual=0x02 | Expected=0x01	Fail
32.632121	TC_Ignition_Status_Error_Batt_40_010_FAULT	FAIL | IVS::Fault_sts_Rsp::IGN_Err_sts | Actual=0x00 | Expected=0x02	Fail
54.702217	TC_Ignition_Status_Error_Batt_80_016_FAULT	FAIL | IVS::Fault_sts_Rsp::IGN_Err_sts | Actual=0x00 | Expected=0x02	Fail
6.429206	TC_Brake_Error_01_001_FIXED_Default	FAIL | IVS::Fault_sts_Rsp::Brake_Err_sts | Actual=0x01 | Expected=0x02	Fail
7.725206	TC_Brake_Error_01_001_DELETED_BVABelow	FAIL | IVS::Fault_sts_Rsp::Brake_Err_sts | Actual=0x00 | Expected=0x02	Fail

.vtestreport 분석을 통한 요구사항/SW 결함 7건 발견 및 보고