실시간 교통량을 기반으로 한 교차로 신호등 Controller

GitHub↗

2024.04.26 ~ 2024.05.17

요구사항

- 최소 4개 이상의 시스템이 SystemVerilog Interface를 통해 데이터를 주고받으며 협업하는 시스템 설계
- 각 모듈은 1mm^2 미만의 면적 제한
- 다양한 입력 패턴과 Assertion을 활용한 스마트한 검증 방법론 제시

담당역할

- 신호등(TRAFFICLIGHT) Module 설계
- SystemVerilog Interface 설계
- Assertion Verification

사용 Tool

- Siemens(Oasys)

결과

프로젝트 1등(95점)

Description 및 Diagram



4거리를 모델로 적용할 수 있는 신호등 시스템 설계

- 매 시간 마다 Main Highway의 실시간 교통량과 Country Road에 정차되어있는 자동차 대수를 측정한 뒤, 이를 Memory에 저장
- Memory에 저장 되어있는 누적교통량을 기반해서 탄력적으로 신호등의 주기를 조절하는 시스템

TRAFFICLIGHT Module



개별 trafficLight 모듈 합성 시, 전용면적은 **7797sq um**

SystemVerilog Interface

```
interface system_bus (
                    input logic clk,
                    input logic [2:0] main_traffic,
                    input logic [2:0] country_traffic,
                    output logic [1:0] countryLight,
```

modport를 활용한 각 모듈 Interface 정의

```
  logic
  logic [1:0]
  logic [2:0]
  logic [2:0]
  bit [4:0]
  bit [5:0]
  bit   [14:0]
  bit   [9:0]
  bit   [14:0]
  mem_op op1;
  mem_op op2;
```

```
modport clock (
              input clk,
              output hour, minute, second
              );

modport controller (
                    input main_light, current_traffic_amount, country_car_num, accum_data2, hour, clk, op2,
                    output country_pulse, light_rank, accum_data1, op1
                    );

modport traffic_light (
                       input country_pulse, light_rank, main_traffic, country_traffic, clk,
                       output mainLight, main_light, countryLight, current_traffic_amount, country_car_num
                       );

modport mem (
             input hour, accum_data1, traffic_ranked_data, clk, op1, op2,
             output traffic_data, accum_data2
             );

modport rank_cal (
                  input traffic_data, hour, minute, second, clk, op1,
                  output traffic_ranked_data, op2
                  );
```

Immediate Assertion

Concurrent Assertions을 사용해야 하지만, **License 문제로 인해 Immediate Assertions을 사용**

각 모듈에 검사할 중요 Assertion

- CONTROLLER : CHECK_PULSE, CHECK_ACCUM_DATA
- TRAFFICLIGHT : CHECK_FINAL_PULSE, CHECK_CNT
- MEMORY : CHECK_ACCUM_EQUAL
- RANK_CALCULATOR : CHECK_RANK

```
88 # CHECK_PULSE FAIL 43
89 # CEHCK_ACCUM_DATA PASS 43
90 # CHECK_RANK PASS 43
91 # CHECK_RANK PASS 45
92 # CEHCK_ACCUM_DATA PASS 45
93 # CHECK_PULSE FAIL 45
94 # ** Error: CHECK_FINAL_PULSE FAIL 47
95 #    Time: 47 ns  Scope: project2_tb.k
303
```

Assertion Log

```
61 # ** Fatal: Error: Traffic data overflow in accum_data1
62 #    Time: 7223 ns  Scope: traffic_control_tb.i0 File: controller.sv Line: 61
```

```
1320 # CHECK_CNT PASS 1269
1321 # CHECK_CNT PASS 1271
```

```
55 # CEHCK_ACCUM_EQUAL PASS 9
56 # CEHCK_ACCUM_EQUAL PASS 11
57 # CHECK_RANK PASS 11
58 # CHECK_RANK PASS 13
```