

Politecnico di Milano

Dipartimento di Elettronica e Informazione

prof.ssa Anna Antola prof. Fabrizio Ferrandi

Reti Logiche A - Esame del 14 febbraio 2006

Matricola		
Cognome	Nome	

Istruzioni

- · Scrivere solo sui fogli distribuiti. Non separare questi fogli.
- È vietato portare all'esame libri, eserciziari, appunti e calcolatrici. Chiunque venga trovato in possesso di documentazione relativa al corso – anche se non strettamente attinente alle domande proposte – vedrà annullata la propria prova.
- Non è possibile lasciare l'aula conservando il tema della prova in corso.
- · Tempo a disposizione: 2h:30m.

Esercizio	1	(5	punti)	
Esercizio	2	(5	punti)	
Esercizio	3	(6	punti)	
Esercizio	4	(6	punti)	
Esercizio	5	(7	punti)	
Esercizio	6	(3	punti)	

Con Soluzioni

Esercizio n. 1

Eseguire la generazione degli implicanti primi con il metodo di Quine McCluskey per la seguente funzione multiuscita F(F1;F2; F3).


```
F1= on-set(m0, m7, m8, m10, m15)
    dc-set(m2)


F2= on-set(m5, m7, m8, m10, m15)
    dc-set(m6, m13)

F3= on-set(m0, m2, m6, m10, m13, m15)
    dc-set(m4, m5, m7)
```

2) Per la funzione F3 sopra riportata:

- Sulla mappa di Karnaugh individuare gli implicanti primi riportandone la forma algebrica e separando gli implicanti primi da quelli primi ed essenziali.
- II) Ricavare tutte le forme minime scegliendo una opportuna copertura della funzione sulla mappa, che minimizzi il numero di implicanti utilizzati ed il numero di letterali. Se è il caso, giustificare formalmente il fatto che la copertura sia unica.
- III) Ricavare il costo della copertura ottenuta, utilizzando come costo il numero di letterali.
- IV) Motivare brevemente il fatto che gli implicanti primi individuati per la funzione F3 tramite il metodo di Karnaugh siano di meno di quelli individuati, sempre per la funzione F3 tramite il metodo di Quine McCluskey.





Rilasso il problema trasformando il DC set in ON-Set

```
m0 0000 101 V
m2 0010 101 V
    0100 001 V
m8
   1000 110 V
m5 0101 011 V
mб
    0110 011 V
m10 1010 111 (A)
m7
    0111 111 V
m13 1101 011 V
m15 1111 111 V
m0m2
        00-0 101 (B)
m0m4
        0-00 001 V
m0m8
        -000 100 V
        0-10 001 V
m2m6
m2m10
        -010 101 (C)
m4m5
        010- 001 V
        01-0 001 V
m4m6
m8m10
        10-0 110 (D)
m5m7
        01-1 011 V
        -101 011 V
m5m13
m6m7
        011- 011 (E)
m7m15
        -111 111 (F)
m13m15
        11-1 011 V
m0m2m4m6 0--0 001 (G)
m0m2m8m10 -0-0 100 (H)
m4m5m6m7 01-- 001 (I)
m5m7m13m15 -1-1 011 (L)
```

2) Con Karnaugh per la singola funzione F3, si ha:

```
m2,m10 essenziale
m0,m2,m4,m6 essenziale
m4,m5,m6,m7
m5,m7,m13,m15 essenziale
```

Copertura: tutti e soli gli essenziali

La copertura è unica perché costituita da tutti e soli implicanti primi essenziali.


Gli implicanti primi validi per F3 e individuati con QM sono in numero superiore a quelli individuati con K (=minimizzazione singola) perché ne esistono alcuni che sono implicanti primi di più funzioni (anche di F1 e/o F2).

Esercizio n. 2

Data la seguente tabella di copertura:

	F1						F2										
	mx1	mx2	mx3	mo4	mx5	тхб	mx7	mx8	mx9	mx10	mx11	mx12	mx13	mx14	mx15	mx16	costo
Α	Х				Х				Г		Х			Х			4
В													Х	Χ	Х		4
С						Х	Х	Х									4
D			Х	Х	Х						Х	Х					3
E	х	Х							х	Х							3
F													Х	Χ	Х	Х	2
G				Х	Х	Х	Х										2
н							Х	Х							Х	Х	2
ı	Х	Х	Х	Х					Х	Х							2

- Si trovi una copertura minima utilizzando il metodo di Quine McCluskey (m_{Xn} rappresenta un generico mintermine).
- Descrivere ogni singolo passo svolto per arrivare alla soluzione nella sequenza di applicazione




Soluzione:

- D essenziale per F2.
- Considero D nella soluzione di F2. F2 = D + ...
- Il costo di D viene portato ad 1
- F domina B: Elimino B
- F essenziale per F2
- Considero F nella soluzione di F2. F2 = D + F + ...
- I domina E: Elimino E
- I essenziale per F2, F1
- Considero I nella soluzione di F2. F2 = D + F + I
- Considero I nella soluzione di F1. F1 = I + ...
- G domina A: Elimino A
- mx7 domina mx8: Elimino mx7
- Branch and Bound: F1 = I + G +H
- F1 = I + G +H - F2 = D + F + I

Reti Logiche A – Esame del 14 febbraio 2006 Esercizio n. 1 -- pagina 7 di 18

Esercizio n. 3


Sia data una macchina sequenziale sincrona con ingressi (a, b, c, d, e) e uscita (Y), la cui rete combinatoria che realizza le funzioni λ (uscita) e δ (stato prossimo) è rappresentata dalla seguente rete multilivello:



Dove


- Q1 e Q2 rappresentano le variabili stato presente
- L'espressione associata a Y costituisce la funzione λ
- Le espressioni associate a D1 e D2 costituiscono la funzione δ
- V1. V2 e V3 sono nodi intermedi
- Applicare in sequenza alla rete multilivello le trasformazioni sotto indicate e rispondere alle domande dove richiesto. Disegnare anche il modello della rete finale.
 - Nota Bene: per ogni trasformazione è obbligatorio riportare il risultato della trasformazione e mostrare chiaramente tutti i passaggi effettuati per ottenere il risultato stesso.
 - a. COST(): Calcolo del numero di letterali. La funzione COST() calcola il costo in letterali indipendentemente dalla forma (SOP o Multilivello) delle espressioni algebriche dei nodi.
 - ELIMINATE(V₁,5): eliminazione vincolata del nodo V₁. Il parametro 5 indica la soglia di incremento di area: la trasformazione è accettata se l'incremento di area, in letterali, è minore della soglia indicata.
 - c. SIMPLIFY(D₁): Minimizzazione a due livelli diD₁.
 - d. SIMPLIFY(V₃): Minimizzazione a due livelli di V₃.
 - e. FACTOR(D₂): Fattorizzazione del nodo D₂.
 - f. COST(): Calcolo del numero di letterali.
 - g. SUBSTITUTE(V₃): inserisce V₃ in tutti i nodi della rete, dove è possibile. La trasformazione ha effetto se produce un guadagno in termini di letterali.
 - h. COST(): Calcolo del numero di letterali.
- II) Realizzare la rete combinatoria ottenuta al punto h. tramite PAL (si suppone di avere a disposizione tutti i termini prodotto necessari) con piano OR costituito da OR a due ingressi. Si indichino esplicitamente i termini prodotto del piano AND e le espressioni relative al piano OR, si disegni anche lo schema logico delle interconnessioni da programmare.

Reti Logiche A – Esame del 14 febbraio 2006 Esercizio n. 1 -- pagina 8 di 18



Soluzione:

- I) La macchina è una macchina di Mealy poiché l'uscita dipende anche dagli ingressi, oltre che dallo stato presente.
 - a. COST(): 35.
 - b. ELIMINATE(V₁,5). Eliminazione vincolata del nodo V₁. Il parametro 5 indica la soglia di incremento di area: la trasformazione è accettata se l'incremento di area, in letterali, è minore della soglia indicata. Applicando l'espressione per il calcolo di incremento di area n*1 n 1 (con 1=6, numero di letterali di V₁ e n=2, due nodi –V₃ e D₁- assorbono V₁), l'incremento risulta = 4. E' quindi inferiore al valore 5 della soglia di accettazione. La trasformazione viene accettata. Lo stesso risultato si poteva ottenere eliminando il nodo e calcolando il nuovo costo della rete.




- c. $SIMPLIFY(D_1)$: Minimizzazione a due livelli di D_1 . Tramite mappe di Karnaugh o manipolazione algebrica ottima, il risultato della minimizzazione è $D_1 = ab + Q_1$
- d. **SIMPLIFY(V₃):** Minimizzazione a due livelli di V₃. $V_3 = e + a\overline{b} + V_2b$
- e. **FACTOR(D₂):** Fattorizzazione del nodo D₂. $D_2 = \overline{Q_1}Q_2 + c(e + a\overline{b} + V_2b)$
- f. COST(): 23
- g. SUBSTITUTE(V₃): inserisce V₃ in tutti i nodi della rete, dove è possibile. La trasformazione ha effetto se produce un guadagno in termini di letterali. L'unico nodo che presenta già V₃ come fattore (non è quindi necessario eseguire la divisione algebrica) è D₂. L'espressione di D₂ diventa:

$$D_2 = \overline{Q_1}Q_2 + V_3c$$

e il costo del nodo (l'unico modificato nella rete) diminuisce di 4 letterali. Quindi la trasformazione ha effetto.

h. COST():19



Retil Logiche A – Esame del 14 febbraio 2006 Esercizio n. 1 -- pagina 9 di 18 Reti Logiche A – Esame del 14 febbraio 2006 Esercizio n. 1 -- pagina 10 di 18

II) Termini prodotto e sezione OR da realizzare (l'asterisco indica le funzioni OR che vanno retroazionate. Per D1 e D2 il segnale portato in retroazione è l'uscita Q del bistabile D corrispondente all'ingresso omonimo)

 $P_1 = \overline{a}$

 $P_2 = \overline{b}$

 $P_3 = \overline{Q_1}Q_2$

 $P_4 = V_{21}$

 $P_5 = e$

 $P_6 = a\bar{b}$

 $P_7 = V_2 b$

 $P_8 = V_{31}$

 $P_9 = ab$

 $P_{10} = Q_1$ $P_{11} = \overline{Q_1}Q_2$

 $P_{11} - \mathcal{Q}_1 \mathcal{Q}_2$ $P_{12} = V_3 c$

 $P_{13} = Q_2$

 $P_{14} = V_3 d$

 $(*)V_{21} = P_1 + P_2$

 $(*)V_2 = P_3 + P_4$

 $(*)V_{31} = P_5 + P_6$

 $(*)V_3 = P_7 + P_8$

 $D_1 = P_9 + P_{10}$

 $D_2 = P_{11} + P_{12}$


 $Y = P_{13} + P_{14}$


Esercizio n. 4

Data la seguente tabella degli stati:

- 1. Si esegua l'analisi di compatibilità
- 2. Si determinino le classi di massima compatibilità (si faccia uso dell'algoritmo visto a lezione).
- Si tracci la nuova tabella degli stati della macchina ridotta (mostrare i passaggi per giungere alla soluzione; si faccia uso degli algoritmi visti a lezione).

	IN=0	IN=1
Α	C / -	A / 0
В	E / 1	A / 0
С	E / 0	A / 1
D	C / O	D/-
E	D/0	A / 1
F	E / 1	B / 0
G	A / 1	- / 1





Soluzione:

Classi di massima compatibilità: ABF – CED – AD – G Le stesse classi risultano comporre la macchina ridotta, rinominate rispettivamente S0 - S1 - S2 - S3.

	IN=0	IN=1
S0	S1 / 1	S0 / 0
S1	S1 / 0	S2 / 1
S2	S1 / 0	S2 / 0
S3	S0 / 1	- / 1

Reti Logiche A – Esame del 14 febbraio 2006 Esercizio n. 1 -- pagina 13 di 18 Reti Logiche A – Esame del 14 febbraio 2006 Esercizio n. 1 -- pagina 14 di 18

Esercizio n. 5

Effettuare la sintesi della macchina sequenziale minima di Moore che realizza la funzionalità di seguito descritta, utilizzando bistabili di tipo SR, fornendone anche la rappresentazione circuitale.


Il dispositivo ha due ingressi A e B e due uscite Z1 e Z2. Per ciascuna delle possibili combinazioni dei valori d'ingresso il dispositivo propone sulle uscite una sequenza di valori. Le **sequenze d'uscita** sono le sequenti:

- \square A = 0, B = 0: sequenza $00 \rightarrow 01 \rightarrow 10 \rightarrow 11 \rightarrow$ da capo $00 \dots$
- \square A = 0, B = 1: sequenza 00 \Rightarrow 01 \Rightarrow 11 \Rightarrow 10 \Rightarrow da capo 00 ...
- \square A = 1, B = 0: sequenza 00 \Rightarrow 11 \Rightarrow 10 \Rightarrow 01 \Rightarrow da capo 00 ...
- \square A = 1, B = 1: sequenza $00 \rightarrow 10 \rightarrow 11 \rightarrow 01 \rightarrow da$ capo $00 \dots$


Qualora il valore degli ingressi cambi mentre si è in mezzo ad una sequenza, sulle uscite si procede a mostrare i valori relativi alla *nuova* sequenza, mostrando la configurazione successiva (della nuova sequenza) rispetto a quella mostrata all'istante precedente.

Ad esempio:

ingressi (AB): uscite (Z0Z1):



Si mette la configurazione che segue 01 nella nuova sequenza corrispondente ad A = 0, B = 1



Soluzione:

Tabella degli stati minima

Stato	inAB=	inAB=	inAB=	inAB=	Z1Z2
pres.	00	01	11	10	
Α	В	В	D	С	00
В	D	С	Α	Α	01
С	Α	D	В	D	11
D	С	Α	С	В	10

Con l'assegnamento A=00, B=01, C=11, D=10 la funzione LAMBDA della macchina di Moore si riduce ad una identità e cioè le uscite Z1Z2 coincidono con lo stato presente dei bistabili.

E' quindi necessario sintetizzare con bistabili SR solo la funzione stato prossimo.

Reti Logiche A – Esame del 14 febbraio 2006 Esercizio n. 1 -- pagina 15 di 18 Reti Logiche A – Esame del 14 febbraio 2006 Esercizio n. 1 -- pagina 16 di 18


Esercizio n. 6

Data la seguente descrizione VHDL disegnare il circuito logico corrispondente.

```
library IEEE;
   use IEEE.std_logic_1164.all;
entity Q is port (
   din, op1, op2, clock : in std_logic;
   dout : out std_logic );
   end Q;
architecture arch of Q is
   type T_STATE is ( A, B, C );
    signal state : T_STATE;
   signal int : std_logic;
begin
   P1 : process( clock )
   begin
       if ( clock'event and clock='1' ) then
             case state is
                when A \Rightarrow if (din='0') then
                         state <= B; int <= '1';
                     else
                         state <= C; int <= '1';
                         end if;
                when B \Rightarrow if (din='0') then
                         state <= A; int <= '0';
                         state <= B; int <= '1';
                         end if;
                when C \Rightarrow if (din='0') then
                         state <= B; int <= '1';
                    else
                         state <= A; int <= '1';
                         end if;
                end case;
             end if;
        end process;
   P2 : process( int, state, op1, op2 )
   begin
        if ( int='0' ) then
           dout <= op1 xor op2;
        else
            if ( state=A or state=B ) then
                dout <= op1 and op2;
            else
               dout <= op1 or op2;
                end if;
            end if;
        end process;
end arch;
```

Rispondere quindi alle seguenti domande:

- 1. Il codice descrive un circuito combinatorio o sequenziale? In quest'ultimo caso, la macchina è di Mealy o di Moore?
- 2. Descrivere sommariamente i due processi P1 e P2 e darne una rappresentazione grafica (ad es., schema circuitale per circuiti combinatori o diagramma degli stati per macchine a stati finiti)



Reti Logiche A – Esame del 14 febbraio 2006 Esercizio n. 1 -- pagina 17 di 18 Reti Logiche A – Esame del 14 febbraio 2006 Esercizio n. 1 -- pagina 18 di 18