

Politecnico di Milano

Dipartimento di Elettronica e Informazione

prof.ssa Anna Antola prof. Fabrizio Ferrandi prof.ssa Cristiana Bolchini

Reti Logiche A - Esame del 6 luglio 2006

Matricola	
Cognome	Nome

Istruzioni

- Scrivere solo sui fogli distribuiti. Non separare questi fogli.
- È vietato portare all'esame libri, eserciziari, appunti e calcolatrici. Chiunque venga trovato in possesso di documentazione relativa al corso – anche se non strettamente attinente alle domande proposte – vedrà annullata la propria prova.
- Non è possibile lasciare l'aula conservando il tema della prova in corso.
- Tempo a disposizione: 2h:30m.

Esercizio	1	(5	punti)	
Esercizio	2	(6	punti)	
Esercizio	3	(3	punti)	
Esercizio	4	(5	punti)	
Esercizio	5	(5	punti)	
Esercizio	6	(5	punti)	
Esercizio	7	(3	punti)	

Esercizio n. 1

1. Data la seguente tabella di copertura:

			F1			F2						
	0	1	4	15		2	3	5	11	13	14	Costo
Α			Χ					Χ				3
В								Χ		Χ		3
С					П						Χ	3
D				Χ						Χ		3
Ε				Χ							Χ	3
F	Х	Х			ı							2
G						Х	Χ		Χ			2
Н					П				Χ		Χ	2
Τ	Χ	Χ										2

- Si trovi una copertura minima utilizzando il metodo di Quine McCluskey Descrivere ogni singolo passo svolto per arrivare alla soluzione nella sequenza di applicazione
- Sintetizzare la sola funzione F2 utilizzando le mappe di karnaugh sapendo che il DC set e' composto da: (4.8.10.15)
- Sulla mappa individuare gli implicanti primi riportandone la forma algebrica e separando gli implicanti primi da quelli primi ed essenziali
- Riportare una soluzione che minimizzi il costo in termini di letterali.

Esercizio n. 2

Sia data una rete combinatoria con ingressi (a, b, c, d, e, f) e uscite (Y1, Y2, Y3) rappresentata dalla rete multilivello costituita dai sequenti nodi:

$$V_1 = \overline{abd} + ef$$

$$V_2 = a\overline{V_1}b + aV_1c + V_1cd + \overline{V_1}bd$$

$$V_3 = \overline{bde} + ab\overline{ce} + \overline{(\overline{b} + \overline{d} + \overline{e})} + a\overline{bce} + \overline{bdef}$$

$$Y_1 = V_3 + a\overline{f}$$

$$Y_2 = \overline{V}_1 ab + \overline{abcde} + \overline{bcde} + \overline{V}_1 a\overline{b} f + \overline{abcde}$$

$$Y_3 = a\overline{bf} + d\overline{bf} + ae + a\overline{V_2} + de + d\overline{V_2}$$

Applicare in sequenza alla rete multilivello le trasformazioni sotto indicate e rispondere alle domande dove richiesto. Disegnare anche il modello della rete finale.

Nota Bene: per ogni trasformazione è obbligatorio riportare il risultato della trasformazione e mostrare chiaramente tutti i passaggi effettuati per ottenere il risultato stesso.

- a) COST(): Calcolo del numero di letterali. La funzione COST() calcola il costo in letterali indipendentemente dalla forma (SOP o Multilivello) delle espressioni algebriche dei nodi.
- b) SIMPLIFY(Y2): Minimizzazione a due livelli di Y2.
- c) SIMPLIFY(V₃): Minimizzazione a due livelli di V₃.
- d) ELIMINATE(V₃, +3): Eliminazione del nodo V₃: la trasformazione viene accettata solo se l'incremento di area, dovuto all'eliminazione è inferiore o uquale alla soglia data (+3).
- e) FACTOR(V2): Fattorizzazione del nodo V2.
- f) COST(): Calcolo del numero di letterali
- g) [V₄] = EXTRACT(V₂, Y₃): Estrazione di un fattore comune a V₂ e Y₃. Il nodo V₄ derivato dall'estrazione può essere un nuovo nodo o un nodo già presente nella rete.
- h) COST(): Calcolo del numero di letterali.

Soluzione:

- a) COST(): 76
- b) SIMPLIFY(Y2): Minimizzazione a due livelli di Y2. Tramite mappe di Karnaugh o manipolazione algebrica ottima, il risultato della minimizzazione è

$$Y_2 = \overline{V_1}ab + \overline{abcde} + \overline{bcde} + \overline{V_1}a\overline{b}f + \overline{abcde}$$

$$Y_2 = \overline{V_1}a(b + \overline{b}f) + \overline{abcd(e + e)} + \overline{bcde}$$

$$Y_2 = \overline{V}_1 a(b+f) + \overline{abcd} + \overline{bcde}$$

c) SIMPLIFY(V₃): Minimizzazione a due livelli di V₃. il risultato della minimizzazione è

$$V_3 = \overline{bde} + a\overline{bce} + (\overline{b} + \overline{d} + \overline{e}) + a\overline{bce} + \overline{bdef}$$
$$V_3 = \overline{bde} + a\overline{ce}(b + \overline{b}) + b\overline{de} + \overline{bdef}$$

$$V_3 = \overline{b}de(1+f) + \overline{ace} + \overline{b}de$$

$$V_3 = de(\overline{b} + b) + \overline{ace}$$

$$V_3 = de + \overline{ace}$$

d) ELIMINATE(V₃, +3): l'unico nodo che contiene V3 è Y1

$$Y_1 = V_3 + a\overline{f}$$

L'eliminazione di V3 porta ad un incremento di area pari a -1, quindi la trasformazione viene accettata. V3 eliminato e Y1 diventa

$$Y_1 = \overline{ace} + de + \overline{af}$$

e) FACTOR(V2): Fattorizzazione del nodo V2.

$$V_2 = a\overline{V_1}b + aV_1c + V_1cd + \overline{V_1}bd$$

Il risultato della fattorizzazione è:

$$V_2 = (a+d)(\overline{V_1b} + V_1c)$$

- f) COST(): 47
- g) $[V_4] = EXTRACT(V_2, Y_3)$: Estrazione di un fattore comune a V_2 e Y_3 .

$$V_2 = (a+d)(\overline{V_1}b + V_1c)$$

$$Y_3 = a\overline{b}\overline{f} + d\overline{b}\overline{f} + ae + a\overline{V}_2 + de + d\overline{V}_2$$

$$Y_2 = \overline{b} \overline{f} (a+d) + e(a+d) + \overline{V_2} (a+d)$$

$$Y_3 = (a+d)(\overline{b}\overline{f} + e + \overline{V_2})$$

e quindi

$$V_4 = (a+d)$$

$$V_2 = V_4(\overline{V_1}b + V_1c)$$

$$Y_2 = V_4(\overline{b}\overline{f} + e + \overline{V_2})$$

h) COST(): 36

Esercizio n. 3

Dati due numeri decimali A=3.8125 B=8.375 Fornire la codifica completa in virgola mobile a singola precisione di A e B.

Effettuare la somma A+B indicando tutti i passaggi relativi sia alla codifica che alla somma.

Soluzione

Denormalizzo A e sommo:

1.10000110000000000000000

Esercizio n. 4

Data la tabella degli stati di seguito riportata si calcoli la tabella degli stati della macchina ridotta, mostrando i passaggi fatti (analisi di compatibilità, classi di compatibilità massima e prima, copertura minima e tabella degli stati ridotta). È necessario adottare algoritmi, non è consentito risolvere il problema "a occhio".

	0	1
Α	D/0	A/0
В	-/0	E/-
С	A/-	D/-
D	C/-	-/-
Ε	B/0	D/1

Reti Logiche A – Esame del 6 luglio 2006 Esercizio n. 2 -- pagina 5 di 10 Reti Logiche A – Esame del 6 luglio 2006 Esercizio n. 2 -- pagina 6 di 10

Esercizio n. 5

Effettuare la sintesi del circuito logico che implementa macchina di Moore minima in grado di realizzare la funzionalità sequente.

Il circuito riceve in ingresso due segnali A e B e due uscite Z1 e Z2. Il circuito indica sull'uscita Z1 se il numero di 1 ricevuti in ingresso è pari (Z1=1) o dispari (Z1=0). L'uscita Z2 vale 1 fino a quando non è stato ricevuto almeno un 1, quindi viene posta a 0. L'uscita Z1 vale 0 fino a che non viene ricevuto il primo 1. Quando il circuito riceve però A=B=1 allora il conteggio viene inizializzato ed è come se non fossero stati ricevuti 1 in ingresso (Z1=0. Z2=1).

Esempio


A 1 0 0 0 1 0 1 0 0 0 0 1 1 0 0 ..

B 1 0 0 1 0 0 0 1 0 1 0 1 0 0 1 1 1 1 ..

Z1 0 0 0 0 1 1 0 1 0 0 0 0 0 1 ..


Z2 1 1 1 1 0 0 0 0 0 0 0 0 0 0 1 0 0 1 ..

La soluzione:



Esercizio n. 6

Sia data una macchina sequenziale sincrona con ingressi (a, b, c, d) e uscite (Y1, Y2), la cui rete combinatoria che realizza le funzioni λ (uscita) e δ (stato prossimo) è rappresentata dalla seguente rete multilivello



Dove

- Q1, Q2 e Q3 rappresentano le variabili stato presente
- L'espressione associata a Y1 e Y2 costituisce la funzione λ
- Le espressioni associate a D1, D2 e D3 costituiscono la funzione δ
- V1 è un nodo intermedo
- a) Dire se la macchina descritta è di Mealy o di Moore, giustificando la risposta;
- b) Realizzare la rete combinatoria tramite PLA. Si indichino esplicitamente i termini prodotto del piano AND e le espressioni relative al piano OR, si disegni anche lo schema logico delle interconnessioni da programmare.
- c) Si supponga di voler realizzare la stessa macchina tramite una PAL con una sezione OR costituita da OR a due ingressi:
 - (1) Si riscrivano le espressioni dei nodi della rete multilivello in modo che sia possibile realizzarle con la sezione OR della PAL indicata al punto c)
 - (2) Si dica quale è il numero di termini prodotto necessari per la realizzazione di cui al punto c1)
 - (3) Si elenchino i "nomi" associati alle uscite retroazionate
 - (4) Si elenchino i "nomi" associati alle uscite non retroazionate

Soluzione:

- a) La macchina è una macchina di Mealy poiché l'uscita dipende dagli ingressi oltre che dallo stato presente.
- b) Termini prodotto e sezione OR da realizzare (l'asterisco indica le funzioni OR che vanno retroazionate. Per D1, D2 e D3 il segnale portato in retroazione è l'uscita Q del bistabile D corrispondente all'ingresso omonimo)

Sezione AND

Reti Logiche A – Esame del 6 luglio 2006 Esercizio n. 2 -- pagina 7 di 10 Reti Logiche A – Esame del 6 luglio 2006 Esercizio n. 2 -- pagina 8 di 10

```
\begin{split} P_1 &= Q_1 \overline{Q3} \\ P_2 &= V_1 ab \\ P_3 &= Q_2 \\ P_4 &= Q_3 c \\ P_5 &= a \overline{c} \\ P_6 &= b d \\ P_7 &= b c d \\ P_8 &= Q_1 Q_3 \\ P_9 &= Q_1 Q_2 Q_3 c \\ P_{10} &= a c \overline{Q_1} \\ P_{11} &= b Q_2 \\ P_{12} &= d Q_3 \end{split}
```

Sezione OR

$$Y_1 = P_1 + P_2$$

$$Y_2 = P_3 + P_4$$
(*) $D_1 = P_5 + P_3 + P_6$
(*) $D_2 = P_7 + P_8$
(*) $D_3 = P_2 + P_9$
(*) $V_1 = P_{10} + P_{11} + P_{12}$

$$Y_1 = P_1 + P_2$$

$$Y_2 = P_3 + P_4$$

c1) Per la realizzazione tramite PAL con OR a due ingressi le espressioni dei nodi vanno riscritte come segue:

$$Y_{1} = Q_{1}\overline{Q_{3}} + V_{1}ab$$

$$Y_{2} = Q_{2} + Q_{3}c$$

$$D_{11} = a\overline{c} + Q_{2}$$

$$D_{1} = D_{11} + bd$$

$$D_{2} = bcd + Q_{1}Q_{3}$$

$$D_{3} = V_{1}ab + Q_{1}Q_{2}Q_{3}c$$

$$V_{11} = ac\overline{Q_{1}} + bQ_{2}$$

$$V_{1} = V_{11} + dQ_{3}$$

- c2) I termini prodotto necessari sono quindi 16.
- c3) le uscite retroazionate sono 6: D11, Q1, Q2, Q3, V11, V1
- c4) le uscite non retrazionate sono 2: Y1, Y2

Esercizio n. 7

Data la seguente descrizione di circuito in VHDL

```
library ieee;
    use ieee.std_logic_1164.all;
    use ieee.std_logic_arith.all;
entity exam is port(
   a,b : in std_logic;
    ctrl : in std_logic;
    clk, rst : in std_logic;
   out1 : out std_logic );
    end exam;
architecture mixed of exam is
signal a, b, c, d, e, f, g, h : std_logic;
begin
PROC1 : process (reset, clk)
  begin
   if(reset='1') then
     c = '0';
    elsif (clk = '0' and clk'event) then
     c = h;
    end if;
  end process;
PROC2: process( b, g, ctrl )
  begin
   if ( ctrl='0' ) then
       out1 <= g;
    else
       out1 <= b;
        end if;
  end process;
  g <= c or d;
  h <= a and b;
  f <= not a;
  d \le e and f;
  e <= not b;
end mixed;
```

Disegnare un circuito composto da componenti elementari (porte logiche, multiplexer, bistabili) che implementi il modello VHDL proposto.

Retil Logiche A – Esame del 6 luglio 2006 Esercizio n. 2 -- pagina 9 di 10 Reti Logiche A – Esame del 6 luglio 2006 Esercizio n. 2 -- pagina 10 di 10