Reti Logiche A – Parte II -Prova di venerdì 2 luglio 2004

Matricola	
Cognome	Nome

Istruzioni

- Scrivere solo sui fogli distribuiti. Non separare questi fogli.
- È vietato portare all'esame libri, eserciziari, appunti e calcolatrici. Chiunque venga trovato in possesso di documentazione relativa al corso anche se non strettamente attinente alle domande proposte vedrà annullata la propria prova.
- Non è possibile lasciare l'aula conservando il tema della prova in corso.
- Tempo a disposizione: 1h:45m.

Valore indicativo di domande ed esercizi, voti parziali e voto finale:

Esercizio	1	(3	punti)	
Esercizio	2	(3	punti)	
Esercizio	3	(4	punti)	
Esercizio	4	(3	punti)	
Esercizio	5	(3	punti)	
Voto fina	ıle: (′ 16	punti)	

Si consideri il seguente ciclo di conteggio:

А	В	U
0	0	1
0	0	0
0	1	1
0	1	0
1	0	1

- I) si tracci la tabella delle eccitazioni del contatore facendo uso di bistabili JK (sincroni) che commutano sul fronte di discesa
- II) si sintetizzi la funzione di eccitazione del segnale J e K del bistabile corrispondente all'uscita A
- III) **Facoltativo**. Si sintetizzi lo stesso contatore (sempre uscita A) imponendo però che se il contatore si trova in uno stato non appartenente al ciclo di conteggio, lo stato successivo sia il primo del ciclo (001).

Soluzione:

Tabella delle transizioni e delle eccitazioni:

А	В	С	A'	В'	C'	Ja	Ka	Jb	Kb	Jc	Kb
0	0	1	0	0	0	0	-	0	-	-	1
0	0	0	0	1	1	0	-	1	-	1	-
0	1	1	0	1	0	0	-	-	0	-	1
0	1	0	1	0	1	1	-	-	1	1	-
1	0	1	0	0	1	-	1	0	-	-	0

b) Realizzazione di Ja e Ka:

Usando Karnaugh: Ja=bc', Ka=1

c) Tabella delle transizioni e delle eccitazioni:

А	В	С	A'	В'	C′	Ja	Ka	Jb	Kb	Jc	Kb
0	0	1	0	0	0	0	-	0	-	-	1
0	0	0	0	1	1	0	-	1	ı	1	-
0	1	1	0	1	0	0	-	-	0	-	1
0	1	0	1	0	1	1	-	-	1	1	-
1	0	1	0	0	1	-	1	0	-	-	0
1	0	0	0	0	1	-	1	0	1	1	-
1	1	0	0	0	1	-	1	-	1	1	-
1	1	1	0	0	1	-	1	-	1	-	0

d) Realizzazione di Ja e Ka:

Usando Karnaugh: Ja=bc', Ka=1

Data la seguente tabella degli stati

St\i	0	1
А	A,0	Н,О
В	A,0	F,1
С	C,0	G,0
D	E,0	F,0
E	C,0	F,0
F	В,0	C,0
G	В,0	D,0
Н	C,0	A,1

- I) Scrivere la tabella degli stati della macchina minima equivalente.
- II) La macchina identificata è unica? (giustificare la risposta)
- III) Rappresentare il diagramma degli stati della macchina individuata.
- IV) Per la macchina minima individuata si identifichino, se esistono, i possibili stati di RESET. Ne esiste uno che riduce ulteriormente la macchina? (si giustifichi la risposta).

В	Х						
С	H;G	Χ					
D	A;E H;F	Χ	C;E G;F				
Ε	A;C H;F	Χ	G;F	E;C			
F	A;BH;C	Χ	C;BG;C	E;B F;C	C;BF;C		
G	A;BH;D	Χ	C;BG;D	E;BF;D	C;BF;D	C;D	
Н	Χ	A;C F;A	Χ	Χ	Χ	Χ	Χ
	Α	В	C	D	F	F	G

Analizzando la tabella e propagando le distinguibilità risulta:


В	Χ							
С	Х	Χ		_				
D	Χ	Χ	~					
Ε	Χ	Χ	~	~		_		
F	Χ	Χ	Χ	Χ	Χ		_	
G	Χ	Χ	Χ	Χ	Χ	?		
Н	Χ	Χ	Χ	Χ	Χ	Χ	Χ	
	Δ	R	C	D	F	F	G	

Le classi di equivalenza, e quindi gli stati della macchina equivalente minima, sono: $\alpha = \{C, D, E\}$; $\beta = \{F, G\}$, A B e H. La macchina così individuata è unica perché ottenuta da relazioni di equivalenza.

La corrispondente tabella degli stati ridotta è:

Q\Q*/Z	0	1
α	α ,0	β,0
β	B,0	α,0
Α	A,0	H,0
В	A,0	β,1
Н	α.0	A,1

Il diagramma degli stati corrispondente è



Uno qualsiasi degli stati può essere scelto come RESET mantenendo la macchina identica a quella individuata con le relazioni di equivalenza. Questo perché non c'è nessuno stato non raggiungibile dagli altri.

Data la seguente tabella degli stati:

- Si esegua l'analisi di compatibilità.
- II) Si determinino le classi di massima compatibilità (si faccia uso dell'algoritmo visto a lezione).
- III) Si tracci la nuova tabella degli stati della macchina ridotta (mostrare i passaggi per giungere alla soluzione; si faccia uso dell'algoritmo visto a lezione).
- IV) Quale stato della macchina ridotta dovrebbe essere di RESET per non dover applicare ulteriori riduzioni? (Si giustifichi la risposta)


St\i	0			1			
A	А	,	-	В	,	1	
В	U	,	0	D	,	-	
С	ı	,	-	-	,	1	
D	ı	,	-	D	,	-	
E	F	,	-	А	,	0	
F	Ε	,	1	D	,	0	

Soluzione:

• Analisi di compatibilità:

В	AC BD				
С	V	V			
D	BD	V	V		
Е	X	X	X	DA	
F	X	X	X	V	AD
	A	В	C	D	Е

- Classi di massima compatibilità: (ABCD) (FDE)
- Applicando l'algoritmo visto a lezione si può osservare come la soluzione sia la stessa.



- Macchina minima tramite algoritmo: ST0=(ABCD), ST1=(FE);
 - o Connsidero la più grande classe di massima compatibilità presente sul grafo ABCD:

- La lista L1dopo l'inserimento e le relative cancellazioni diviene nuovamente vuota.
- Posso cancellare tutti i nodi appartenenti alla classe considerata.
- o Il nuovo grafo è composto solo dai nodi E ed F con l'arco che li connette (senza vincoli)
- O Considero la nuova più grande classe di massima compatibilità presente sul grafo: FE
 - L1 è vuota, il grafo non ha vincoli, posso eliminare entrambi i nodi.
- o Il grafo è vuoto e la lista e vuota, ho trovato la soluzione: (ABCD) (EF)
- La souzione è diversa rispetto a quella trovata con le massime classi di compatibilità non per quanto riguarda il numero di stati ma per quano riguarda la loro composizione. (si può notare che in quella trovata ora non si ha più la condivisione dello stato D).
- Tabela degli stati della macchina ridotta:

	0	1
ST0	ST0,0	ST0,0
ST1	ST1,1	ST0,0

• ST1deve fungere da stato di reset, altrimenti potrei ridurre ulteriormente la macchina applicando l'analisi di raggiungibilità.

Si realizzi il digramma degli stati di una macchina sequenziale che rispetti le sequenti specifiche:


La macchina è dotata di **un ingresso x** e di **un'uscita z** secondo la seguente specifica. L'uscita inizialmente è **0**.

La macchina deve riconoscere sequenze del tipo $00\{10\}_n$ con n>0 ovvero sequenze che iniziano con 00 e sono seguite da un numero variabile di sottosequenze composte da un 1 seguito da uno 0.


L'uscita assume valore 1 solo in corrispondenza della fine di una sequenza valida. . Si noti che:

- Le sequenze 0010, 001010 e 00101010 sono sequenze valide.
- La macchina deve identificare sequenze sovrapposte. Per esempio, la sequenza 0010010 corrisponde ad due sequenze valide.
- L'uscita assume valore 1 in corrispondenza della identificazione di ogni possibile sequenza valida. Il seguente esempio aiuta a chiarire il comportamento:

Soluzione:



Sia data una macchina sequenziale sincrona con ingressi (a, b, c, d) e uscita (Z), la cui rete combinatoria che realizza le funzioni λ (uscita) e δ (stato prossimo) è rappresentata dalla seguente rete multilivello



Dove

- Q1 e Q2 rappresentano le variabili stato presente
- $\bullet \quad \text{L'espressione associata a Z costituisce la funzione } \lambda$
- Le espressioni associate a D1 e D2 costituiscono la funzione δ
- V1, V2 e V3 sono nodi intermedi
- I) La macchina descritta è di Mealy o di Moore? (Giustificare la risposta).
- II) Realizzare la rete combinatoria tramite una PLA (si suppone di avere a disposizione tutti i termini prodotto necessari). Si indichino esplicitamente i termini prodotto del piano AND e le espressioni relative al piano OR, si disegni anche lo schema logico delle interconnessioni da programmare.

Soluzione:

Termini prodotto e sezione OR da realizzare (l'asterisco indica le funzioni OR che vanno retroazionate. Per D1 e D2 il segnale portato in retroazione è l'uscita Q del bistabile D corrispondente all'ingresso omonimo)

$$P_1 = c$$

$$P_2 = a\overline{d}$$

$$P_3 = Q_1$$

$$P_{A} = a\overline{b}$$

$$P_5 = ab$$

$$P_6 = \overline{Q}_1 Q_2$$

$$P_7 = V_2$$

$$P_8 = \overline{V}_3$$

$$P_9 = \overline{V_1}b$$

$$P_{10} = V_1 Q_1$$

$$(*)V_1 = P_1 + P_2 + P_3$$

$$(*)V_2 = P_4 + P_1$$

$$(*)V_3 = P_5 + P_2 + P_6$$

$$Z = P_7 + P_8$$

$$D_1 = P_9 + P_6$$

$$D_2 = P_7 + P_{10}$$