
Fondamenti di Elettronica per allievi AUTOMATICI e INFORMATICI - AA 2003/2004 1^a prova – 20 Novembre 2003

Indicare chiaramente la domanda a cui si sta rispondendo. Ad esempio 1a) ...

Esercizio 1

I due circuiti a diodi in figura 1 possono essere utilizzati come porte logiche. Sapendo che i due generatori A e B di tensione possono assumere i valori di 5 Volt e 0 Volt:


- a) Determinare la funzione logica svolta da ognuno dei due circuiti.
- b) Valutare in entrambi i casi qual è lo stato di uscita per cui la potenza dissipata su R è massima. Calcolare tale potenza.



Esercizio 2

Lo stadio amplificante in figura 2 deve pilotare il carico R_L =1 $k\Omega$. Si ipotizzi Cin sufficientemente grande da essere un cortocircuito per il segnale Vin.

- a) Polarizzare il circuito, indicando tensioni ai nodi e correnti nei rami
- b) Calcolare il guadagno "a vuoto" V_D/V in, supponendo cioè che C_L e R_L non siano connessi al circuito.
- c) Calcolare il guadagno Vout/Vin a frequenza sufficientemente alta da potere considerare C_L un cortocircuito.
- d) Da quale frequenza in poi C_L si può considerare un cortocircuito? (giustificare la risposta)
- e) E' possibile guadagnare se il carico da pilotare diventa R_L =0.1 $k\Omega$? Perché? Che soluzione si può adottare?
- f) Quale è la massima ampiezza di Vin per cui Vin possa essere ancora considerato un *piccolo segnale*?




$$V_{Tp} = -0.8 \text{ V},$$
 $C_L = 1 \text{ pF}$
 $K_p = \frac{1}{2} \mu_p C_{ox}(W/L) = 2 \text{ mA/V}^2$

Fig. 2

Esercizio 3

Per la porta logica *3-STATE* in figura 3.

- a) Quanto vale l'uscita quando il segnale di controllo CNT è rispettivamente alto e basso ?
- b) Se l'uscita è connessa a un carico di 0.1 pF e l'ingresso commuta a 100 MHz, quanta potenza viene dissipata quando CNT è rispettivamente alto e basso?



Esercizio 4


- a) Disegnare la cella base di una RAM dinamica (incluse Word Line e Bit Line) e spiegarne sinteticamente il funzionamento
- b) Spiegare sinteticamente qual è la principale differenza tra RAM statica e RAM dinamica

Traccia di Soluzione prima prova in itinere (20 nov. 2003) - FdE (AUT e INF)

Esercizio 1a

Uso il modello semplificato del diodo per cui Vd=0.7 V quando il diodo e' in conduzione e circuito aperto quando e' polarizzato inversamente.

La figura mostra il primo circuito nel caso A=5 V e B=0V.




Il diodo collegato ad A e' in diretta e determina la tensione dell'uscita Vout=5V – 0.7V=4.3 V (valore logico 1). Il diodo collegato a B e' in inversa con una tensione inversa di 4.3 V. Si verifica facilmente che basta che uno tra A e B (o entrambi) sia alto che Vout risulti pari a 4.3 V (logico 1), viceversa Vout=0 (logico 0). La tabella della verita' completa e' la seguente:

A	В	Vout	OUT	Potenza su R
0	0	0 V	0	0
1	0	4.3 V	1	18.5 mW
0	1	4.3 V	1	18.5 mW
1	1	4.3 V	1	18.5 mW

e corrisponde alla funzione logica OUT=A+B

Secondo circuito. Nel caso A=0 V e B=5 V, il diodo collegato ad A e' in diretta e determina la tensione dell'uscita Vout=0.7V (valore logico 0). Il diodo collegato a B e' in inversa con una tensione inversa di 4.3 V.



Si verifica che basta che uno tra A e B (o entrambi) sia basso che Vout risulti pari a 0.7 V (logico 0), viceversa Vout=5 V (logico 1). La tabella della verita' completa e' la seguente:

A	В	Vout	OUT	Potenza su R
0	0	0.7	0	18.5 mW
1	0	0.7	0	18.5 mW
0	1	0.7	0	18.5 mW
1	1	5 V	1	0

e corrisponde alla funzione logica OUT=A•B

Esercizio 1b

La potenza dissipata sulla resistenza e' pari a $P=V_R^2/R$, essendo V_R la caduta su R. Nel primo circuito la dissipazione P e' massima quando l'uscita e' massima (4.3 V). Nel secondo circuito P e' massima quando l'uscita e' pari al minimo valore 0.7 V. Nelle tabelle sopra riportate e' stata aggiunta la colonna con la dissipazione di potenza su R per ogni ingresso.

Esercizio 2

a) Polarizzazione.


La tensione di gate e' data dalla partizione della tensione di alimentazione: $Vg=5V*3k/(2k\Omega+3k\Omega)=+3V$. Essendo Vgs=Vg-5V=-2V possiamo calcolare la corrente nel MOSFET, supposto saturo: $Id=kp(Vgs-Vtp)^2=2mA/V*(1.2V)^2=2.88mA$. La tensione di drain Vd=Rd*Id=2.88V da cui Vds=2.88V-5V=2.12V. Essendo $Vds_sat=Vgs-Vtp=-1.2V$ il transistore e' effettivamente saturo ($Vds<Vds_sat$). La transconduttanza vale gm=2*Id/|Vgs-Vtp|=2*2.88mA/1.2V=4.8 mS.

- b) Calcolo vd/vin a bassa frequenza (CL aperta). Essendo vgs=vin si ha che id=gm*vin e quindi vd/vin=gm*Rd=-4.8 mA/V*1 k Ω =-4.8.
- c) Calcolo vout/vin ad alta frequenza (CL chiusa). In questo caso la resistenza di carico sul drain diventa Rd//RL=1 k Ω //1 k Ω =0.5 k Ω e quindi vout/vin=-gm*Rd//RL=-4.8 mA/V*0.5 k Ω =-2.4.
- d) La capacita' CL comincera' a chiudersi per frequenze superiori alla frequenza caratteristica (fc) della rete C-R in uscita. Ricordando che la resistenza equivalente vista "guardando nel drain" del transistore e' infinita, la costante di tempo associata a CL e' pari a τ =CL*(Rd+RL)=1pF*2 k Ω =2ns, da cui fc=1/(2 $\pi\tau$)=79.6 MHz.
- e) Quando RL=0.1 k Ω la resistenza di carico sul drain per il segnale e' dominata dal piccolo valore di RL per cui si ha un'abbattimento del guadagno che risulta inferiore a 1: vout/vin=-gm*(Rd//RL) \approx -gm*RL=-0.48. Se si inserisce un buffer di tensione ideale tra il drain e la rete CL-RL, la resistenza RL viene disaccoppiata da Rd e il guadagno vout/vin ritorna al valore calcolato al punto 2c anche se RL=0.1 k Ω .
- f) Affinche' il transistore operi in regime di piccolo segnale e' necessario che vgs<<2*|Vgs-Vtp|=2.4 V. In questo circuito e' vgs=vin percio' deve essere verificata la relazione vin<<2.4 V. Nota: Va aggiunto che, affinche' il transisistore rimanga in zona di saturazione, la tensione di drain non puo' comunque superare il valore Vd=3.8V che limita il massimo segnale di ingresso vin a 192 mV (si e' assunto il guadagno massimo vd/vin=4.8).

Esercizio 3

a) Quando CNT=0 le tensioni di gate dei transistori N1 e P1 sono rispettivamente bassa e alta per cui entrambi I transistori sono in conduzione. Il segnale di ingresso A pilota pertanto un inverter CMOS costituito da N2 e P2 per cui OUT=not(A).

Quando CNT=1 entrambi i transistori N1 e P1 sono spenti e disconnettono l'uscita dall'alimentazione e da massa. In questo caso l'uscita e' indeterminata ("terzo" stato ad alta impedenza). La porta logica e' pertanto un inverter CMOS tri-state.




b) Quando CNT=0, l'uscita commuta alla stessa frequenza di A (f=100 MHz). La potenza dinamica dissipata (carica/scarica di CL) e' pari a P=f*CL*Vdd^2=10^8 Hz * 10^-13 pF (5 V)^2=2.5*10^-4 W=0.25 mW. Quando CNT=1, l'uscita e' nel terzo stato e non commuta, pertanto P=0.

Esercizio 4

a) La cella base di una memoria dinamica è composta da un transistore NMOS e da una capacità C (vedi figura).

Durante l'operazione di *scrittura* di uno '0' logico, la *Bit Line* viene portata a 0V e la *Word Line* viene portata a Vcc. Il transistore NMOS viene portato in conduzione e scarica completamente la capacità C (valore finale 0V).



Durante la scrittura di un '1' logico, invece, la *Bit Line* viene portata a Vcc come la *Word Line*. In questo caso la capacità C viene caricata al valore (Vcc-V_T).

Durante la *lettura* della cella, la *Bit Line* viene precaricata ad una tensione nota, tipicamente Vcc/2, e successivamente viene abilitata la *Word Line*. Il transistore NMOS si porta in conduzione e collega la capacità C alla *Bit Line*. Dal confronto della tensione finale della *Bit Line* con il valore di precarica viene identificato lo stato logico contenuto nella cella prima della lettura. Essendo la lettura distruttiva, tale stato deve essere riscritto nella cella.

b) La cella base nelle memorie RAM statiche e' un bistabile per cui in tali memorie l'informazione e' mantenuta indefinitamente e non e' necessaria nessuna operazione di rinfresco.

Nelle memorie RAM dinamiche, invece, l'informazione memorizzata e' la carica della capacità della cella base. La variazione nel tempo di tale carica, a causa delle inevitabili correnti di perdita, richiede una periodica rigenerazione dei dati memorizzati, operazione chiamata *rinfresco*. Tale operazione deve essere svolta tipicamente ogni 10-20ms.