

# UART WATCH CONTROL SYSYEM

Verilog Project

AI 시스템반도체 설계 2기

엄찬하

20205.05.26

목차

Title

1 프로젝트 개요 [주요기능, 목표, Schematic]

> 2 **모듈설명** [UART / CMD\_to\_BTN]

3 **시뮬레이션 결과** [Simulation in Vivado]

> 4 개**선점**

5 **동작 시연** [비디오 영상]

> 6 고찰

## 프로젝트 개요

#### 주요기능


- PC에서 UART를 통해 명령을 수신하여 FPGA 내부에서 스톱워치를 제어하는 시스템 구현
- CMD\_PROCESSOR를 통해 명령 해석
- 시계를 FPGA에서 제어

#### 목적 및 목표

- UART 통신을 통한 명령 수신 및 전송
- PROCESSOR를 통한 명령 해석 및 실행
- 디지털 스톱워치 및 시계 기능
- 디지털 디스플레이 (FND) 출력

WATCH CONTROL SYSTEM

## 설계 도구







설계 언어

개발 툴

합성


SystemVerilog

■ <u>Vivado</u> 2020.2

Vivado Synthesis




<Basys-3>
Xilinx Artix-7
100MHz CMOS clk
3.3V



<ComPortMaster>
UART 송수신 데이터
실시간 확인


## **BLOCK DIAGRAM**



WATCH CONTROL SYSTEM


## **Schematic**

- UART\_CTN
- CMD\_BTN
- STOPWATCH




:

## Schematic (세부)



## UART\_TX\_FSM




<CMD\_BTN> Tx 대기상태Start\_Trigger 감지되면 이동

<START>Tx를 low(0)로 설정, bit 전송Baud\_tick\_count == 8까지 증가

<DATA>Tx\_reg에 1비트씩 전송Baud\_tick\_count == 7이고 data 모두전송 시 STOP으로 이동

<STOP> Tx\_reg = 1로 stop 상태 전송
Baud\_tick == 7일 때 IDLE로 복귀

## UART\_TX\_FSM




<CMD\_BTN> Tx 대기상태Start\_Trigger 감지되면 이동

<START>
 Tx를 low(0)로 설정, bit 전송
 Baud tick count == 8까지 증가

<DATA>Tx\_reg에 1비트씩 전송Baud\_tick\_count == 7이고 data 모두전송 시 STOP으로 이동

<STOP> Tx\_reg = 1로 stop 상태 전송
Baud\_tick == 7일 때 IDLE로 복귀

## UART\_RX



#### <IDLE>

Rx = 0 일 때 START로 분기 모든 카운터 초기화

#### <START>

Rx == 0 B\_tick = 11이 되면 DATA로 분기

#### <DATA\_READ>

D\_out = {rx, dout\_reg[7:1]} 시프트 방식으로 1비트씩 누적 저장


#### <DATA>

B\_count == 7 후 데이터 샘플링 8비트 모두 수신되면 STOP

#### <STOP>

Rx\_reg == 1, tick이 들어오면 Rx\_done == 1로 만들고 IDEL 복귀

## UART\_RX



#### <IDLE>

Rx = 0 일 때 START로 분기 모든 카운터 초기화

#### <START>

Rx == 0 B\_tick = 11이 되면 DATA로 분기

#### <DATA\_READ>

D\_out = {rx, dout\_reg[7:1]} 시프트 방식으로 1비트씩 누적 저장


#### <DATA>


B\_count == 7 후 데이터 샘플링 8비트 모두 수신되면 STOP

#### <STOP>

Rx\_reg == 1, tick이 들어오면 Rx\_done == 1로 만들고 IDEL 복귀

## COMMAND\_BTN





WATCH CONTROL SYSTEM

## Troubleshooting

#### 개선전

버튼에 나머지 동작을 or 연산하여 다른 버튼으로도 중복 동작이 됨

```
assign sw_mode[1] = (watch_o_watch_mode) | sw[1];
assign sw_mode[0] = (watch_o_mode) | sw[0];
```

Sw의 경우 UART 우선순위로 지정하며 동작이 잘 되지 않음

#### 개선후

```
reg uart_sw0, uart_sw1;
reg sw1_check = 0;
always @(posedge clk or posedge rst) begin
   if (rst | watch_o_esc) begin
                                                 assign btn_clear = w_btnL | watch_o_clear;
       if (uart_sw1 == 1 & !sw1_check) begin
                                                 assign btn_run = w_btnR | watch_o_run;
           uart_sw0 <= 0;
                                                 assign btn stop = w btnR | watch o stop;
           sw1_check <= 1;</pre>
       end else begin
                                                 assign btn_moveL = w_btnL | watch_o_left;
           uart_sw0 <= 0;
           uart_sw1 <= 0;
                                                 assign btn_moveR = w_btnR | watch_o_right;
           sw1_check <= 0;
                                                 assign btn_up = w_btnU | watch_o_up;
       end
                                                 assign btn_down = w_btnD | watch_o_down;
    end else begin
       if (watch_o_mode) uart_sw0 <= ~uart_sw0;</pre>
       if (watch_o_watch_mode) uart_sw1 <= ~uart_sw1;</pre>
    end
```

Uart로 받은 sw에 따른 상태를 저장하게 하여 N,M으로 스위치 제어

및 반전을 통해 재동작 가능하게 설정

나머지 버튼의 동작을 세부적으로 나누어 처리하여 중복 방지

### Troubleshooting

#### 개선전

```
always @(*) begin
   next = state;
   case (state)
       STOP: begin
           if (i_btn_runstop) begin
               next = RUN;
           end else if (i_btn_clear) begin
               next = CLEAR;
            end
       end
       RUN: begin
           if (i_btn_runstop) begin
               next = STOP;
            end
        end
       CLEAR: begin
           if (i_btn_clear) begin
               next = STOP;
           end
       default: next = state;
   endcase
```

Stopwatch의 cu에서 run과 stop이 같은 라인에 배치

#### 개선후

```
always @(*) begin
   next = state;
    case (state)
       STOP: begin
           if (i_btn_run) begin
                next = RUN;
           end else if (i_btn_clear) begin
               next = CLEAR;
            end
       end
       RUN: begin
           if (i_btn_stop) begin
               next = STOP;
            end
       end
       CLEAR: begin
           if (i_btn_clear == 0) begin
               next = STOP;
            end
       default: next = state;
   endcase
end
always @(posedge clk or posedge rst) begin
    if (rst) o_runstop <= 0;</pre>
   else if (next == RUN) o_runstop <= 1;
   else if (next == STOP) o_runstop <= 0;
```

Stopwatch의 cu에서 run과 stop을 분리하여 안정적인 처리

```
// UART send Task
task uart_send_byte;
   input [7:0] data;
   integer i;
   begin
        // Start bit
       rx = 0;
       #(10416 * 10);
        // Send 8 bits (LSB first)
        for (i = 0; i < 8; i = i + 1) begin
           rx = data[i];
            #(10416 * 10);
        end
        // Stop bit
        rx = 1;
       #(10416 * 10);
    end
endtask
```

```
// Send all uppercase command characters
uart_send_byte("N"); // Watch -> stopwatch mode
#(200000 * 10);
uart_send_byte("G"); // Run
#(200000 * 10);
uart_send_byte("S"); // stop
#(200000 * 10);
uart_send_byte("C"); // clear
#(200000 * 10);
uart_send_byte(8'h1B); // esc -> rst
#(200000 * 10);
uart_send_byte("N"); // stopwatch -> Realwatch mode
#(200000 * 10);
uart_send_byte("U"); // Up -> sec 올리기
#(200000 * 10);
uart_send_byte("M"); // Mode -> hour로 전환
#(200000 * 10);
uart_send_byte("L"); // Left
#(200000 * 10);
uart_send_byte("U"); // Up -> min 올리기
#(200000 * 10);
uart_send_byte("D"); // Down -> min 낮추기기
#(200000 * 10);
uart_send_byte("L"); // Left -> hour 선택
#(200000 * 10);
uart_send_byte("U"); // Up -> hour 올리기
#(200000 * 10);
uart_send_byte("R"); // Right -> min 선택
#(200000 * 10);
uart_send_byte("U"); // Up -> min 올리기
#(200000 * 10);
uart_send_byte(8'h1B); // esc -> rst
#(200000 * 10);
```


#### parameter IDLE = 4'd1, PROCESS = 4'd2, RUN STATE = 4'd3, CLEAR STATE = 4'd4, STOP STATE = 4'd5, **SIMULATION** WATCH MODE STATE = 4'd6, MODE STATE = 4'd7, RESET STATE = 4'd8, R\_STATE = 4'd9, U\_STATE = 4'd10, D\_STATE = 4'd11, L\_STATE = 4'd12, WAIT = 4'd13; Sending N, G, S, C parameter STOP = 2'b00, RUN = 2'b01, CLEAR = 2'b10; 👪 rx Ъ tx Rx\_done이 들어왔을 때, (N) > Mr rx\_data[7:0] COMMAND\_state[3:0] 2 IDLE -> PROCESS -> Watch\_MODE\_STATE 1 -> 2 If it is a second in the latest term in th Command state w stopwatch state Realwatch state o\_dout[7:0] data\_in[7:0] If it is not the image in the image is not the image is Rx\_done이 들어왔을 때*,* (G) ₩ rx l∄ tx > Mrx\_data[7:0] IDLE -> PROCESS -> RUN\_STATE > M COMMAND\_state[3:0] 1 -> Command state Stop watch의 state가 0->1로 ■ dout[7:0] (stop->run) stopwatch state Realwatch\_state o\_dout[7:0]

data\_in[7:0]

Sending N, G, S, C


W Realwatch state

0\_dout[7:0]



#### Rx\_done이 들어왔을 때, (S)

IDLE -> PROCESS -> STOP\_STATE
1 -> 2 -> 5
Stop watch의 state가 1 -> 0로
(run -> stop)




#### Rx\_done이 들어왔을 때*,* (C)

IDLE -> PROCESS -> CLEAR\_STATE 1 -> 2 -> 4 Stop watch의 state가 0- > 2로 (stop -> clear)

Sending U, M, L, D

data\_in[7:0]

parameter IDLE = 4'd1, PROCESS = 4'd2, RUN STATE = 4'd3, CLEAR STATE = 4'd4, STOP STATE = 4'd5, WATCH MODE STATE = 4'd6, MODE STATE = 4'd7, RESET STATE = 4'd8, R\_STATE = 4'd9, U\_STATE = 4'd10, D\_STATE = 4'd11, L\_STATE = 4'd12, WAIT = 4'd13; parameter IDLE = 3'b000, UP = 3'b001, DOWN = 3'b010, MOVE\_LEFT = 3'b011, MOVE\_RIGHT = 3'b100;



#### Rx\_done이 들어왔을 때*,* (U)

IDLE -> PROCESS -> U STATE 1 -> 2 -> 10 REAL watch의 state가 0->1로 (IDLE->Up)

#### Rx\_done이 들어왔을 때, (M)


IDLE -> PROCESS -> MODE STATE MIN-Hour 모드로 전환

Sending U, M, L, D

data in[7:0]


dout[7:0]

stopwatch\_state
Realwatch\_state

#### Rx\_done이 들어왔을 때, (L)

IDLE -> PROCESS -> L\_STATE
1 -> 2 -> 12
Real watch의 state가 0 -> 3로
(IDLE->Move\_Left)



#### Rx\_done이 들어왔을 때*,* (D)

IDLE -> PROCESS -> D\_STATE 1 -> 2 -> 1b Real watch의 state가 0 -> 2로 (IDLE-> DOWN)

Sending R, esc

I rx\_done

dout[7:0]

Command state

stopwatch\_stateRealwatch\_state


o\_dout[7:0]data in[7:0]

parameter IDLE = 4'd1, PROCESS = 4'd2, RUN\_STATE = 4'd3, CLEAR\_STATE = 4'd4, STOP\_STATE = 4'd5,
WATCH\_MODE\_STATE = 4'd6, MODE\_STATE = 4'd7, RESET\_STATE = 4'd8,
R\_STATE = 4'd9, U\_STATE = 4'd10, D\_STATE = 4'd11, L\_STATE = 4'd12, WAIT = 4'd13;



#### Rx\_done이 들어왔을 때*,* (R)

IDLE -> PROCESS -> R\_STATE 1 -> 2 -> 9 Real watch의 state 가 0 -> 4 (IDLE->Move\_right)



#### 

#### Rx\_done이 들어왔을 때, (ecc -> 8h'1b)

IDLE -> PROCESS -> RESET\_STATE

1 -> 2 -> 8

Reset

## 고찰

- TX, RX 구조 설계를 통한 UART 통신 방식에서 SIPO, PISO 구조를 이해
- ASM 및 FSM 구조를 설계하며 상태 기반으로 처리하고, 전이 와 조건 분기 설계 능력을 통해 설계도를 보며 모듈을 제작하는 능력 향상
- 중첩 입력에 대한 우선순위를 정하여 문제를 해결하고 신호 처리 방법 적용을 통해 실시간 제어 가능(UART 및 물리 둘 다 동작)
- 시뮬레이션을 통한 디버깅 및 동작 여부를 미리 확인하며 Rx\_done 타이밍 기반으로 상태 변화 검증
- 단순 모듈 단위를 넘어 UART 통신 + FSM 명령구조 + STOPWATCH 및 RealWatch를 통해 통합 시스템을 개발함

## 느낀 점

모듈을 수정하며 통합 시스템을 구성하였기에 모듈 단위로 구성 시 수정의 용이함을 더욱 크게 느낌

시뮬레이션으로 디버깅 역량을 통해 문제가 되는 상황을 체크하는 능력이 향상됨

모듈 및 wire 등의 변수 이름을 잘 설정해야 헷갈리지 않게 연결할 수 있다.

## 아쉬운점

물리 스위치는 상태가 유지되기에 스위치를 올리면 UART로 제어가 되지 않았는데, 우선순위 처리를 통해 처리하지 못함

남는 SW를 이용하여 다양한 기능을 구현하지 못한 점이 아쉽다 ex) 타이머