Домашнее задание по курсу "Архитектуры вычислительных систем"

T Flip-Flop — вариант 5

Шелонин Арсений Б01-000
shelonin.ak@phystech.edu

Содержание

1 Основные принципы **2**
1.1 SR-Latch 2
1.2 D Latch 3
1.3 D Flip-Flop 4
1.4 T Flip-Flop 6

2 Нахождение критического пути **8**

3 Оценка числа транзисторов в схеме **8**

1 Основные принципы

Для понимания принципов работы схемы `T Flip-Flop` стоит сначала последовательно разобраться в каждом её комплектующем.

1.1 SR-Latch

Это минимальная единица хранения памяти с возможностью записи туда 1 бита данных. Единица на входе `set` устанавливает на выход `Q` бит 1, после чего значение на `set` не влияет на выход. Единица на входе `reset` (при `set` установленном в 0) сбрасывает значение на выходе до 0. (1, 1) на входах - запрещенное состояние



Рис. 1: SR-Latch



(a) запись



(b) сброс

Рис. 2

1.2 D Latch

Эта схема решает проблему неоднозначности при подаче на `set` и `reset` единицы одновременно.

- `write enable` $= 1 \implies$ `Q` $=$ `data`
- `write enable` $= 1 \implies$ `Q` не зависит от `data` (сохранилось в памяти)



Рис. 3: D Latch



(a) хранение (b) запись

Рис. 4

1.3 D Flip-Flop

В прошлой схеме для хранения данных с возможностью перезаписи была проблема: за время записи (то время, которое `we` = 1), значние на `data` должно быть постоянным. Чтобы от этого избавиться, продублируем `D Latch`, связав выход первого (master) с входом второго (slave). Теперь значение `data` фиксируется в строго определенный момент, по фронту тактового сигнала. При переключении `clk` с 0 на 1 выход мастера передается рабу и записывается в память. В остальное время значение на `data` никак не влияет на записанное в память значение.



Рис. 5: D Flip-Flop



(a) Запись в master



(b) передача из master в slave



(c) хранение



(d) хранение

Рис. 6: D Flip-Flop: процесс записи бита информации

1.4 T Flip-Flop

T Flip-Flop предназначен для инвертирования текущего состояния выхода Q при поступлении активного фронта тактового сигнала **CLK**. В отличие от D-триггера, который просто копирует входные данные, T-триггер управляет самим фактом изменения состояния. При `T` = 1 в `D Flip-Flop` (который является непосредственной частью `T Flip-Flop`) значение с счетчика проходит в память с задержкой в 1 такт, при обнулении `T` значение на выходе сохраняется и остаётся неизменным.

Одним из условий задания было использование только определенного набора элементов, и среди них нет `XOR`, который необходим для **T Flip-Flop**. Поэтому сконструируем его из 4 элементов `NAND`.



Рис. 7: XOR



Рис. 8: T Flip-Flop




Шелонин А.К.
T Flip-Flop
T
1
0


Шелонин А.К.
T Flip-Flop
T
1
1


Шелонин А.К.
T Flip-Flop
T
0
1


Шелонин А.К.
T Flip-Flop
T
0
0

2 Нахождение критического пути

Под нахождением критического пути я в контексте последовательностной схемы `T Flip-Flop` я понимаю определение в схеме максимального пути, который должен успеть пройти сигнал за время между тактами `CLK`.

В нашем случае под кандидаты на критический путь попадают пути от `T` до комбинационной логики `master`; от входа `master` до входа `slave`; и от `CLK` до `Q` и затем обратная связь от `Q` до входа `master`. Почти сразу становится очевидно что самым длинным среди них является третий:



Рис. 9: Критический путь: две части - от от `CLK` до `Q` и от `Q` до `master`

Длина пути будет рассчитываться исходя из данных условных задержек элементов:

- $delay(\texttt{NOT}) = 1$
- $delay(\texttt{NAND}) = 2$
- $delay(\texttt{NOR}) = 2$

$$T_{critical} = 2 + 1 + 2 + 2 + 2 + 2 + 2 + 1 = 14$$

3 Оценка числа транзисторов в схеме

На каждый элемент количество транзисторов оценивается так:

- `NOT` : $2 - (1P - \text{типа}, 1N - \text{типа})$
- `NAND` : $4 - (2P - \text{типа}, 2N - \text{типа})$
- `NOR` : $4 - (2P - \text{типа}, 2N - \text{типа})$

Тогда всего транзисторов

$$N = 8 * 4 + 8 * 4 + 7 * 2 = 62$$