

FREOCHIP 富芮坤

FR芯片硬件介绍



FR801xH硬件资源

MCU特性

- ARM Cortex-M3内核
- 48MHz主频
- 48KB SRAM
- 256KB/512KB/1MB Flash
- 两路UART
- Audio Codec
- 支持2路数字MIC
- 1路模拟MIC
- 1路SPI
- 2路I2C
- Timer
- 6路PWM
- 内置RTC时钟
- 4路10位SAR ADC
- 所有I/O支持唤醒
- I/O内置上拉电阻（50K），默认浮空状态
- 充电电流最大支持200mA，充满电压支持4.3V
- BLE V5.1标准





图 1-1 功能框图





FR801xH电源结构





FR801xH型号及封装


1、FR8012HB/HA







FR801xH型号及封装

2、FR8012HAQ



FR801xH型号及封装


3、FR8016HA/HD





FR801xH型号及封装

4、FR8018HA/HD





FR801xH应用设计注意事项

1、电源部分和时钟

- A、芯片供电输入只能从VBAT脚输入，输入电压范围为2.1V~4.3V。支持锂电池、纽扣电池、干电池供电。
- B、芯片电源滤波电容在PCB Layout时靠近芯片引脚放置，滤波电容地就近接芯片底部焊盘地。
- C、应用中不使用的引脚悬空。
- D、DC/DC Buck降压电感选用10uH、额定电流 $\geq 50\text{mA}$ 、Rdc值小于 1Ω 、频率 $\geq 10\text{MHz}$ 。可使用叠层电感、线绕电感。
- E、VCHG脚滤波电容选用耐压 $\geq 25\text{V}$ ；VBAT脚滤波电容选用耐压 $\geq 10\text{V}$ ；其它电源脚滤波电容耐压选用6.3V。
- F、LDO_OUT输出电压可配置，最大支持80mA输出电流，可供外设使用。
- G、复位脚RSTP为高电平复位。触发复位电平 $\geq 0.8\text{V}$ ，时间 $\geq 3\mu\text{s}$ 。
- H、VBAT脚内置电压检测。
- E、晶振选用24MHz、CL值 $\leq 12\text{pF}$ 、10ppm。



FR801xH应用设计注意事项



2、I/O部分

- A、PA2 加上拉电阻，稳定系统启动。
- B、产品需要过静电2KV以上测试，接口处使用的I/O需增加TVS管或者ESD管。
- C、所有I/O上电默认浮空状态。需要上电默认输出低电平，需在I/O增加下拉电阻。
- D、软件烧录口使用串口（PA2、PA3）PCB Layout需留VBAT、PA2、PA3、GND测试点。
- E、PD4~PD7支持SAR ADC。
- F、I/O支持矩阵按键。PD0-PD7为矩阵按键行，PA0-PA7、PB0-PB7、PC0-PC3为矩阵按键列。
- G、LED灯口只能做输出，可配置输出高、低电平、PWM。
- H、PC6、PC7可用于Jlink调试口。
- I、I/O驱动电流8mA。

FR801xH应用设计注意事项

3、RF部分

- A、天线必须放置在板边，严禁被GND包裹，且正反面需要净空区，远离金属和电池，远离高频噪声源。
- B、射频线需要走50ohm阻抗。走线尽量短和宽，不要有过孔，最好和芯片同层。不能走直角，尽量使用圆弧走线或135°角走线，走线宽度保持一致，避免分支走线，周围地孔屏蔽。确保射频走线底层有完整的地平面，并且与芯片底部的GND相连。
- C、天线与芯片之间预留 π 形匹配电路，靠近芯片RF脚放置，用于天线匹配，天线匹配阻抗往50 Ω 方向调，元件参数值根据天线和PCB布局实测后确定。



FR801xH硬件调试

RF信号线阻抗50Ω

防止误触发复位

耐压25V


0.6V

2.1~4.3V

1.35V~1.55V

2.9V

稳定系统启动






FR508x硬件资源


MCU特性

- ARM Cortex-M3内核+DSP
- 96KB+416KB SRAM
- 1MB Flash
- 两路UART(CM3 1路+DSP 1路)
- Audio Codec
- 支持4路数字MIC
- 1路模拟MIC
- 1路SPI
- 两路I2C
- Timer
- 6路PWM
- 内置RTC时钟
- 4路10位SAR ADC
- 所有I/O支持唤醒
- I/O内置上、下拉电阻（上拉50K、下拉30K），默认浮空状态
- 充电电流最大支持200mA，充满电压支持4.3V
- 双模蓝牙V5.0标准
- SDC
- USB-OTG
- 支持音频EQ调节
- 两路QSPI (104x4Mbps)

FR508x框图





FR508x电源结构




FR508x型号及封装

1、FR5082DM/DS



FR508x型号及封装

2、FR5086D



FR508x应用设计注意事项

1、电源部分和时钟

- A、芯片供电输入只能从VBAT脚输入，输入电压范围为2.7V~4.3V。
- B、芯片电源滤波电容在PCB Layout时靠近芯片引脚放置，滤波电容地就近接芯片底部焊盘地。
- C、应用中不使用的引脚悬空。
- D、DC/DC Buck降压电感选用10uH、额定电流 $\geq 80\text{mA}$ 、Rdc值小于 1Ω 、频率 $\geq 10\text{MHz}$ 。可使用叠层电感、线绕电感。
- E、VCHG脚滤波电容选用耐压 $\geq 25\text{V}$ ；VBAT脚滤波电容选用耐压 $\geq 10\text{V}$ ；其它电源脚滤波电容耐压选用6.3V。
- F、VDDIO输出电压可配置，最大支持80mA输出电流，可供外设使用。
- G、复位脚RSTP为高电平复位。触发复位电平 $\geq 0.8\text{V}$ ，时间 $\geq 3\mu\text{s}$ 。
- H、VBAT脚内置电压检测。
- E、晶振选用24MHz、CL值 $\leq 12\text{pF}$ 、10ppm。

FR508x应用设计注意事项


2、I/O部分

- A、PB6 加上拉电阻10K，稳定系统启动。当做USB功能时，上拉电阻阻值改为1.5K。
- B、产品需要过静电2KV以上测试，接口处使用的I/O需增加TVS管或者ESD管。
- C、所有I/O上电默认浮空状态。需要上电默认输出低电平，需在I/O增加下拉电阻。
- D、软件烧录口使用串口（PB6、PB7）PCB Layout需留VBAT、PB6、PB7、GND测试点。
- E、PB4~PB7支持SAR ADC。
- F、PC6、PC7可用于DSP串口调试。
- G、I/O驱动电流8mA。
- H、DSP控制I/O时，设计时注意避免I/O冲突（DSP只能控制DSPI00 ~ DSPI07 8个I/O）。
- I、外挂QSPI Flash时，Flash芯片靠近主控管脚芯片放置，走线尽量短，有空间尽量走等长线。

FR508x应用设计注意事项


3、RF部分

- A、天线必须放置在板边，严禁被GND包裹，且正反面需要净空区，远离金属和电池，远离高频噪声源。
- B、射频线需要走50ohm阻抗。走线尽量短和宽，不要有过孔，最好和芯片同层。不能走直角，尽量使用圆弧走线或135°角走线，走线宽度保持一致，避免分支走线，周围地孔屏蔽。确保射频走线底层有完整的地平面，并且与芯片底部的GND相连。
- C、天线与芯片之间预留 π 形匹配电路，靠近芯片RF脚放置，用于天线匹配，天线匹配阻抗往50 Ω 方向调，元件参数值根据天线和PCB布局实测后确定。



10

FR5082DM




FR800x硬件资源

MCU特性

- ARM Cortex-M3内核
- 96MHz主频
- 56KB SRAM
- 512KB/1MB/8MB/16MB Flash
- 两路UART
- 支持2路数字MIC
- 1路模拟MIC
- 两路SPI, 支持主、从
- 两路QSPI
- 两路I2C
- Timer
- 8路PWM
- 内置RTC时钟
- 8路10位SAR ADC
- 所有I/O支持唤醒
- I/O内置上、下拉电阻（上拉10K、下拉6.5K），默认浮空状态
- 支持USB OTG
- 支持SPI、QSPI、MCU8080(8bit、16bit)显示屏接口
- 部分型号内置2MB PSRAM
- 支持DMA控制
- BLE V5.1标准





FR800x电源结构





FR800X型号及封装


1、FR8003A/D







FR800X型号及封装

2、FR8008A



FR800X型号及封装

3、FR8008AP/XP





FR800X应用设计注意事项

1、电源部分和时钟

- A、芯片供电输入只能从VBAT脚输入，输入电压范围为2.0V~4.3V。
- B、芯片电源滤波电容在PCB Layout时靠近芯片引脚放置，滤波电容地就近接芯片底部焊盘地。
- C、应用中不使用的引脚悬空。
- D、DC/DC Buck降压电感选用10uH、额定电流 $\geq 50\text{mA}$ 、Rdc值小于 1Ω 、频率 $\geq 10\text{MHz}$ 。可使用叠层电感、线绕电感。
- E、VCHG脚滤波电容选用耐压 $\geq 25\text{V}$ ；VBAT脚滤波电容选用耐压 $\geq 10\text{V}$ ；其它电源脚滤波电容耐压选用6.3V。
- F、VDDIO输出电压可配置，最大支持100mA输出电流，可供外设使用。
- G、复位脚RSTN为低电平复位。
- H、VBAT脚内置电压检测。
- E、晶振选用24MHz、CL值 $\leq 12\text{pF}$ 、10ppm。



FR800X应用设计注意事项


2、I/O部分

- A、PA0 加上拉电阻10K，稳定系统启动。当做USB功能时，上拉电阻阻值改为1.5K。
- B、产品需要过静电2KV以上测试，接口处使用的I/O需增加TVS管或者ESD管。
- C、所有I/O上电默认浮空状态。需要上电默认输出低电平，需在I/O增加下拉电阻。
- D、软件烧录口使用串口（PA0、PA1）PCB Layout需留VBAT、PA0、PA1、GND测试点。
- E、PD0~PD7支持SAR ADC。
- F、PC6、PC7可用于J-Link调试。
- G、I/O驱动电流8mA。
- H、外挂QSPI Flash时，Flash芯片靠近主控管脚芯片放置，走线尽量短，有空间尽量走等长线。

FR800X应用设计注意事项


3、RF部分

- A、天线必须放置在板边，严禁被GND包裹，且正反面需要净空区，远离金属和电池，远离高频噪声源。
- B、射频线需要走50ohm阻抗。走线尽量短和宽，不要有过孔，最好和芯片同层。不能走直角，尽量使用圆弧走线或135°角走线，走线宽度保持一致，避免分支走线，周围地孔屏蔽。确保射频走线底层有完整的地平面，并且与芯片底部的GND相连。
- C、天线与芯片之间预留 π 形匹配电路，靠近芯片RF脚放置，用于天线匹配，天线匹配阻抗往50 Ω 方向调，元件参数值根据天线和PCB布局实测后确定。



FR800X硬件调试

RF信号线阻抗50Ω



U1 FR8008XP QFN40 0505

Minimal System
RF

FR8008XP
QFN40_0505_P0.4

0.4V

GPIO

PA0 / I 2C0.CLK / SPIM 0.CLK / SPIS.C LK / URXD0 / USBDP / P WM0 / P DM.CLK / B LE.TX / SIRI N / I 2S.BCLK
PA1 / I 2C0.DAT / SPIM 0.CSN / SPIS.CS N / UTXD0 / USBDM / P WM1 / P DM.DAT / B LE.RX / SIR OUT / I 2S.FRM
PA2 / I 2C1.CLK / SPIM 0.IO0 / SPIS.M OSI / URTS0 / URXD1 / P WM2 / P DM.CLK / WLAN.TX / RS 485.EN / I 2S.MOSI
PA3 / I 2C1.DAT / SPIM 0.IO1 / SPIS.MIS O / UCTS0 / UTXD1 / P WM3 / P DM.DAT / WLAN.RX / I 2S.MIS O
PA4 / I 2C0.CLK / SPIM 0.IO2 / SPIS.C LK / URXD0 / USBDP / P WM4 / P DM.CLK / C LK.OUT / I 2S.BCLK
PA5 / I 2C0.DAT / SPIM 0.IO3 / SPIS.CS N / UTXD0 / USBDM / P WM5 / P DM.DAT / ANT.TX / SIRI N / I 2S.FRM
PA6 / I 2C1.CLK / SPIM 0.CLK / SPIS.M OSI / URTS0 / URXD1 / P WM6 / P DM.CLK / ANT.RX / SIR OUT / I 2S.MOSI
PA7 / I 2C1.DAT / SPIM 0.CSN / SPIS.MIS O / UCTS0 / UTXD1 / P WM7 / P DM.DAT / C LK.OUT / RS 485.EN / I 2S.MIS O


PB0 / I 2C0.CLK / SPIM 0.CLK / SPIS.C LK / URXD0 / USBDP / P WM0 / P DM.CLK / B LE.TX / SIRI N / B URN.SPIC LK
PB1 / I 2C0.DAT / SPIM 0.CSN / SPIS.CS N / UTXD0 / USBDM / P WM1 / P DM.DAT / B LE.RX / SIR OUT / B URN.SPIC LK
PB2 / I 2C1.CLK / SPIM 0.IO0 / SPIS.M OSI / URTS0 / URXD1 / P WM2 / P DM.CLK / WLAN.TX / RS 485.EN / B URN.SPIM OSI
PB3 / I 2C1.DAT / SPIM 0.IO1 / SPIS.MIS O / UCTS0 / UTXD1 / P WM3 / P DM.DAT / WLAN.RX / LCD.CSX / B URN.SPIMIS O
PB4 / I 2C0.CLK / SPIM 0.IO2 / SPIS.C LK / URXD0 / USBDP / P WM4 / P DM.CLK / C LK.OUT / LCD.DCX / I 2S.BCLK
PB5 / I 2C0.DAT / SPIM 0.IO3 / SPIS.CS N / UTXD0 / USBDM / P WM5 / P DM.DAT / ANT.TX / SIRI N / I 2S.FRM
PB6 / I 2C1.CLK / SPIM 0.CLK / SPIS.M OSI / URTS0 / URXD1 / P WM6 / P DM.CLK / ANT.RX / SIR OUT / I 2S.MOSI
PB7 / I 2C1.DAT / SPIM 0.CSN / SPIS.MIS O / UCTS0 / UTXD1 / P WM7 / P DM.DAT / C LK.OUT / RS 485.EN / I 2S.MIS O

PC6 / I 2C1.CLK / SPIM 1.CLK / SPIS.M OSI / URTS0 / URXD1 / P WM6 / P DM.CLK / S WICK / SIR OUT / I 2S.MOSI
PC7 / I 2C1.DAT / SPIM 1.CSN / SPIS.MIS O / UCTS0 / UTXD1 / P WM7 / P DM.DAT / S WDIO / RS 485.EN / I 2S.MIS O

PD0 / I 2C0.CLK / SPIM 1.CLK / SPIS.C LK / URXD0 / P WM0 / P DM.CLK / S ARADC0 / SIRI N / I 2S.BCLK
PD1 / I 2C0.DAT / SPIM 1.CSN / SPIS.CS N / UTXD0 / P WM1 / P DM.DAT / S ARADC1 / SIR OUT / I 2S.FRM
PD2 / I 2C1.CLK / SPIM 1.IO0 / SPIS.M OSI / URTS0 / URXD1 / P WM2 / P DM.CLK / S ARADC2 / RS 485.EN / I 2S.MOSI
PD3 / I 2C1.DAT / SPIM 1.IO1 / SPIS.MIS O / UCTS0 / UTXD1 / P WM3 / P DM.DAT / S ARADC3 / I 2S.MIS O
PD4 / I 2C0.CLK / SPIM 1.IO2 / SPIS.C LK / URXD0 / P WM4 / P DM.CLK / S ARADC4 / I 2S.BCLK
PD5 / I 2C0.DAT / SPIM 1.IO3 / SPIS.CS N / UTXD0 / P WM5 / P DM.DAT / S ARADC5 / SIRI N / I 2S.FRM
PD6 / I 2C1.CLK / SPIM 1.CLK / SPIS.M OSI / URTS0 / URXD1 / P WM6 / P DM.CLK / S ARADC6 / SIR OUT / I 2S.MOSI
PD7 / I 2C1.DAT / SPIM 1.CSN / SPIS.MIS O / UCTS0 / UTXD1 / P WM7 / P DM.DAT / S ARADC7 / RS 485.EN / I 2S.MIS O

PE0 / I 2C0.CLK / SPIM 1.IO0 / SPIS.C LK / URXD0 / URXD1 / P WM0 / P DM.CLK / B LE.TX / SIRI N / USBDP
PE1 / I 2C0.DAT / SPIM 1.IO1 / SPIS.CS N / UTXD0 / UTXD1 / P WM1 / P DM.DAT / B LE.RX / SIR OUT / USBDM

耐压25V



CHG_5V TP1 Charge
CHG5V

RESET TP2 Reset
RST

VBAT TP3 Power
TP4 GND


PA0 TP5 UART
URXD
PA1 TP6 UTXD

PC6 TP7 SWCLK
PC7 TP8 SWDIO

2.0-4.3V

1.35-1.55V


3.3V



RF信号、频偏调试

1、RF信号

主要调试天线阻抗与芯片RF阻抗相同。使用仪器：网络分析仪




RF信号、频偏调试

1、频偏测试

调试信号工作在指定频点上，偏差 $\pm 30\text{kHz}$ 。使用仪器：频谱分析仪

烧录定频测试软件测试



联系我们



上海 张江高科技园区碧波路912弄华依创新园8号楼5楼

青岛 青岛市崂山区科苑纬一路1号国际创新园D2座16层

深圳 宝安区西乡街道共和工业路华丰互联网创意园A座530室



www.freqchip.com



sales@freqchip.com



021-50270080



微信公众号