# 数字电路与数字系统 实验报告

实验: VGA接口控制器实现

姓 名: 周心同

学 号: 201220069

# 目录

1.实验目的	. 2
2.实验原理	. 2
2.1 VGA	. 2
2.2 通用时钟	. 3
2.3 vga 驱动信号	.4
3.实验环境	.4
4.实验步骤和结果	. 5
4.1 显存模块	. 5
4.2 vga 驱动信号模块	. 5
4.3 顶层模块与接口	. 5
4.3 拓展模块: jpg 转 mif	. 6
5. 实验中遇到的问题及解决办法	. 7
6.实验启示和建议	7

#### 1.实验目的


学习 VGA 接口原理

学习 VGA 接口控制器的设计方法

#### 2.实验原理

#### 2.1 VGA


工作原理: VGA 每一帧图像的显示都是从屏幕的左上角开始一行一行进行的, 行同步信号是一个负脉冲, 行同步信号有效后, 由 RGB 端送出当前行显示的各像素 点的 RGB 电压值, 当一帧显示结束后, 由帧同步信号送出一个负脉冲, 重新开始从 屏幕\的左上端开始显示下一帧图像, 如图所示。



RGB 端并不是所有时间都在传送像素信息,由于 CRT 的电子束从上一行 的行尾 到下一行的行头需要时间,从屏幕的右下角回到左上角开始下一帧也需 要时间,这

时 RGB 送的电压值为 0(黑色),这些时间称为电子束的行消隐时 间和场消隐时间,行消隐时间以像素为单位,帧消隐时间以行为单位。

显示原理: DE10-Standard 开发板上使用了一块 VGA DAC ADV7123 芯片来实现 VGA 功能。该芯片完成 FPGA 数字信号到 VGA 模拟信号的转换,具体连接方式如 图 所示。



开发板和 ADV7123 芯片之间的接口引脚包括 3 组 8bit 的颜色信号 VGA\_R[7:0], VGA\_G[7:0], VGA\_B[7:0], 行同步信号 VGA\_HS, 帧同步信号 VGA\_VS, VGA 时钟信号 VGA\_CLK, VGA 同步(低有效)VGA\_SYNC\_N, 和 VGA 消隐信号(低有效)VGA\_BLANK N。

#### 2.2 通用时钟

通过传进去参数的不同, 使得时钟的频率不同。

```
module clkgen(
    input clkin,
    input rst,
    input clken,
    output reg clkout
    );
    parameter clk_freq=1000;
    parameter countlimit=500000000/2/clk freq; //自动计算计数次数
```

```
reg[31:0] clkcount;
   always @ (posedge clkin)
    if(rst)
     begin
        clkcount=0;
        clkout=1'b0;
     end
    else
    begin
     if(clken)
        begin
            clkcount=clkcount+1;
            if(clkcount>=countlimit)
             begin
                clkcount=32'd0;
                clkout=~clkout;
             end
            else
                clkout=clkout;
         end
      else
        begin
             clkcount=clkcount;
             clkout=clkout;
        end
     end
endmodule
```

#### 2.3 vga 驱动信号

代码过长,这里不贴,见于文件 vga\_ctrl 模块,与 pdf 基本相同

#### 3.实验环境

• 软件环境

Quartus 17.1 Lite

• 硬件环境

开发板: DE10 Standard

FPGA: Intel Cyclone V SE 5CSXFC6D6F31C6N

#### 4.实验步骤和结果

#### 4.1 显存模块

按照 pdf 要求,显存分配大小为 640 × 512 word, 每个 word 为 12bit。由于只用读,所以用 ip 核生成,用.mif 文件初始化。

#### 4.2 vga 驱动信号模块

基本于 pdf 相同,唯一不同的是按照 pdf 所述要求将赋值改为如下:

```
wire [3:0] zero=0;

// 设置输出的颜色值
assign vga_r = {vga_data[11:8],zero};
assign vga_g = {vga_data[7:4],zero};
assign vga_b = {vga_data[3:0],zero};
```

#### 4.3 顶层模块与接口

主要注意 pdf 要求以及接口对应。另外再加个分频器。其余没什么工作量。

```
clkgen #(25000000) my_vgaclk(CLOCK_50,SW[0],1'b1,VGA_CLK);
 assign VGA_SYNC_N=0;
 wire [9:0] h_addr;
 wire [9:0] v_addr;
wire [18:0] addr={h_addr,v_addr[8:0]};
wire [11:0] vga_data;
⊟rom ro(
     addr,
     VGA_CLK,
     vga_data);
⊟vga_ctrl myvga(
 VGA_CLK, //25MHz时钟
0, //置位
 vga_data, // 上 层 模 块 提 供 的 VGA颜色数据
h_addr, // 提 供 给 上 层 模 块 的 当 前 扫 描 像 素 点 坐 标
 v_addr,
 VGA_HS, // 行 同 步 和 列 同 步 信 号
 VGA_VS,
 VGA_BLANK_N, //消隐信号
VGA_R, // 红 绿 蓝 颜 色 信 号
 VGA_G,
 VGA_B
  );
```

#### 4.3 拓展模块: jpg 转 mif

#### 配置 python 环境,装 pillow 模块,运行如下代码:

🖟 img2mif.py - D:\NJU\_ALL\Sophomore\Digital Logic and Principles of Computer Organization\2021\exp8\_board\img2mif.py (3.10.0)

传入参数即图片地址,即可生成 mif 文件。

## 5. 实验中遇到的问题及解决办法

问题:用 python 运行代码时出错。

解决办法:装 pillow 库。

## 6.实验启示和建议

这个实验难点反而在生成.mif 文件上了, vga 基础功能倒是比较简单。。。