

浙江大学课程设计报告

课程名称：____信息与电子工程导论____ 任课老师：____车录锋____

课程设计名称：____4bit 加法器设计仿真与搭建____ 完成日期：____

第____小组

成员及分工：

姓名	专业	学号	分工	贡献比

1 目的和要求

1.1 课程设计目的

- 掌握三极管构成基本逻辑门（与门、或门、非门）的工作原理与搭建方法。
- 理解半加器、全加器的电路结构与运算逻辑，学会由简单模块逐级构建复杂电路。
- 完成 4 位全加器的级联设计、仿真验证与面包板实物搭建，实现 4bit 二进制加法运算。
- 熟悉电路仿真、硬件调试、故障排查的基本流程，提升工程实践与团队协作能力。

1.2 课程设计要求

- 以小组为单位，完成从逻辑门→半加器→全加器→4bit 加法器的逐级设计与仿真。
- 在面包板上用三极管、电阻、LED 等元器件搭建实物电路，以 LED 亮灭表示输出高低电平。
- 完成多组测试用例验证功能，记录实验现象并分析结果。
- 按规范撰写报告，明确分工、原理、步骤、结果与结论。


2 原理

2.1 简单逻辑门

1.简单逻辑门的搭建


与门

执行“与”运算的基本逻辑门电路。有多个输入端，一个输出端。当所有的输入同时为高电平（逻辑 1）时，输出才为高电平，否则输出为低电平（逻辑 0）。



输入A	输入B	输出Y
0	0	0
0	1	0
1	0	0
1	1	1


其对应的电路实现为：



CSDN @Crer_lu

或门


几个条件中，只要有一个条件得到满足，某事件就会发生，这种关系叫做“或”逻辑关系。具有“或”逻辑关系的电路叫做或门。或门有多个输入端，一个输出端，只要输入中有一个为高电平时（逻辑“1”），输出就为高电平（逻辑“1”）；只有当所有的输入全为低电平（逻辑“0”）时，输出才为低电平（逻辑“0”）。



输入A	输入B	输出F
0	0	0
0	1	1
1	0	1
1	1	1

CSDN @Crer_lu


其对应的电路实现为：



CSDN @Crer_lu


非门

非门有一个输入和一个输出端。当其输入端为高电平（逻辑1）时输出端为低电平（逻辑0），当其输入端为低电平时输出端为高电平。也就是说，输入端和输出端的电平状态总是反相的。非门的逻辑功能相当于逻辑代数中的非，电路功能相当于反相，这种运算亦称非运算。



输入A	输出Y
0	1
1	0


其对应的电路实现为：



CSDN @Crer_Ju


2.2 半加器

半加器电路是指对两个输入数据位相加，输出一个结果位和进位，没有进位输入的加法器电路。是实现两个一位二进制数的加法运算电路。



输入 A	0	0	1	1
输入 B	0	1	0	1
输出 S	0	1	1	0
进位 C	0	0	0	1

对应逻辑电路为：




- 输入：A、B（1bit）
- 输出：和 S、进位 Cout
- 逻辑表达式：- $S = A \oplus B$ （异或）
- $C_{out} = A \cdot B$ （与）

2.3 全加器

全加器逻辑电路图

全加器英语名称为 full-adder，是用门电路实现两个二进制数相加并求出和的组合线路，称为一位全加器。一位全加器可以处理低位进位，并输出本位加法进位。多个一位全加器进行级联可以得到多位全加器。常用二进制四位全加器 74LS283。



一位全加器：全加器是能够计算低位进位的二进制加法电路

一位全加器(FA)的逻辑表达式为：

$$S = A \oplus B \oplus C_{in}$$

$$C_o = AB + BC_{in} + AC_{in}$$

其中 A、B 为要相加的数， C_{in} 为进位输入；S 为和， C_o 是进位输出；

- 输入：A、B、 C_{in} （低位进位）
- 输出：和 S、进位 Cout
- 逻辑表达式：- $S = A \oplus B \oplus C_{in}$
- $C_{out} = A \cdot B + A \cdot C_{in} + B \cdot C_{in}$

3 内容


3.1 元器件准备：三极管、 $1k\Omega$ / $10k\Omega$ 电阻、LED、面包板、电源、跳线、万用表等。

3.2 逻辑门搭建与仿真：用三极管搭建非门、与门、或门（如原理部分电路图），验证逻辑功能。

3.3 半加器设计与仿真：用逻辑门构成半加器。

半加器本质上是异或门和与门的结合，这中间经历了好几代的迭代，最终选择用改进后的与非门来搭建异或门。


改进后的与非门和或非门：



接下来我们搭建半加器。


考虑到进位的与门有损失的问题，我们搭建时，进位采用了无损与门。

无损与门和无损或门：



然后我们得到了半加器的电路图并再次将它简化。

半加器及简化版：



本位：或非门结果和与门结果进行或非


进位：与门结果


最终我们仅用了三个二极管就完成了半加器的搭建。

3.4 全加器设计与仿真：加入进位输入，完成全加器搭建。

在以上的基础上，我们进行相应的改进，得到最终的全加器。


全加器及简化版






本位：两次半加器的本位计算结果（A 和 B 的本位计算结果再与 C 进位进行本位计算）
 进位：无损与门（考虑后面的级联问题——损失可能导致结果错误）

3.5 4bit 加法器搭建：半加器+三个全加器，搭建 4 位加法器电路。



3.6 实物搭建：在面包板上按模块化布局焊接/插接电路，检查接线与接触。



3.7 硬件调试：用万用表排查断路、虚接、短路问题，逐级验证功能。


3.8 功能测试：输入多组 4bit 数据，观察 LED 亮灭，记录结果。

4 结果和分析

4.1 4bit 加法器电路图的仿真结果：


1.无输入

如图所示，当开关全断开时，万用表均为低电压，此时电路表示的是“0+0=0”。




2. 输入为 0011+0001=0100

如图所示，当开关设置为输入 0011 和 0001 时，万用表 XMM3 输出为高电平 5V，其余万用表为低电压，电路正确实现了 $0011+0001=0100$ 的二进制加法运算。




3. 输入为 $1000+0100=1100$

如图所示, 当开关设置为输入 1000 和 0100 时, 万用表 XMM3、XMM4 输出均为高电平 5V, 其余万用表为低电压, 电路正确实现了 $1000+0100=1100$ 的二进制加法运算。




4.2 实物测试结果：

1.加法器实物图：




2.LED 灯测试




3.加法器测试


(1) $0011+0001=0100$



(2) $1000+0100=1100$



(3) $1110+0110=10100$



经测试加法器 LED 灯显示正确，与理论值相符。

5 结论

5.1 实验结论

本次课程设计成功完成 4bit 加法器的设计、仿真与硬件实现，电路可正确完成 4 位二进制加法运算，输出结果准确、稳定，达到课程设计全部要求。

5.2 学习体会

1. 掌握了晶体管构成逻辑门与加法器的核心原理，理解数字电路模块化设计思想。
2. 提升了电路仿真、面包板搭建、故障排查与仪器使用能力。
3. 体会到团队分工协作的重要性，合理分工可显著提升效率与质量。