



Laboratório 2

- ULA e FPULA -

Objetivos:

- Introduzir ao aluno a Linguagem de Descrição de Hardware Verilog;
- Familiarizar o aluno com a plataforma de desenvolvimento FPGA DE2 da Altera e o software QUARTUS-II;
- Desenvolver a capacidade de análise e síntese de sistemas digitais usando HDL;

1) (0.0) Implementação de um driver para display de 7 segmentos

- (0.0) Crie um novo projeto no diretório 'Display' conforme descrito no arquivo QuartusIlv3.txt e Set.txt.
- (0.0) Para as versões síncrona e assíncrona do decoder7, realize a simulação funcional e temporal em forma de onda, e indique os requerimentos físicos, i) número de elementos lógicos, ii) maior tempo de atraso e iii) máxima frequência de operação.
- (0.0) Inclua o arquivo de interface (TopDE.v) com as interconexões com a placa DE2-70, sintetize e teste para todos os valores de entrada. Para a apresentação da verificação do projeto, crie um canal para o seu grupo no YouTube e poste os vídeos dos testes com os links no relatório. (Passos: Apresente o grupo e seus membros, o projeto a ser realizado e os testes solicitados);

2) (5.0) Unidade Lógica Aritmética de Inteiros:

- (0.0) Para a ULA MIPS32 fornecida, desenhe o diagrama em blocos, descreva suas funções, levante a tabela verdade de seus códigos de operação.
- (2.0) Verifique cada operação implementada por simulação temporal de forma de onda. Dica: Escolha valores de entrada que sejam representativos (comuns) e que possam gerar resultados singulares (overflow, zero).
- (2.0) Levante os requisitos físicos necessários, isto é, i) o número de elementos lógicos, ii) os tempos de atraso envolvidos e iii) a máxima frequência de clock utilizável, para a ULA total, e para cada operação separadamente.
- (1.0) Sintetize esta ULA na placa DE2-70 (TopDE.v) e comprove seu funcionamento. Filme o experimento e coloque no YouTube.

3) (5.0) Unidade Aritmética de Ponto Flutuante:

- (0.0) Para a FPULA MIPS fornecida, desenhe o diagrama em blocos, descreva suas funções (MegaWizard Plug-In Manager Edit) e obtenha a tabela verdade de seus códigos de operação.
- (2.0) Verifique cada operação por simulação temporal de forma de onda. Dica: Escolha valores de entrada que sejam representativos (comuns) e que possam gerar resultados singulares (overflow, underflow, NaN, zero).
- (2.0) Levante os requisitos físicos necessários, isto é, i) o número de elementos lógicos, ii) o número de ciclos para a conclusão da operação (tempos) e iii) a máxima frequência de clock utilizável, para a FPULA total, e para cada operação separadamente.
- (1.0) Sintetize esta FPULA na placa DE2-70 (TopDE.v) e comprove seu funcionamento. Filme o experimento e coloque no YouTube.