Taller introductorio VHDL

IIC2343

Información de contacto:

Sección 1:

- Felipe Valenzuela <u>frvalenzuela@uc.cl</u> (coordinador de proyecto)
- Matías López milopez8@uc.cl

Sección 2:

- Cristóbal Herreros ceherreros@uc.cl
- Raúl Del Río Jara ridelrio@uc.cl

Formalidades

- ^o Todas las entregas serán grupales (3 personas), al menos **una persona debe tener Vivado instalado y corriendo sin problemas.**
- No se permiten grupos intersección.
- ° En caso de grupo intersección, deberán ser responsable de los horarios de su organización para tomar horarios de apoyo
- Serán 5 entregas, donde se podrá eliminar una de las entregas grupales, a excepción de la última. La primera entrega no se puede eliminar.

Nota_proyecto: 0.15 * E1 + 0.2 * E2 + 0.2 * E3 + 0.2 * E4 + 0.25 * E5 - 0.2 min(E2,E3,E4)

CONTESTAR ENCUESTA

° Falta alrededor de un **19**% de personas que responda la encuesta inicio semestre

° El no responder puede ser perjudicial

https://forms.gle/6bv6DGU6MQcLQhKr6




Contenidos

- ° Requisitos de formación de grupos
- ° Mostrar la placa del curso.
 - Componentes de una placa
 - Su conexión con el software Vivado
- ° Vivado y VHDL
- ° Trabajo en equipo remoto
- ° Simular funcionamiento de la placa
- ^o Atender dudas iniciales


Requisitos de formación de grupos

- ° Se permite elegir los grupos, siempre y cuando al menos un integrante tenga Vivado en su computador funcionando correctamente.
- ° Se recomienda que los grupos existan dos personas con Windows o Ubuntu
- ° No se permite grupos conformados exclusivamente de computadores Apple
- ° En caso de no tener grupo el equipo de ayudante formará grupo según lo rellenado en el formulario inicial.



La placa: Basys3


- ° Tratar con cuidado (no es un juguete)
- ° El daño o extravío del material será responsabilidad del estudiante




On-Off y fuente de energía




Display de 7 Segmentos




Botones



LEDS



Switches



¿Dudas?

¿Y cómo interactuamos con la placa?

- ° La respuesta es con un software llamado **Vivado.**
- ° El como instalarlo en sus computadores estará no será visto en este taller, pero habrá material adicional en la plataforma del curso para este propósito.
- ° Ahora procederemos a aprender cómo interactuar con este software y que lenguaje ocuparemos dentro del mismo.

Vivado


° Vivado es un programa de síntesis y análisis de lenguaje de **descripción** de hardware (como lo es VHDL que veremos más adelante).

° Será la herramienta que ocuparemos siempre para poder trabajar con la Basys3.

Iniciando el entorno de trabajo:

° Una vez iniciado el Vivado seleccionaremos la opción de Create Project





Iniciando el entorno de trabajo:

- ° Luego aparecerá una ventana como la siguiente, en ella daremos a Next:
- ° Después damos nombre a nuestro proyecto y asignamos una ruta

Project Name

Enter a name for your project and specify a directory where the project data files will be stored.




Project name: Tutorial	
Project location: /home/felipe	0
✓ Create project subdirectory	
Project will be created at: /home/felipe/Tutorial	

Iniciando el entorno de trabajo:

° Ahora seleccionaremos el tipo de proyecto. Para las experiencias nosotros ocuparemos el tipo de proyecto llamado RTL Project

° Luego daremos a siguiente.



Seleccionar el modelo de placa


Categoría: General Purpose

Familia: Artix-7

Package: cpg236

Velocidad: - 1

Opción: xc7a35tcpg236-1



¿Dudas?

VHDL

- ° Es un **lenguaje de <u>descripción</u> de hardware.** Usado para **describir** circuitos lógicos.
- ° Esto quiere decir que a través de este lenguaje podemos explicar y representar un circuito eléctrico.


° <u>i NO SE PROGRAMA!</u>

 Puede encontrarse similitudes a lenguajes de marcados como son HTML o LaTex.

¿Qué es un circuito lógico?

° Son una serie de compuertas lógicas conectadas entre sí.

° Las compuerta lógica corresponden a componentes que implementan una de las condiciones lógica.





A	В	A and B
0	0	0
0	1	0
1	0	0
1	1	1




Tabla de valores:

A	В	A or B
0	0	0
0	1	1
1	0	1
1	1	1

¿Dudas?

VHDL

VHDL es un programa de modelación del comportamiento de circuitos eléctricos. Tiene los siguientes elementos básicos:

- 1.- Librerías
- 2.- Entidades
- 3.- Componentes / Instancias
- 4.- Señales
- 5.- Operadores

Librerías

Para trabajar, todos los archivos importan la siguiente librería y usan todos los elementos que provee:

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
```

Entidad

La descripción de un circuito se conoce como entity.

- ° Describen el tipo de puertos que tiene un circuito.
- ° Describe el comportamiento interno.
- ° Tiene instancias de otros componentes dentro.
- ° NO ES UNA CLASE. (estamos describiendo, no programando)


Entidad

Ahora crearemos la siguiente entidad:

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
entity entity_and is
        entrada1 : in STD LOGIC;
        entrada2 : in STD LOGIC;
        salida : out STD LOGIC
end entity and;
architecture Behavioral of entity and is
|salida <= entrada1 and entrada2;
end Behavioral;
  end Behavioral;
```

Componentes

° Es la forma de describir un entidad dentro de otra.



Componentes


° Es la forma de describir un entidad dentro de otra.

```
entity taller1 is
       entrada1 : in STD LOGIC;
       entrada2 : in STD LOGIC;
       entrada3 : in STD LOGIC;
       entrada4 : in STD LOGIC;
       salida : out STD LOGIC
    );
end taller1;
architecture Behavioral of taller1 is
component entity and is
       entradal : in STD LOGIC;
       entrada2 : in STD LOGIC;
       salida : out STD LOGIC
     );
end component;
```

Instancias

° Es la forma de describir un el uso y comportamiento de un componente

° NO SON CLASES




Instancias

° Es la forma de describir un el **uso y comportamiento** de un componente.

```
31 begin
32
    salida <= signal salida1 or signal salida2;</pre>
34
36
    inst and1: entity and port map(
37
38
            entrada1 => entradaA,
39
            entrada2 => entradaB,
            salida => signal salida1
41
42
        );
    inst and2: entity and port map(
45
            entrada1 => entradaC,
            entrada2 => entradaD,
            salida => signal salida2
47
        );
50
    end Behavioral;
```

Señales

° Las señales o *signals* se usan para representar cables:



Señales

° Las señales o *signals* se usan para representar cables:

```
component entity and is
    Port (
        entrada1 : in STD LOGIC;
        entrada2 : in STD LOGIC;
        salida : out STD LOGIC
     );
end component;
signal signal salidal : STD LOGIC;
signal signal salida2 : STD LOGIC;
salida <= signal salida1 or signal salida2;</pre>
```

Operadores

VHDL cuenta con los operadores lógicos and, or, xor, not y de concatenación &

```
signal s1 : std logic; -- Declaración de senales
signal c1 : std logic;
signal c2 : std logic;
signal s2 : std logic vector (3 downto 0);
signal s3 : std logic vector (3 downto 0);
signal s4 : std logic vector (3 downto 0);
signal c3 : std logic vector (3 downto 0);
begin
c \le c1 and c2;
s \le s1 or not s2(0);
s4 <= s2 xor s3;
c3 <= '1' & c2 & "01";
```

En Resumen:

- Entidad: La descripción de un circuito describen el tipo de puertos que tiene un circuito y su comportamiento interno
- Componente: Es la forma de describir un entidad dentro de otra.
- Instancia: Es la forma de describir un el uso y comportamiento de un componente.
- **Señales:** Representan los cables del circuito

¿Dudas?


Trabajo en equipo de forma remota

° Para trabajar en equipo de forma remota se contempla que no todos tienen acceso a Vivado, pero al menos a un integrante del grupo si tiene acceso.

° Para esto cada integrante deberá trabajar desarrollando entidades, que serán usadas como componentes.

° Para escribir código VHDL pueden ocupar editores de texto como Sublime o

Visual Studio Code




Break 10 min

Se acabó VHDL

- ° Ahora estamos casi listos para interactuar con la placa.
- ° Solo falta describir los componentes del hardware, y para eso necesitamos comandos especiales que maneja Vivado.
- ° ¿Cómo accedemos a esos comandos?

- ° El archivo XDC por sus siglas en inglés *Xilinx Desing Constrains* es un archivo que contiene un conjunto de comandos que Vivado ocupa para definir las restricciones e interacciones con la placa.
- ° Este archivo será entregado por nosotros y siempre será el mismo, lo importante es que es un archivo con líneas comentadas, es decir, que por defecto no hará ninguna acción.
- ° Es su **deber** descomentar las líneas **específicas y necesarias** para el correcto funcionamiento de su circuito en la placa






/home/felipe/Basys3.xdc





```
X □ □ × // Ⅲ Ω
 1 ## This file is a general .xdc for the Basys3 rev B board
 2! ## To use it in a project:
 3: ## - uncomment the lines corresponding to used pins
    ## - rename the used ports (in each line, after get ports) ac
 6 i ## Clock signal
    #set property PACKAGE PIN W5 [get ports clk]
       set property IOSTANDARD LVCMOS33 [get ports clk]
      create clock -name sys clk pin -period 10.00 -waveform {6
11 ' ## Switches
12 set property PACKAGE PIN V17 [get ports {sw[0]}]
        set property IOSTANDARD LVCMOS33 [get ports {sw[0]}]
    set property PACKAGE PIN V16 [get ports {sw[1]}]
        set property IOSTANDARD LVCMOS33 [get ports {sw[1]}]
15
16 set property PACKAGE PIN W16 [get ports {sw[2]}]
        set property IOSTANDARD LVCMOS33 [get ports {sw[2]}]
18 set property PACKAGE PIN W17 [get ports {sw[3]}]
        set property IOSTANDARD LVCMOS33 [get ports {sw[3]}]
   #set property PACKAGE PIN W15 [get ports {sw[4]}]
21 # set property IOSTANDARD LVCMOS33 [get ports {sw[4]}]
22 | #set property PACKAGE PIN V15 [get ports {sw[5]}]
    # set property IOSTANDARD LVCMOS33 [get ports {sw[5]}]
24 | #set property PACKAGE PIN W14 [get ports {sw[6]}]
25 # set property IOSTANDARD LVCMOS33 [get ports {sw[6]}]
26 | #set_property PACKAGE PIN W13 [get_ports {sw[7]}]
27 # set property IOSTANDARD LVCMOS33 [get ports {sw[7]}]
28 | ##set property PACKAGE PIN V2 [get ports {sw[8]}]
29 | # set property IOSTANDARD LVCMOS33 [get ports {sw[8]}]
30 + #set property PACKAGE PIN T3 [get ports {sw[9]}]
```









```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;

depending entity Basys3 is

port (sw : in STD_LOGIC_VECTOR (4 downto 0);
led : out STD_LOGIC_VECTOR (7 downto 0)

led : out STD_LOGIC_VECTOR (7 downto 0)

price end Basys3;

architecture Behavioral of Basys3 is

recommended.
```

¿Dudas?

Generar el Bitstream

La placa funciona usando un archivo .bit (Bitstream), para generarlo hay tres etapas:


- 1. Run Synthesis
- 2. Run Implementation
- Generate Bitstream

En Hardware Manager seleccionar la opción Program Device para programar la placa.

- SYNTHESIS
 - ▶ Run Synthesis
 - > Open Synthesized Design
- ▼ IMPLEMENTATION
 - ▶ Run Implementation
 - > Open Implemented Design
- PROGRAM AND DEBUG
 - Jii Generate Bitstream
 - ∨ Open Hardware Manager
 - Open Target
 - Program Device

Conectar la placa


° Para poder conectar la placa vamos al costado inferior izquierdo, y apretamos en auto conect:



¿Dudas?


Simulación

- ° Vivado permite simular el comportamiento de un circuito, lo que es una herramienta bastante útil cuando se trata de la construcción de hardware.
- Para simular solo es necesario correr la síntesis.
- Es necesario que el archivo a simular sea puesto como Set as a Top



Simulación

- ° Crear un archivo de simulación es similar a lo que vimos anteriormente solo que seleccionamos la opción de simulation sources
- Ocuparemos un sitio que nos creará el archivo de simulación: https://www.doulos.com/knowhow/perl/t estbench creation/



Simulación

^o Ahora escribimos los valores que tomarán los distintos inputs. Por ejemplo los switches.

```
begin
  -- Put initialisation code here
  sw <= "000";
 wait for 100 ns;
  sw <= "001";
 wait for 100 ns;
  sw <= "010";
 wait for 100 ns;
  sw <= "011";
 wait for 100 ns;
  -- Put test bench stimulus code here
 wait:
end process;
```


¿Dudas?

Ejercicio 1 del taller

- ° Con todo lo aprendido en este taller conectaremos a la entidad de ejemplo en la que estuvimos trabajando cuando explicamos los conceptos de componente instancia a la placa.
- ° Crea una nueva entidad llamada Basys3 que tenga como input los 4 primeros switches (los de más a la derecha), los cuales serán conectada a una sola instancia del componente taller1, el output tiene que ser el primer led (de derecha a izquierda).
- ° No olvides descomentar las líneas adecuadas del XDC.
- ° Sintetiza y pruébalo en la simulación!

Ejercicio 2 del taller

° Crear una entidad que haga lo siguiente y verifique su resultado en pizarra:



Ejercicio 3 del taller (Propuesto)

° En clases vieron un full adder, construya un full adder de 4 bits y simulelo

