

Jovan Finessa - 2506599144 - PSD C

1. a. Synchronous vs Async Counter

- Asynchronous counter: Clock hanya dihubungkan pada flip-flop LSB. Ketika terjadi satu cycle (0; 1 kembali ke 0) barulah terjadi trigger pada clock di flip-flop bit selanjutnya.

lebih lambat, karena bit-bit besar perlu menunggu cycle pada semua clock flip-flop sebelumnya dan terdapat delay di setiap penyimpanan ke flip-flop.

- Synchronous counter: Clock yang sama dihubungkan ke semua flip-flop, maka perubahan terjadi bersamaan dan tidak perlu menunggu bit-bit sebelumnya.


b. Micro-operation: Operasi² yang dilakukan pada data dalam sebuah/banyak register, baik mutating (mengubah data) atau tidak.

Contoh: $X \cdot Y : R2 \leftarrow R1 \vee R3$

Ars: Jika X dan Y keduanya 1, lakukan bitwise or pada register R1 dan R3, lalu simpan hasilnya pada R2.

c. Tidak, Single bus system, pada dasarnya, hanya mendukung satu operasi per clock cycle.

Hanya 1 data yang dapat diproses dan 1 register tujuan yang bisa dipilih per clock cycle.



Jovan Finesa - 2006599144 - C

(Input)

Clock	Register A	Reg. B	A	B	Cin	Sum	Carry	Serial In
1	00000	00000	0	0	0	0	0	0
2	00000	00000	0	0	0	0	0	1
3	00000	10000	0	0	0	0	0	1
4	00000	11000	0	0	0	0	0	1
5	00000	11100	0	0	0	0	0	0
6	00000	01110	0	0	0	0	0	1
7	00000	10111	0	1	0	1	0	0
8	00000	01011	0	1	0	1	0	1
9	11000	10101	0	1	0	1	0	1
10	11100	11010	0	0	0	0	0	1
11	01110	11101	0	1	0	1	0	0
12	10111	01110	1	0	0	1	0	0
13	11011	00111	1	1	0	0	1	0
14	01101	00011	1	1	1	1	1	0
15	10110	00001	0	1	1	0	1	0
16	01011	00000	1	0	1	0	1	0

Hasil : 01011, Carry 1.

3. 2 Dimensional Latch Table with Reg-A

Input : Reg. B)

a. $C_x \cdot C_y : A \leftarrow A \oplus \bar{B}$

b. $C_x \cdot C_y : A \leftarrow \bar{A} \wedge \bar{B}$ Not (00)

c. $C_x \cdot C_y : A \leftarrow A \vee B$

d. Hold Latch ($C_x \cdot C_y$): $A \leftarrow A$

Jordan F. - 2506599144 - C

1-dim State Table


	Input		Curr. State		Next State
	Cx	Cy	A(t)	B(t)	A(t+1)
$A \leftarrow A$	0	0	0	0	0
	0	0	0	1	0
	0	0	1	0	1
	0	0	1	1	1
$A \leftarrow A \oplus B$	0	1	0	0	1
	0	1	0	1	0
	0	1	1	0	0
	0	1	1	1	1
$A \leftarrow \bar{A} \oplus B$	1	0	0	0	1
	1	0	0	1	0
	1	0	1	0	0
	1	0	1	1	0
$A \leftarrow A \vee B$	1	1	0	0	0
	1	1	0	1	1
	1	1	1	0	1
	1	1	1	1	1

4 Spesifikasi

- 2-bit 2-step count-up / 1-step count-down
- $\bar{S} \Rightarrow$ count up, $S \Rightarrow$ count down.
- Menggunakan D-Flip-Flop
- Design menggunakan procedure dan K-Map Optimization.
- Input hanya S dan Clock, Output $\overline{MSB}$ dan $\overline{LSB}$.

Javan F. - 2506599144 - C

a. State Diagram
(State Assignment dengan binary counting order)



b. State Table (2 In) A as MSB, B as LSB

Curr. State		Next State			
A(t)	B(t)	S=0		S=1	
		A(t+1)/D _A	B(t+1)/D _B	A(t+1)/D _A	B(t+1)/D _B
0	0	1	0	1	1
0	1	1	1	0	0
1	0	0	0	0	1
1	1	0	1	1	0

Excitation Table
D, P₀, P₁

Q(t)	Q(t+1)	D
0	0	0
0	1	1
1	0	0
1	1	1

Q(t+1) sama
saja dengan D.

Jordan F - 2506599144 - C

C. Optimization (Karnaugh Maps)

D_A

A \ B	S	
	0	1
0	1	1
1	0	1

(SOP)

$$D_A = \bar{A}\bar{S} + \bar{B}\bar{A} + ABS$$

D_B

A \ B	S	
	0	1
0	0	1
1	1	0

(SOP)

$$D_B = B\bar{S} + \bar{B}S = B \oplus S$$

d. (demonstrasikan)