

# به نام خدا

لینک پروژه: <https://git.io/fjaRD>

موضوع: گزارش پروژه Verilog MIPS pipeline CPU

## روال کار پایپ لاین:

تفاوت پروژه pipeline با single cycle :

در single cycle در هر کلاک یک دستور وارد میشود و اجرا میشود و پس از پایان آن در کلاک بعدی دستور بعد وارد میشود با دوره ی پالس طولانی در 5 pipe line مرحله در هر دستور موجود است . شامل :

Inst fetch—inst decode—execution—mem access—write back

که هر مرحله در یک کلاک اما برخلاف single cycle در دوره پالس کوتاه انجام میشود که هدف از این طراحی بهبود عملکرد نهایی پردازنده است.

بررسی کد:

4 رجیستر If2id—id2exe—exe2mem—mem2wb داریم هرکدام از این رجیسترها به همراه pc یک کلاک دارند و به لبه بالا رونده حساسند.

Reg file هم یک کلاک حساس به لبه پایین رونده دارد که عمل نوشتن در آن انجام میشود.

آدرس دستور از pc به instmem می رود.

pc با 4 جمع می شود و با خروجی instmem به if2id میروند در لبه بالا رونده کلاک خروجی ها به ماژول رجیستر میروند.

در ماژول رجیستر یک آرایه 32 بیتی داریم که با لبه بالا رونده ورودی های ماژول مقدار read reg1,read reg2 در خروجی های read data1, read data2 قرار داده میشود.

در لبه پایین رونده کلاک اگر دستور regwrite که از کنترلر می آید برابر 1 بود مقدار write data را در write reg قرار میدهد.

Sign extended را در 4 ضرب میکنیم(دوتا به چپ شیفت میدهیم) بعد از آن با pc قبلی جمع میشود.

در مرحله بعد در مرحله مقدار دهی اولیه خروجی ها را 0 میدهیم سپس با لبه بالا رونده کلاک خروجی کلاک پایپ قبلی را به ماژول بعدی انتقال میدهیم.

این مرحله یک mux دارد که تعیین کننده ی ورودی alu است که از بین sign—extended و read data2 این ورودی را تعیین میکنیم.

برای تعیین انجام عمل and , or, add, sub که alu باید انجام دهد، alu controller با توجه به ورودی func که [0:6]inst میباشد و آرایه کنترلی aluop تصمیم میگیرد و نتیجه را به alu ارسال میکند.

در مرحله بعد در مرحله مقدار دهی اولیه خروجی ها را 0 میدهیم سپس با لبه بالا رونده کلاک خروجی کلاک پایپ قبلی را به مازول بعدی انتقال میدهیم

در مازول data mem دو خط کنترلی برای تصمیم بر خواندن و نوشتن وجود دارد (mem read , mem write)

در مرحله نیزمانند مراحل پیشین عمل میکنیم

در این مرحله یک mux وجود دارد برای تعیین ltype یا Rtype بودن با خط کنترلی mem to reg بین خروجی data mem و alu تصمیم میگیرد


سپس خروجی را در write data واقع در مازول رجیستر قرار میدهد .

### بررسی مسیر داده ها ، دستور ها و کد های واقع در alucontroller و controller:

در صفحه های آتی ابتدا یک بررسی مختصری از single cycle داریم چون اول این پروژه را انجام دادیم و سپس با توجه به تفاوت هایی که ذکر شد آن را تغییر دادیم و به pipeline رسیدیم.


آدرس پروژه singlecycle: <https://git.io/fjKne>

تنها نکته ای که در تصویر موجود نیست کنترل هازارد beq است که در کد هست اما در تصویر اعمال نشده و این کنترل بدین صورت هست که مقادیر خروجی مازول registers memory را در بخش decode مقایسه میکنیم و به گیت and در بخش mem میفرستد.



مسیر داده single cycle

Consider the instruction `add $t1, $t1, $t2`




مسیر داده در دستوره‌های محاسباتی



# Store instruction datapath

sw \$t0, offset(\$t1):  $\text{Mem}[\$t1 + \text{se}(\text{offset})] = \$t0$



I-format

31-26	25-21	20-16	15-0
opcode	rs	rt	offset


5

مسیر داده SW

# The **beq** moves through the datapath

Recall **beq** \$at, \$0, offset compute branch addr:  $PC + 4 + (\text{offset} \times 4)$

000100 | 00001 | 00000 | 0000 0000 0000 0011



مسیر داده beq

Inst	Reg-Dst	ALU-Src	Mem-toReg	Reg-Write	Mem-Read	Mem-Write	Branch	ALUOp
R-	1	0	0	1	0	0	0	10
lw	0	1	1	1	1	0	0	00
sw	X	1	X	0	0	1	0	00
beq	X	0	X	0	0	0	1	01
sll								

Inst	Reg-Dst	ALU-Src	Mem-toReg	Reg-Write	Mem-Read	Mem-Write	Branch	ALUOp
R-	1	00	0	1	0	0	0	10
lw	0	01	1	1	1	0	0	00
sw	X	01	X	0	0	1	0	00
beq	X	00	X	0	0	0	1	01
sll	1	10	0	1	0	0	0	10

Switch case (function)

6'b100000 add

6'b100100 and

6'b100101 or

6'b100010 sub

