به نام خدا

موضوع: گزارش پروژه Verilog MIPS pipeline CPU لینک پروژه: https://git.io/fjaRD

تیم: محمد دریانی (963112041) (گزارش من) ادریس محمدی(963212081)

https://zerotohero.ir/article/academic/%D9%85%D8%B9%D9%85%D8%A7%D8%B1%DB%8C-%DA%A9%D8%A7%D9%85%D9%BE%DB%8C%D9%88%D8%AA%D8%B1-\_-%D9%BE%D8%A7%DB%8C%D9%BE%D9%84%D8%A7%DB%8C%D9%86/

تعویض m 3 تایی به دو تایی در رجیستر ها و اتصال برنچ به مقایسه کننده ای بعد رجیستر



