



1.分析下图所示逻辑电路，求出 F 的逻辑函数表达式，并进行必要化简以能使用更少的与非门实现，画出化简后的电路并结合所给的技术参数计算你所设计电路的最大时延(假定逻辑门的时延与其输入端个数无关)。



2.用 2 个 4 路选择器设计有 2 个输出端的组合逻辑电路， $F_2 = \sum m(3,5,6,7)$, $F_1 = \sum m(1,2,4,7)$, 电路基本结构如下图所示，在该图基础上应用适当的逻辑门完成本设计任务。



3.设计一个判断 1 位余 3 码范围的电路，当输入余 3 码的值为 3、4、5 时，F1 输出为 1；当输入的余 3 码的值为 6、7、8、9 时，F2 输出为 1；判断 F1 和 F2 是否存在竞争？是否存在险像？给出完整的解题过程。