

第四章 组合逻辑电路设计(三)

刘康 计算机学院

4.6 基本组合逻辑功能部件设计

5. 编码器

1) 编码的基本概念

用 文字、数字、符号等标识特定对象，将数据从一种形式变成另一种形式。


传感器就是一种常见的编码器，如位置传感器、压力传感器等。

2) 编码器

能够完成编码功能的电路叫编码器


3) 编码器分类

普通编码器和优先编码器



4.6 基本组合逻辑功能部件设计

4) 普通编码器



8线-3线编码器:

I_7-I_0 : 8个输入端, 高电平有效

$Y_2Y_1Y_0$: 是3位二进制代码输出

不允许同时输入多个编码信号

4.6 基本组合逻辑功能部件设计


4) 普通编码器

输 入								输 出		
I_0	I_1	I_2	I_3	I_4	I_5	I_6	I_7	Y_2	Y_1	Y_0
1	0	0	0	0	0	0	0	0	0	0
0	1	0	0	0	0	0	0	0	0	1
0	0	1	0	0	0	0	0	0	1	0
0	0	0	1	0	0	0	0	0	1	1
0	0	0	0	1	0	0	0	1	0	0
0	0	0	0	0	1	0	0	1	0	1
0	0	0	0	0	0	1	0	1	1	0
0	0	0	0	0	0	0	1	1	1	1




$$Y_2 = I_4 + I_5 + I_6 + I_7$$

$$Y_1 = I_2 + I_3 + I_6 + I_7$$




$$Y_0 = I_1 + I_3 + I_5 + I_7$$



4.6 基本组合逻辑功能部件设计



4.6 基本组合逻辑功能部件设计



发现存在的问题! 如何解决?

5) 优先编码器

优先编码器允许同时几个输入端有输入信号，编码器按输入信号排定的优先顺序，只对同时输入的多个信号中优先权最高的输入进行编码。

I ₇	I ₆	I ₅	I ₄	I ₃	I ₂	I ₁	I ₀	Y ₂	Y ₁	Y ₀
1	X							1	1	1
0	1	X						1	1	0
0	0	1	X					1	0	1
0	0	0	1	X				1	0	0
0	0	0	0	1	X			0	1	1
0	0	0	0	0	1	X		0	1	0
0	0	0	0	0	0	1	X	0	0	1
0	0	0	0	0	0	0	1	0	0	0

$$Y_2 = I_7 + \overline{I_7} \cdot I_6 + \overline{I_7} \cdot \overline{I_6} \cdot I_5 + \overline{I_7} \cdot \overline{I_6} \cdot \overline{I_5} \cdot I_4 = I_7 + I_6 + I_5 + I_4$$

$$Y_1 = I_7 + \overline{I_7} \cdot I_6 + \overline{I_7} \cdot \overline{I_6} \cdot I_5 \cdot \overline{I_4} \cdot I_3 + \overline{I_7} \cdot \overline{I_6} \cdot \overline{I_5} \cdot \overline{I_4} \cdot \overline{I_3} \cdot I_2 = I_7 + I_6 + \overline{I_5} \cdot \overline{I_4} \cdot (I_3 + I_2)$$

$$Y_0 = I_7 + \overline{I_7} \cdot \overline{I_6} \cdot I_5 + \overline{I_7} \cdot \overline{I_6} \cdot \overline{I_5} \cdot \overline{I_4} \cdot I_3 + \overline{I_7} \cdot \overline{I_6} \cdot \overline{I_5} \cdot \overline{I_4} \cdot \overline{I_3} \cdot \overline{I_2} \cdot I_1 = I_7 + \overline{I_6} \cdot I_5 + \overline{I_6} \cdot \overline{I_4} \cdot I_3 + \overline{I_6} \cdot \overline{I_4} \cdot \overline{I_2} \cdot I_1$$

4.6 基本组合逻辑功能部件设计

$$Y_2 = I_4 + I_5 + I_6 + I_7$$

$$Y_1 = I_2 + I_3 + I_6 + I_7$$

$$Y_0 = I_1 + I_3 + I_5 + I_7$$

普通编码器




优先编码器

$$Y_2 = I_7 + \overline{I_7} \cdot I_6 + \overline{I_7} \cdot \overline{I_6} \cdot I_5 + \overline{I_7} \cdot \overline{I_6} \cdot \overline{I_5} \cdot I_4 = I_7 + I_6 + I_5 + I_4$$



$$Y_1 = I_7 + \overline{I_7} \cdot I_6 + \overline{I_7} \cdot \overline{I_6} \cdot \overline{I_5} \cdot \overline{I_4} \cdot I_3 + \overline{I_7} \cdot \overline{I_6} \cdot \overline{I_5} \cdot \overline{I_4} \cdot \overline{I_3} \cdot I_2 = I_7 + I_6 + \overline{I_5} \cdot \overline{I_4} \cdot (I_3 + I_2)$$

$$Y_0 = I_7 + \overline{I_7} \cdot \overline{I_6} \cdot I_5 + \overline{I_7} \cdot \overline{I_6} \cdot \overline{I_5} \cdot \overline{I_4} \cdot I_3 + \overline{I_7} \cdot \overline{I_6} \cdot \overline{I_5} \cdot \overline{I_4} \cdot \overline{I_3} \cdot \overline{I_2} \cdot I_1 = I_7 + \overline{I_6} \cdot I_5 + \overline{I_6} \cdot \overline{I_4} \cdot I_3 + \overline{I_6} \cdot \overline{I_4} \cdot \overline{I_2} \cdot I_1$$

4.6 基本组合逻辑功能部件设计



4.6 基本组合逻辑功能部件设计



4.6 基本组合逻辑功能部件设计

6)带使能控制的优先编码器

输入使能端	输 入								输 出			扩展	使能输出
$\overline{S}$	$\overline{I_7}$	$\overline{I_6}$	$\overline{I_5}$	$\overline{I_4}$	$\overline{I_3}$	$\overline{I_2}$	$\overline{I_1}$	$\overline{I_0}$	$\overline{Y_2}$	$\overline{Y_1}$	$\overline{Y_0}$	$\overline{Y_{EX}}$	$\overline{Y_S}$
1	×	×	×	×	×	×	×	×	1	1	1	1	1
0	1	1	1	1	1	1	1	1	1	1	1	1	0
0	0	×	×	×	×	×	×	×	0	0	0	0	1
0	1	0	×	×	×	×	×	×	0	0	1	0	1
0	1	1	0	×	×	×	×	×	0	1	0	0	1
0	1	1	1	0	×	×	×	×	0	1	1	0	1
0	1	1	1	1	0	×	×	×	1	0	0	0	1
0	1	1	1	1	1	0	×	×	1	0	1	0	1
0	1	1	1	1	1	1	0	×	1	1	0	0	1
0	1	1	1	1	1	1	1	0	1	1	1	0	1

使能输出端 $\overline{Y_S}$:

当使能输入有效(工作状态), 且本片输入都无效时, 输出有效。

扩展输出端 $\overline{Y_{EX}}$:

当使能输入有效(工作状态), 且本片有输入时, 输出有效。

数字系统中大多数信号的有效电平为低电平

是不是工作状态, 输入有没有有效

$$\overline{Y_2} = (\overline{I_4} + \overline{I_5} + \overline{I_6} + \overline{I_7}) \cdot \overline{S} \quad \overline{Y_1} = (\overline{I_2} \overline{I_4} \overline{I_5} + \overline{I_3} \overline{I_4} \overline{I_5} + \overline{I_6} + \overline{I_7}) \cdot \overline{S}$$

$$\overline{Y_0} = (\overline{I_1} \overline{I_2} \overline{I_4} \overline{I_6} + \overline{I_3} \overline{I_4} \overline{I_6} + \overline{I_5} \overline{I_6} + \overline{I_7}) \cdot \overline{S} \quad \overline{Y_S} = \overline{I_0} \cdot \overline{I_1} \cdot \overline{I_2} \cdot \overline{I_3} \cdot \overline{I_4} \cdot \overline{I_5} \cdot \overline{I_6} \cdot \overline{I_7} \cdot \overline{S}$$

4.6 基本组合逻辑功能部件设计


6)带使能控制的优先编码器

输入使能端	输入								输出			扩展	使能输出
$\overline{S}$	$\overline{I_7}$	$\overline{I_6}$	$\overline{I_5}$	$\overline{I_4}$	$\overline{I_3}$	$\overline{I_2}$	$\overline{I_1}$	$\overline{I_0}$	$\overline{Y_2}$	$\overline{Y_1}$	$\overline{Y_0}$	$\overline{Y_{EX}}$	$\overline{Y_S}$
1	×	×	×	×	×	×	×	×	1	1	1	1	1
0	1	1	1	1	1	1	1	1	1	1	1	1	0
0	0	×	×	×	×	×	×	×	0	0	0	0	1
0	1	0	×	×	×	×	×	×	0	0	1	0	1
0	1	1	0	×	×	×	×	×	0	1	0	0	1
0	1	1	1	0	×	×	×	×	0	1	1	0	1
0	1	1	1	1	0	×	×	×	1	0	0	0	1
0	1	1	1	1	1	0	×	×	1	0	1	0	1
0	1	1	1	1	1	1	0	×	1	1	0	0	1
0	1	1	1	1	1	1	1	0	1	1	1	0	1

$$\begin{aligned}\overline{Y_{EX}} &= \overline{\overline{Y_S} \cdot S} = \overline{\overline{I_0 I_1 I_2 I_3 I_4 I_5 I_6 I_7} S S} \\ &= \overline{(I_0 + I_1 + I_2 + I_3 + I_4 + I_5 + I_6 + I_7) S}\end{aligned}$$

4.6 基本组合逻辑功能部件设计

7)带使能控制的优先编码器扩展(74LS148)



4.6 基本组合逻辑功能部件设计

7)带使能控制的优先编码器的迭代扩展

(1)用两片74LS148构成16-4线优先编码器

两片74LS148有16个输入端，可以构成16-4线优先编码器。

(2)用3片74LS148构成24-5线优先编码器

3片74LS148有24个输入端，可以构成24-5线优先编码器。在构成24-5线优先编码器时，最低位74LS148作为24-5线优先编码器码器的最低8位输入端，次低位片74LS148作为24-5线优先编码器码器的次低8位输入端，高位片74LS148作为24-5线优先编码器码器的高8位输入端。

(3)用4片74LS148构成32-5线优先编码器

4片74LS148有32个输入端，可以构成32-5线优先编码器。

6.译码器

1)基本概念

编码器的逆过程，将输入的每个二进制代码翻译成对应的输出高、低电平。


2)译码器分类

- 变量译码器
- 码制变换译码器
- 数字显示译码器

4.6 基本组合逻辑功能部件设计

3) 变量译码器

变量译码器表示输入状态的组合逻辑，如2:4译码器



对输入的2位二进制数进行译码，具有 $2^2 = 4$ 个输出

4.6 基本组合逻辑功能部件设计

4)2:4变量译码器设计

A_1	A_0	$\overline{Y}_3$	$\overline{Y}_2$	$\overline{Y}_1$	$\overline{Y}_0$
0	0	1	1	1	0
0	1	1	1	0	1
1	0	1	0	1	1
1	1	0	1	1	1

$$\overline{Y}_3 = \overline{A_1 A_0}$$


$$\overline{Y}_2 = \overline{A_1 \overline{A_0}}$$

$$\overline{Y}_1 = \overline{\overline{A_1} A_0}$$

$$\overline{Y}_0 = \overline{\overline{A_1} \overline{A_0}}$$

5)带选通功能的2:4变量译码器

$\overline{ST}$	A_1	A_0	$\overline{Y_3}$	$\overline{Y_2}$	$\overline{Y_1}$	$\overline{Y_0}$
1	X	X	1	1	1	1
0	0	0	1	1	1	0
0	0	1	1	1	0	1
0	1	0	1	0	1	1
0	1	1	0	1	1	1



$$\overline{Y_3} = \overline{A_1 A_0 \overline{ST}} = \overline{A_1 A_0 ST}$$

$$\overline{Y_2} = \overline{A_1 \overline{A_0} ST} \quad \overline{Y_1} = \overline{\overline{A_1} A_0 ST} \quad \overline{Y_0} = \overline{\overline{A_1} \overline{A_0} ST}$$

4.6 基本组合逻辑功能部件设计

7. 码制变换译码器

码制变换译码器的功能是将一种码制转换为另一种码制。

例1: 设计一个将余三码转换为8421BCD码的转换电路

A	B	C	D	W	X	Y	Z
0	0	1	1	0	0	0	0
0	1	0	0	0	0	0	1
0	1	0	1	0	0	1	0
0	1	1	0	0	0	1	1
0	1	1	1	0	1	0	0
1	0	0	0	0	1	0	1
1	0	0	1	0	1	1	0
1	0	1	0	0	1	1	1
1	0	1	1	1	0	0	0
1	1	0	0	1	0	0	1

AB		00	01	11	10
CD	00	X	0	1	0
	01	X	0	X	0
	11	0	0	X	1
	10	X	0	X	0

W

AB		00	01	11	10
CD	00	X	0	0	1
	01	X	0	X	1
	11	0	1	X	0
	10	X	0	X	1

X

$$W = AB + ACD$$

$$X = \overline{B}\overline{C} + \overline{B}\overline{D} + BCD$$

4.6 基本组合逻辑功能部件设计

A	B	C	D	W	X	Y	Z
0	0	1	1	0	0	0	0
0	1	0	0	0	0	0	1
0	1	0	1	0	0	1	0
0	1	1	0	0	0	1	1
0	1	1	1	0	1	0	0
1	0	0	0	0	1	0	1
1	0	0	1	0	1	1	0
1	0	1	1	1	0	0	0
1	1	0	0	1	0	0	1

CD \ AB	AB			
	00	01	11	10
00	X	0	0	0
01	X	1	X	1
11	0	0	X	0
10	X	1	X	1

Y

$$Y = \overline{C}D + C\overline{D}$$

CD \ AB	AB			
	00	01	11	10
00	X	1	1	1
01	X	0	X	0
11	0	0	X	0
10	X	1	X	1

Z

$$Z = \overline{D}$$


4.6 基本组合逻辑功能部件设计

$$W = \overline{\overline{AB} \cdot \overline{ACD}}$$

$$X = \overline{\overline{AC} \cdot \overline{BD} \cdot \overline{BCD}}$$

$$Y = \overline{\overline{CD} \cdot \overline{CD}}$$



$$Z = \overline{D}$$



4.6 基本组合逻辑功能部件设计


8. 数字显示译码器

发光二极管可以单独封装，也可以组合封装为LED数码管。




4.6 基本组合逻辑功能部件设计

发光二极管按驱动方式又分为共阳极和共阴极接法。




共阳极接法



共阴极接法

4.6 基本组合逻辑功能部件设计

例 设计8421BCD七段显示译码电路。



本题采用共阳极设计，阴极低电平时点亮

D	C	B	A	a	b	c	d	e	f	g	显示
0	0	0	0	0	0	0	0	0	0	1	0
0	0	0	1	1	0	0	1	1	1	1	1
0	0	1	0	0	0	1	0	0	1	0	2
0	0	1	1	0	0	0	0	1	1	0	3
0	1	0	0	1	0	0	1	1	0	0	4
0	1	0	1	0	1	0	0	1	0	0	5
0	1	1	0	0	1	0	0	0	0	0	6
0	1	1	1	0	0	0	1	1	1	1	7
1	0	0	0	0	0	0	0	0	0	0	8
1	0	0	1	0	0	0	0	1	0	0	9

4.6 基本组合逻辑功能部件设计

D	C	B	A	a	b	c	d	e	f	g	显示
0	0	0	0	0	0	0	0	0	0	1	0
0	0	0	1	1	0	0	1	1	1	1	1
0	0	1	0	0	0	1	0	0	1	0	2
0	0	1	1	0	0	0	0	1	1	0	3
0	1	0	0	1	0	0	1	1	0	0	4
0	1	0	1	0	1	0	0	1	0	0	5
0	1	1	0	0	1	0	0	0	0	0	6
0	1	1	1	0	0	0	1	1	1	1	7
1	0	0	0	0	0	0	0	0	0	0	8
1	0	0	1	0	0	0	0	1	0	0	9

DC \ BA		DC			
		00	01	11	10
00	0	1	X	0	
01	1	0	X	0	
11	0	0	X	X	
10	0	0	X	X	

a

$$a = \overline{D}\overline{C}\overline{B}A + C\overline{B}\overline{A}$$

4.6 基本组合逻辑功能部件设计

DC \ BA	00	01	11	10
00	0	0	X	0
01	0	1	X	0
11	0	0	X	X
10	0	1	X	X

b

$$b = \overline{C}BA + C\overline{B}\overline{A}$$

DC \ BA	00	01	11	10
00	0	0	X	0
01	0	0	X	0
11	0	0	X	X
10	1	0	X	X

c

$$c = \overline{C}B\overline{A}$$

DC \ BA	00	01	11	10
00	0	1	X	0
01	1	0	X	0
11	0	1	X	X
10	0	0	X	X

d

$$d = \overline{C}B\overline{A} + CBA + \overline{D}C\overline{B}A$$

DC \ BA	00	01	11	10
00	0	1	X	0
01	1	1	X	1
11	1	1	X	X
10	0	0	X	X

e

$$e = A + \overline{C}B\overline{A}$$

DC \ BA	00	01	11	10
00	0	0	X	0
01	1	0	X	0
11	1	1	X	X
10	1	0	X	X

f

$$f = BA + \overline{C}B\overline{A} + \overline{D}C\overline{B}A$$

DC \ BA	00	01	11	10
00	1	0	X	0
01	1	0	X	0
11	0	1	X	X
10	0	0	X	X

g

$$g = \overline{D}C\overline{B} + CBA$$

4.6 基本组合逻辑功能部件设计

$$a = \overline{D}\overline{C}\overline{B}A + C\overline{B}\overline{A}$$

$$b = C\overline{B}A + CBA\overline{A}$$


$$c = \overline{C}B\overline{A}$$

$$d = C\overline{B}\overline{A} + CBA + \overline{D}\overline{C}B\overline{A}$$

$$e = A + C\overline{B}\overline{A}$$


$$f = BA + \overline{C}B\overline{A} + \overline{D}\overline{C}B\overline{A}$$

$$g = \overline{D}\overline{C}\overline{B} + CBA$$



4.6 基本组合逻辑功能部件设计

数字显示译码器的动态显示



灯测试输入端主要用于检查LED的好坏。

$\overline{LT} = \begin{cases} 1 & \text{时, 正常译码。} \\ 0 & \text{时, 输出 } a \sim g \text{ 全 "1" 七段全亮。} \end{cases}$

消隐输入端（与灭0输出端共用）

$\overline{BI} = \begin{cases} 0 & \text{时, 不管输入何种状态, 输出全0} \\ 1 & \text{时, 正常译码。} \end{cases}$

灭0输入端，熄灭无意义的0

$\overline{RBI} = \begin{cases} 0 & \text{时, 灭掉不要显示的0, } 001 \rightarrow 1 \\ 1 & \text{时, 显示0, 不灭中间0。 } 101 \rightarrow 101 \end{cases}$

灭0输出端 $\overline{RBO}$ 与（灭0输入端配合使用）


即：灭0输入等于0, 灭0输出一定等于0。既可作为输入，也可作为输出

<https://www.elecfans.com/yuanqijian/jiekou/200711225974.html>

4.7 多路选择器 (Multiplexer)设计



1. 多路选择器的基本功能

从一组输入数据中，选择出某一个数据，完成这种功能的逻辑电路称为数据选择器（或称为多路选择开关）



4.7 多路选择器(Multiplexer)设计




2. 4路数据选择器的设计 (MUX)



D	A ₁	A ₀	Y
D ₀	0	0	D ₀
D ₁	0	1	D ₁
D ₂	1	0	D ₂
D ₃	1	1	D ₃




$$Y = \overline{A_1} \overline{A_0} D_0 + \overline{A_1} A_0 D_1 + A_1 \overline{A_0} D_2 + A_1 A_0 D_3$$



4.7 多路选择器(Multiplexer)设计


$$Y = \bar{A}_1 \bar{A}_0 D_0 + \bar{A}_1 A_0 D_1 + A_1 \bar{A}_0 D_2 + A_1 A_0 D_3$$



4.7 多路选择器(Multiplexer)设计



$\overline{ST}_1$	A_1	A_0	Y_1
1	X	X	0
0	0	0	D_0
0	0	1	D_1
0	1	0	D_2
0	1	1	D_3

$$Y = \overline{\overline{ST}_1} (\overline{\overline{A_1}} \overline{\overline{A_0}} D_0 + \overline{\overline{A_1}} A_0 D_1 + A_1 \overline{\overline{A_0}} D_2 + A_1 A_0 D_3)$$




Enable: when not 0, output is the selected input

4.7 多路选择器(Multiplexer)设计



$\overline{ST}_1$	A_1	A_0	Y_1
1	X	X	0
0	0	0	D_0
0	0	1	D_1
0	1	0	D_2
0	1	1	D_3



4.7 多路选择器(Multiplexer)设计


3.带使能和可扩展功能的8路数据选择器设计

$\overline{EN}$	A_2	A_1	A_0	Y	$\overline{W}$
1	X	X	X	0	1
0	0	0	0	D_0	$\overline{D_0}$
0	0	0	1	D_1	$\overline{D_1}$
0	0	1	0	D_2	$\overline{D_2}$
0	0	1	1	D_3	$\overline{D_3}$
0	1	0	0	D_4	$\overline{D_4}$
0	1	1	1	D_5	$\overline{D_5}$
0	1	0	0	D_6	$\overline{D_6}$
0	1	1	1	D_7	$\overline{D_7}$

$\overline{EN}$: 选通端，低有效。




$Y, \overline{W}$: 互补输出端。

可参照4路选择器写出Y逻辑表达式




$$Y = (\overline{A_2}\overline{A_1}\overline{A_0} D_0 + \overline{A_2}\overline{A_1}A_0 D_1 + \overline{A_2}A_1\overline{A_0} D_2 + \overline{A_2}A_1A_0 D_3 + A_2\overline{A_1}\overline{A_0} D_4 + A_2\overline{A_1}A_0 D_5 + A_2A_1\overline{A_0} D_6 + A_2A_1A_0 D_7) \overline{\overline{EN}}$$

4.7 多路选择器(Multiplexer)设计



4.7 多路选择器(Multiplexer)设计

4.数据选择器的应用




同一目标有多个数据来源时，在其入口处需使用多路选择器

4.8 多路分配器(解复用器 Demultiplexer)

1. 多路分配器的基本功能

将1个输入数据，根据需要传送到m个输出端的任何一个输出端的电路，称为数据分配器、多路分配器或解复用器，其逻辑功能正好与多路选择器相反。




4.8 多路分配器(解复用器 Demultiplexer)

2. 多路分配器的设计




A_1	A_0	Y_3	Y_2	Y_1	Y_0
0	0	0	0	0	D
0	1	0	0	D	0
1	0	0	D	0	0
1	1	D	0	0	0

A_1	A_0	Y
0	0	D_0
0	1	D_1
1	0	D_2
1	1	D_3

多路选择器真值表




$$\begin{aligned} Y_0 &= \overline{A_1} \overline{A_0} D & Y_1 &= \overline{A_1} A_0 D \\ Y_2 &= A_1 \overline{A_0} D & Y_3 &= A_1 A_0 D \end{aligned}$$



4.9 多路选择器、多路分配器、译码器比较



$$Y = \bar{A}_1 \bar{A}_0 D_0 + \bar{A}_1 A_0 D_1 + A_1 \bar{A}_0 D_2 + A_1 A_0 D_3$$



$$Y_0 = \bar{A}_1 \bar{A}_0 D \quad Y_1 = \bar{A}_1 A_0 D \quad Y_2 = A_1 \bar{A}_0 D \quad Y_3 = A_1 A_0 D$$



$$Y_0 = \bar{A}_1 \bar{A}_0 \quad Y_1 = \bar{A}_1 A_0 \quad Y_2 = A_1 \bar{A}_0 \quad Y_3 = A_1 A_0$$

4.10 基于基本组合逻辑功能部件的组合逻辑设计

1. 利用变量译码器实现组合逻辑函数

A_1	A_0	Y3	Y2	Y1	Y0
0	0	0	0	0	1
0	1	0	0	1	0
1	0	0	1	0	0
1	1	1	0	0	0

$$Y_3 = A_1 A_0 \quad Y_2 = A_1 \bar{A}_0$$

$$Y_1 = \bar{A}_1 A_0 \quad Y_0 = \bar{A}_1 \bar{A}_0$$

一个n变量输入的变量译码器，其输出包含了n个输入变量的全部最小项。用n变量译码器加输出门就能实现任何形式的输入变量不大于n的组合逻辑函数。

最小项是什么？译码器的定义是什么？

4.10 基于基本组合逻辑功能部件的组合逻辑设计

例1 用译码器实现一组多输出函数

$$F_1 = \overline{A}\overline{B} + \overline{B}C + AC$$

$$F_2 = \overline{A}\overline{B} + B\overline{C} + ABC$$

$$F_3 = \overline{A}C + BC + A\overline{C}$$

解：三输入变量的多输出函数，用3-8译码器实现


将多输出函数写成最小项之和形式,再配合适当的逻辑门即可。

$$F_1 = \overline{A}\overline{B} + \overline{B}C + AC = \sum m(1,4,5,7)$$

$$F_2 = \overline{A}\overline{B} + B\overline{C} + ABC = \sum m(0,1,2,6,7)$$

$$F_3 = \overline{A}C + BC + A\overline{C} = \sum m(1,3,4,6,7)$$

4.10 基于基本组合逻辑功能部件的组合逻辑设计



4.10 基于基本组合逻辑功能部件的组合逻辑设计


若译码器是以反变量形式输出，即输出的是 m_i ，则：

$$\begin{aligned} F_1 &= \overline{A}\overline{B} + \overline{B}C + AC = m_1 + m_4 + m_5 + m_7 \\ &= \overline{\overline{m_1 + m_4 + m_5 + m_7}} = \overline{\overline{m_1} \cdot \overline{m_4} \cdot \overline{m_5} \cdot \overline{m_7}} \\ &= \overline{\overline{Y_1} \cdot \overline{Y_4} \cdot \overline{Y_5} \cdot \overline{Y_7}} \end{aligned}$$

$$\begin{aligned} F_2 &= \overline{A}\overline{B} + \overline{B}C + ABC = \sum m(0,1,2,6,7) = \overline{\overline{m_0} \cdot \overline{m_1} \cdot \overline{m_2} \cdot \overline{m_6} \cdot \overline{m_7}} \\ &= \overline{\overline{Y_0} \cdot \overline{Y_1} \cdot \overline{Y_2} \cdot \overline{Y_6} \cdot \overline{Y_7}} \end{aligned}$$

$$F_3 = \overline{A}C + BC + A\overline{C} = \sum m(1,3,4,6,7) = \overline{\overline{Y_1} \cdot \overline{Y_3} \cdot \overline{Y_4} \cdot \overline{Y_6} \cdot \overline{Y_7}}$$

4.10 基于基本组合逻辑功能部件的组合逻辑设计



4.10 基于基本组合逻辑功能部件的组合逻辑设计

例2：用2-4译码器和适当的逻辑门实现逻辑函数

$$F_1 = \overline{A}\overline{B} + \overline{B}C + AC$$

$$F_2 = \overline{A}\overline{B} + \overline{B}\overline{C} + ABC$$

$$F_3 = \overline{A}C + BC + A\overline{C}$$


$$F_1 = \overline{A}\overline{B} + \overline{B}C + AC = \overline{\overline{m_1} \cdot \overline{m_4} \cdot \overline{m_5} \cdot \overline{m_7}} = \overline{\overline{Y_1} \cdot \overline{Y_4} \cdot \overline{Y_5} \cdot \overline{Y_7}}$$

$$F_2 = \overline{A}\overline{B} + \overline{B}\overline{C} + ABC = \overline{\overline{m_0} \cdot \overline{m_1} \cdot \overline{m_2} \cdot \overline{m_6} \cdot \overline{m_7}} = \overline{\overline{Y_0} \cdot \overline{Y_1} \cdot \overline{Y_2} \cdot \overline{Y_6} \cdot \overline{Y_7}}$$

$$F_3 = \overline{A}C + BC + A\overline{C} = \overline{\overline{m_1} \cdot \overline{m_3} \cdot \overline{m_4} \cdot \overline{m_6} \cdot \overline{m_7}} = \overline{\overline{Y_1} \cdot \overline{Y_3} \cdot \overline{Y_4} \cdot \overline{Y_6} \cdot \overline{Y_7}}$$

4.10 基于基本组合逻辑功能部件的组合逻辑设计

$$F_1 = \overline{\overline{Y_1} \cdot \overline{Y_4} \cdot \overline{Y_5} \cdot \overline{Y_7}}$$
$$F_2 = \overline{\overline{Y_0} \cdot \overline{Y_1} \cdot \overline{Y_2} \cdot \overline{Y_6} \cdot \overline{Y_7}}$$
$$F_3 = \overline{\overline{Y_1} \cdot \overline{Y_3} \cdot \overline{Y_4} \cdot \overline{Y_6} \cdot \overline{Y_7}}$$



A利用选通端口

4.10 基于基本组合逻辑功能部件的组合逻辑设计



$$Y = \overline{A_1}\overline{A_0}D_0 + \overline{A_1}A_0D_1 + A_1\overline{A_0}D_2 + A_1A_0D_3$$

$$F_1 = \overline{A}\overline{B} + \overline{B}C + AC = m_1 + m_4 + m_5 + m_7$$


$$F_2 = \overline{A}\overline{B} + B\overline{C} + ABC = \sum m(0, 1, 2, 6, 7)$$

$$F_3 = \overline{A}C + BC + A\overline{C} = \sum m(1, 3, 4, 6, 7)$$





选择器D如何赋值？

4.10 组合逻辑电路的迭代设计

例4 用适当的逻辑功能部件和8选1数据选择器构成32选1数据选择器。




- ◆ 32选1需要4片8路数据选择器
- ◆ 片间需要什么样的传递信号？
- ◆ 原片设计时是否考虑了这种特征的传递并设计接口？
- ◆ 原片扩展受到哪些限制？如何突破？



4.10 组合逻辑电路的迭代设计


例4 用适当的逻辑功能部件和8选1数据选择器构成32选1数据选择器。



1片2-4译码器和4片8路选择器

4.10 组合逻辑电路的迭代设计


例5 用适当的逻辑功能部件和2-4译码器设计4-16译码器。



- ◆ 4-16译码器需要4片2-4译码器
- ◆ 片间需要什么样的传递信号？
- ◆ 原片设计时是否考虑了这种特征的传递并设计接口？
- ◆ 原片扩展受到哪些限制？如何突破？

4.10 组合逻辑电路的迭代设计


例5 用适当的逻辑功能部件和2-4译码器设计4-16译码器。



5片2-4译码器实现4-16译码器

5. 硬件迭代设计总结与思考

- ◆ 突破传统组合逻辑设计方法制约。
- ◆ 通用部件设计与单独使用的关系(多余引脚的初值设定)
- ◆ 建立硬件迭代设计的思维，原片设计时考虑特征传递接口设计(通用件)
- ◆ 是否所有组合逻辑电路都能采用迭代设计



本节内容完