

AN005

通用文档

InnoGaN 开关特性介绍



目录

1	氮化	公镓开关特性介绍	1
	1.1	氮化镓的特点	1
	1.2	HV InnoGaN开关特性	1
	1.3	HV InnoGaN与Si MOSFET对比	3
2	HV	InnoGaN开关过程	4
	2.1	开通过程:	5
	2.2	关断过程:	7
3	器化	‡ 开关损耗	9
	3.1	驱动损耗	9
	3.2	开通/关段损耗理论分析	. 12
	3.3	双脉冲测试	. 14
4	Gal	N的反向导通特性	. 19
5	导通	通损耗	. 20
	5.1	静态导通Ron	. 20
	5.2	温升带来Ron增加	. 20
	5.3	动态开关带来Ron增加	. 22
	WC -	L	2.4



1 氮化镓开关特性介绍

1.1 氮化镓的特点

氮化镓(GaN)是一种"宽禁带"(WBG)材料。禁带,是指电子从原子核轨道上脱离出来所需要的能量,氮化镓的禁带宽度为 3.4ev,是硅的 3 倍多,所以说氮化镓拥有宽禁带特性(WBG)。由于宽禁带材料具备高电场强度,耗尽区非常窄且短,从而可以开发出载流子浓度非常高的器件结构。氮化镓相比传统的硅,可以在更小的器件空间内处理更大的电场,同时提供更快的开关速度。




图 1 GaN元素图

1.2 HV InnoGaN开关特性

GaN的开关特性:

下面表1和表2分别是氮化镓高压GaN和高压MOSFET及低压GaN和低压MOSFET参数对比,从表中关键参数对比可以看出相比于传统的硅材料功率半导体MOSFET,氮化镓晶体管的极小寄生参数,极快开关速度使其特别适合高频应用,高压GaN的Ron*Qg是高压MOSFET的1/8倍左右,低压也只有MOSFET的1/3。

表 1 高压GaN与MOSFET参数比较	表
----------------------	---

参数	INN650TA030AH (TOLL)	MOSFET(PG-HDSOP-22)		
Vds (V)	650	650		
Ron@25°C(mΩ)	26	24		
Vgs(V)	-6 to +7	-20 to +20		
Vth(V)	1.7	4		
Ciss(pF)	655	7149		
Co_er(pF)	362	261		
Co_tr(pF)	497	2774		
Qg(nC)	16	139		
Qrr(uC)	0	1.6		
Vsd(V)	4.4	1.0		




耒	つ 作	FIE (GaN	=M	OS	FFT	会 数	比较表
1X	4 1 1 1 1 1 1 1 1 1	ヘルン	Jaiv	—J 1°1	\cup		少奴	レルメベ

参数	INN150FQ032A (FCQFN 4X6)	MOSFET (PG-HSOG-8)	
Vds (V)	150	150	
Ron@25°C(mΩ)	3.2	3.5	
Id,pulse@25℃(A)	260	760	
Vgs(V)	-4 to +6	-20 to +20	
Vth(V)	1.1	3.8	
Ciss(pF)	2200	5600	
Coss(pF)	900	1400	
Crss(pF)	10.5	31	
Qg(nC)	20	74	
Qoss(nC)	130	207	
Qrr(nC)	0	77	
Vsd(V)	1.5	0.81	

GaN的输出特性:

如下图2所示,HV InnoGaN具有很高的跨导和很低的Vth电压,驱动电压越高,器件的通流能力越强,兼容器件的性能和可靠性推荐在应用时驱动电压取6V~6.5V;HV InnoGaN是通过自换相来完成反向导通,没有类似MOSFET那样的体二极管,没有体二极管就意味着没有二极管的反向恢复,没有Qrr。






图 2 增强型GaN FET的输出和反向特性



1.3 HV InnoGaN与Si MOSFET对比

与Si MOSFET相同点:

- ▶ HV InnoGaN与增强型Si MOSFET一样都是常关型功率器件
- ▶ 电压型驱动,驱动电压在开关过程中给器件寄生电容Ciss/Crss充放电,以及在 正偏时提供Gate的漏电流Igss
- ▶ 通过外置驱动电阻Rg_ext调节开关速度

与Si MOSFET不同点:

- ➤ 栅极耐压能力和Vth阀值更低,需要更小心的处理驱动回路,避免振荡导致误动 作
- ▶ 极低的Qg,更小的驱动损耗
- ▶ 更小的Qgd,具有更低的米勒效应,更低的开关损耗
- ▶ 更小的死区时间损耗和反向恢复损耗



2 HV InnoGaN开关过程




图 3 GaN寄生电容等效模型

如图3 GaN寄生电容的等效模型所示。

输入电容Ciss,指的是DS短接,用交流信号测得的GS之间的电容,Ciss由GS电容和GD电容并联而成:

$$Ciss = Cgd + Cgs$$

输出电容Coss,指的是GS短接,用交流信号测得的DS之间的电容,Coss由GD电容和DS电容并联而成:

$$Coss = Cgd + Cds$$

反向传输电容Crss,指的是S接地,GD之间的电容:

$$Crss = Cgd$$

开关过程中Gate端的充放电电荷为:

$$Qg = Qgs1 + Qgs2 + Qgd + Qgs3$$



2.1 开通过程:






图 4 增强型GaN FET的开通过程

1. t0-t1: 驱动电压开始给器件的输入电容(Ciss)充电直到Qgs电荷为Qgs1,电压也从 0V 充电至 Vth。在此期间,大部分栅极电流用于对 Cgs 电容器充电。随着栅极电压的升高,这个期间称为开通延时,因为器件的漏极电流和漏极电压均保持不变,器件保持截止状态。

$$Qgs1 = \int_{0}^{Vth} (Cgd + Cgs) * d(Vgs)$$

2. t1-t2:栅极电平从 Vth升高到米勒平台的电平电压 VGS_Miller即Vp,输入电容的电荷从Qgs1充电到Qgs2。在t1时刻,器件开始导通,漏极Id电流与栅极电压成正比,这是器件的线性工作区(恒流区)。在栅极侧,就像在第一阶段中那样,电流流入 Cgs和Cgd电容器中,并且 Vgs 电压升高。在器件的输出端,漏极电流升高,同时漏源极间电压保持之前的电平









(VDS_off)基本不变。


$$Qgs2 = \int_{Vth}^{Vp} (Cgd + Cgs) * d(Vgs)$$

3. t2-t3: 这阶段是米勒平台区域。驱动器提供的所有栅极电流都被转移,从而对 Cgd电容器充电,即Qgd阶段,以便在漏源极端子上实现快速的电压变化(下降到接近0), $Qgd = \int_0^{Vbus} Cgd*d(Vds)$ 。现在,器件的漏极电流受到外部电路的限制,因此保持恒定不变。



4. t3-t4: 通过施加更高的栅极驱动电压,充分增加 MOSFET 的导通电流通道宽。Vgs 的最终幅值决定了开通期间器件的最终(更小的)导通电阻。所以,在第四阶段中,Vgs 从 Vp上升至最终值 VDRV。这通过对 Cgs 和Cgd 电容器充电来实现,因此现在栅极电流在两个组件之间分流。当这些电容器充电时,漏极电流仍然保持恒定,而由于器件的导通电阻下降,此时电荷







2.2 关断过程:






图 5 增强型GaN FET的关断过程

1. t0-t1: 关断延迟,从t0时刻开始,需要将输入电容Ciss的电压从初始值放电至米勒平台电平。在这段时间内,栅极电流由输入电容Ciss电容器自己提供,并流经 MOSFET 的 Cgs 和 Cgd 电容器。驱动电压的降低,器件的漏极电压和漏极的电流保持不变。

此时电荷为Qgs3 =
$$\int_{Vdr}^{Vp} (Cgd + Cgs)$$
* $d(Vgs)$

2. t1-t2: 在t1时刻,器件的漏源电压从 ID-RDS(on) 开始上升,最终在t2时刻上升 至最终的 VDS_off 电平,在此时间段 内,与栅极电压波形中的米勒平台区域对应,栅极电流完全是 Cgd 电容器的充电电流,因为栅源极电压是恒定的。 此时电荷为 $Qgd = \int_{Vbus}^{0} Cgd*d(Vds)$









3. t2-t3: 栅极电压继续从 米勒平台电压Vp 开始 下降至 Vth。绝大部分栅极电流来自 Cgs 电容器,只有很少一部分流过 Cgd,因此Cgd 电容器实际上可以认为 在前一个阶段中就已经充满电了。漏极电压在 VDS_off 处保持稳定。漏极电电流从Id下降到接近0。

此时电荷为
$$Qgs2 = \int_{Vp}^{Vth} (Cgd + Cgs)$$
 $*d(Vgs)$



4. t3-t4: 对器件的输入电容完全放电。 Vgs 进一步下降,直至达到 0V。器件 的漏极电流和漏极电压保持不变,器件DS 处于截止状态。

此时电荷为Qgs1 =
$$\int_{Vth}^{0} (Cgd + Cgs)$$
* $d(Vgs)$







3 器件开关损耗

3.1 驱动损耗

驱动总损耗为Pdrive和Pg_on之和,其中Pgate为驱动Qg带来的损耗,Pg_on为驱动漏电流带来的损耗:








图 6 gate充电过程及Vss转换特性

表 3 INNO-GaN FET的Qg特性

Parameter	Cymbol		Value		Unit	Note/Test Condition	
Parameter	Symbol	Min.	Тур.	Max.			
Gate charge	Q_{G}	-	6.2	-	nC	V 0+- 6 V	
Gate-source charge	Q_{GS}	-	0.5	-	nC	$V_{GS} = 0 \text{ to } 6 \text{ V};$ $V_{DS} = 400 \text{V}; I_{D} = 8 \text{ A}$	
Gate-drain charge	Q_{GD}	-	2.2	-	nC	V _{DS} - 400V, I _D - 6 A	

对不同Id, miller平台电压有差异, 8A时为2.1V, 20A时为2.8V。已知8A时Qgs为0.5nC,, 可以计算得出20A时的Qgs(20A)为

$$Qgs(20A) = \frac{Qgs}{Vpl} * Vpl(20A) = \frac{0.5}{2.1} * 2.8 = 0.667nC$$

如表3可以计算出Id等于20A时的Qgs1和Qgs2

$$Qgs1(20A) = \frac{Qgs}{Vnl} * Vth = \frac{0.5}{2.1} * 1.7 = 0.405nC$$

$$Qgs2(20A) = Qgs(20A) - Qgs1(20A) = 0.262nC$$

Qqd为非线性变化,须根据Crss的曲线进行估算






图 7 Crss曲线示例图

$$Qgd = \int_{0}^{Vbus} Crssd(Vds)$$

Miller平台后的Qg曲线斜率为K,则斜率K可以由下式计算

$$K = \frac{Qg - (Qgs + Qgd)}{Vdrive - Vpl} = \frac{6.2 - (2.2 + 0.5)}{6 - 2.1} = 0.855 \text{ nC/V}$$

$$Qgs3 = K * (Vdrive - Vpl(20A))$$






图 8 Crss曲线示例图

得出20A电流时的Qg

$$Qg(20A) = Qgs(20A) + Qgd + Qgs3$$

= 0.667 + 2.2 + 0.855 * (6 - 2.8) = 5.603nC

对于ZVS开通的器件以及同步整流管,在开通前Vds电压已经降为0,则miller平台消除,开通过程中栅极电荷不包括Qgd,从曲线也可以看出电压接近0时,Qgd=0

$$Qg_zvs = Qg - Qgd$$

器件栅极本身充放电产生的损耗,可由下式计算得到

$$Pgate = Qg * Vdrive * fsw$$

INNO-GaN的栅极结构类似两个背靠背的二极管串联,栅极漏电比Si MOS大很多,器件开通时,栅极维持电流的损耗为:

$$P_{a \ on} = Vdrive * Igss * D$$



3.2 开通/关段损耗理论分析




图 9 INNO-GaN FET的开通损耗示意图

如图9所示为INNO-GaN FET的开通过程,开通损耗主要产生在T1和T2阶段

$$P_{turn\ on} = P(TVF) + P(TIR)$$

开通过程中,从t0时刻起,栅源极间电容开始充电,栅电压开始上升,栅极电压为

$$Vgs(t) = VGS * (1 - e^{\frac{t}{\tau}})$$

其中:

$$\tau = (Rg + Ron) * Ciss$$

VGS为PWM栅极驱动器的输出电压, Ron为PWM栅极驱动器内部串联导通电阻, Ciss为MOSFET输入电容, Rg为GaN的栅极电阻。

VGS电压从0增加到开启阈值电压VTH前,时间t1-t0为

$$t1 - t0 = (Rg + Ron) * Ciss * ln \left(\frac{1}{1 - \frac{Vth}{VGS}}\right) = (Rg + Ron) * \frac{Qgs1}{Vth} * ln \left(\frac{1}{1 - \frac{Vth}{VGS}}\right)$$

VGS电压从Vth增加到米勒平台电压VP的时间TIR为

TIR = (Rg + Ron) * Ciss *
$$\ln \left(\frac{1}{1 - \frac{VP}{VGS}} \right) - (t1 - t0)$$



$$= (Rg + Ron) * \frac{Qgs2}{VP - Vth} * ln \left(\frac{1}{1 - \frac{Vth}{VGS}}\right) - (t1 - t0)$$

TIR过程中产生的交叉损耗为:

$$P(TIR) = \frac{1}{2} * Vbus * Ids * T1 * fsw$$

其中:

Vbus是VDS开通时的最大电压, Ids是Id开通时的最大电流, fsw是GaN工作的频率

VGS处于米勒平台的时间TVF为:

$$TVF = \frac{Qgd}{\frac{VGS - VP}{Rg + Ron}}$$

T2过程的损耗交叉损耗:

$$P1(TVF) = \frac{1}{2} * Vbus * Ids * TVF * fsw$$

T2过程中自身Cds产生的损耗为:

$$P2(TVF) = Eoss * fsw$$

开通过程中产生的总损耗为:

$$\begin{aligned} & P_{turnon} = P(TIR) + P(TVF) \\ &= \frac{1}{2} * Vbus * Ids * TIR * fsw + \frac{1}{2} * Vbus * Ids * TVF * fsw + Eoss * fsw \end{aligned}$$




图 10 INNO-GaN FET的关断损耗示意图

关断的过程如图10所示,分析和上面的过程相同,需注意的就是此时要用PWM驱动



器内部的下拉电阻和Rg串联计算,同时电流要用最大电流即峰值电流来计算关断的米勒平台电压及相关的时间值。

VGS处于米勒平台的时间TVR为:

$$TVR = \frac{Qgd}{\frac{VP}{Rg + Roff}}$$

T3过程中产生的交叉损耗为:

$$P(TVR) = \frac{1}{2} * Vbus * Ids * TVR * fsw$$

VGS从米勒平台VP下降到Vth的时间TIF为:

$$TIF = -(Rg + Roff) * Ciss * ln \frac{Vth}{VP} = -(Rg + Roff) * \frac{Qgs2}{VP - Vth} * ln \frac{Vth}{VP}$$

T4过程中产生的交叉损耗为:

$$P(TIF) = \frac{1}{2} * Vbus * Ids * TIF * fsw$$

TVR过程中给Cds产生的损耗为:

$$P_{Eoss} = Eoss * fsw$$

关断过程一部分电流用来给结电容Cds充电,关断损耗应减去这一部分损耗

$$P_{turnoff} = P(TVR) + P(TIF) - P_{Eoss}$$

3.3 双脉冲测试




图 11 双脉冲测试原理图

双脉冲测试流程:

1、在t0时刻,被测器件(INNO-GaN)的门极接收到第一个脉冲,被测器件(INNO-GaN)导通,母线电压Vdc加在负载电感L上,电感上的电流线性上升,I=U*t/L;被测器件关断前的t1时刻,电感电流的数值由U和L决定;在U和L都确



定时, 电流的数值由被测器件开启的脉宽T1决定, 开启时间越长, 电流越大;

关注点: 0电流开通时,被测器件产生的开关损耗,通过改变脉冲宽度的大小,自主设定电流的数值。

2、t1到t2之间,被测器件(INNO-GaN)关断,此时负载的电流L的电流由上管 INNO-GaN续流,该电流缓慢衰减;t1时刻,被测器件关断,因为母线杂散电感 Ls的存在,会产生一定的电压尖峰;

关注点:在该时刻,重点是观察INNO-GaN的关断过程产生的关断损耗。

3、在t2时刻,被测器件(INNO-GaN) 再次导通,此时电流探头所测得的Id为上管 Qoss与电感电流叠加,产生电流尖峰;

关注点: INNO-GaN的开通过程, CCM模式下, 被测器件的开关损耗

测试条件及测试仪器:

```
Vdc = 400 V, L = 265uH, Id=27.5A; 
Ron = 10 \Omega, Roff = 2 \Omega; 
Vgs = -1~6 V (Drive IC--TI LM5114AMF); 
TeKtronix MSO58 Oscilloscope; 
Vgs: CH1_TPP1000-spring-1GHz; 
Vds: CH2_THDP0200-200MHz; 
Id: CH3_BNC Cable -SSDN-10-1GHz。
```








图 12 第一个脉冲开通损耗波形示意图

Eon=55.25uJ @Vds=400V,Ids=0A(Eqoss 损耗)主要是由上管放电时带来的损耗,实际被测器件带来的损耗如图13为:

$$E_{trunon1} = Eon + Eoss > 55.25uJ$$

$$E_{oss} = \int_{0}^{Vdc} V_{ds} * C_{oss(V_{ds})} dV_{ds}$$

$$E_{qoss} = \int_{0}^{Vdc} (V_{dc} - V_{ds}) * C_{oss(V_{ds})} dV_{ds}$$

$$Vdr1$$

$$Vdr2$$

$$Vdr2$$

$$Vdc$$

$$Vdc$$

$$Vdc$$

$$Vdc$$

图 13 第一个脉冲开通损耗原理图示意图

E_{OSS}








图 14 第一个脉冲关断损耗波形示意图

Eoff=25.28uJ @Vds=0V,Ids=27.5A,主要是测量出来关断的交叉损耗,实际被测器件包括给COSS存储的能量带来的损耗如图15为:

$$E_{oss} = \int_{0}^{Vdc} V_{ds} * C_{oss(V_{ds})} dV_{ds}$$

$$E_{off} = \int_{0}^{t} V_{ds} * I ds dt$$

$$EV_{loff} = E_{off} - E_{oss} < 25.28 \text{uJ}$$




图 15 第一个脉冲关断损耗原理图示意图



第二个脉冲开通时测试损耗如图16




图 16 第二个脉冲开通损耗波形示意图

Eon=212.8uJ @Vds=400V,Ids=0A(Eqoss 损耗)主要是由上管放电时和电感带来的损耗,实际被测器件带来的损耗如图17为:

$$E_{oss} = \int_{0}^{Vdc} V_{ds} * C_{oss(V_{ds})} dV_{ds}$$

$$E_{qoss} = \int_{0}^{Vdc} (V_{dc} - V_{ds}) * C_{oss(V_{ds})} dV_{ds}$$

$$E_{on} = EV_{lon} + E_{oss}$$

备注:实际应用由于寄生参数的差异会有偏差




图 17 第二个脉冲开通损耗原理图示意图



4 GaN的反向导通特性




图 18 Si MOS 与 GaN结构上的区别




图 19 GaN的反向导通特性

如图18可知,GaN是可以反向导通的,不需要并联二极管。

GaN无寄生体二极管,反向导通不同于Si MOS


当Vgs间加0V或者负压时, Vsd的电压可以表示为:

$$V_{SD} = V_{TH\ GD} + I * R_{on} + (-V_{GS})$$

在PFC或者LLC等H桥电路工作期间,每个开关周期都设置了一个短时间段(也称为死区时间),使半桥的两个开关不同时导通。死区时间及关联的电压和电流会导致每个周期出现损耗,而自适应死区时间等复杂控制算法有助于降低这类损耗。使用高级驱动器功能(例如,理想二极管模式),可减小死区时间损耗,而且无需复杂的固件或硬件控制。



5 导通损耗



导通损耗和上面3个方面有关,分别是常温下静态的Ron,高温下Ron增加的系数以及 开关动态带来Ron的增加:

$$Pcond_{loss} = Irms^2 * Ron_{25} * (1 + K_t) * (1 + K_d)$$

其中: K_t 为温度系数, K_d 为动态系数。

5.1 静态导通Ron

表 4 GaN的静态参数

Parameter	Symbol	Value			Unit	Note/Test Condition
Parameter		Min.	Тур.	Мах.	UIIIL	Note/Test Condition
Gate threshold voltage	$V_{GS(th)}$	1.2	1.7	2.5	٧	$I_D = 17.2 \text{mA}; V_{DS} = V_{GS}; T_j = 25 ^{\circ}\text{C}$
date tilleshold voltage		-	1.7	-		$I_D = 17.2 \text{mA}; V_{DS} = V_{GS}; T_j = 150 ^{\circ}\text{C}$
Drain-source leakage	I _{DSS}	-	0.6	25	μΑ	$V_{DS} = 650 \text{ V}; V_{GS} = 0 \text{ V}; T_j = 25 ^{\circ}\text{C}$
current		-	7	-		$V_{DS} = 650 \text{ V}; V_{GS} = 0 \text{ V}; T_j = 150 ^{\circ}\text{C}$
Gate-source leakage	I_{GSS}		70	-		$V_{GS} = 6 \text{ V}; V_{DS} = 0 \text{ V}$
current		-	70		μΑ	V _{GS} – O V, V _{DS} – U V
Drain-source on-state	R _{DS(on)}	-	106	140	mΩ	$V_{GS} = 6 \text{ V}; I_D = 5 \text{ A}; T_j = 25 ^{\circ}\text{C}$
resistance		-	230	-	mΩ	$V_{GS} = 6 \text{ V}; I_D = 5 \text{ A}; T_j = 150 ^{\circ}\text{C}$
Gate resistance	R_{G}	-	3.5	-	Ω	f = 5MHz; open drain

如表4可知,GaN在25°下驱动电压6V时的Ron典型值为 $106m\Omega$,但是我们设计时应按照最大值来设计。

5.2 温升带来Ron增加






图 20 GaN器件的热模型

$$T_J = T_A + P_{loss} * R_{\theta JA}$$
$$T_J = T_C + P_{loss} * R_{\theta JC}$$

如图20可得:

$$R_{\theta JA} = R_{\theta JC} + R_{\theta s} + R_{\theta PCB} + R_{\theta TIM} + R_{\theta HS} + R_{\theta Am}$$

其中:

R_{θIA}:结到环境的热阻 (K/W)

 $R_{\theta IC}$: 结到壳的热阻 (K/W)

 $R_{\theta s}$: 焊点的热阻 (K/W)

R_{θPCB}: PCB的热阻 (K/W)

 $R_{\theta TIM}$: 导热胶的热阻 (K/W)

R_{θHS}: 散热片的热阻 (K/W)

 $R_{\theta Am}$: 散热片到环境的热阻 (K/W)

通过测试得出温升的Ron,原理如下:

在固定的系统中,随着通过器件的电流增加,损耗增大,Ron增大。通过测量DS



电压,可以得出不同电流Id对应的Ron:




图 21 静态电阻对温度归一化曲线

求出的Ron与常温静态的比值即可得出归一化后的值。在规格书中,归一化Ron与结温Tj的曲线已经描出。我们可以通过归一化Ron反差对应的Tj。

于此同时通过记录对应电流下器件底层PCB温度,可以得到PCB温度Tpcb与Tj的关系式。在系统端测试可以通过PCB温度推算出对应的结温从而得出温升下的Ron。

5.3 动态开关带来Ron增加




图 22 影响动态电阻的因素示意图

影响动态电阻的因素如图22:


● 关断时的Vds应力影响



- 表面态捕获沟道电子
- ▶ Buffer中的陷阱
- Buffer中的陷阱
 - ▶ 热电子注入

动态电阻的测试方法及数据如图23:

➢ 测试Rs两端的电压可以测试出流过GaN的电流,然后通过测试Clamped电路上的电压可以测试出GaN+Rs两端的电压






图 23 动态电阻的测试平台及测试结果



历史版本

日期	版本	备注	作者
2023/11/14	1.0	第一版	AE 团队



Note:

There is a dangerous voltage on the demo board, and exposure to high voltage may lead to safety problems such as injury or death.

Proper operating and safety procedures must be adhered to and used only for laboratory evaluation demonstrations and not directly to end-user equipment.



Reminder:

This product contains parts that are susceptible to electrostatic discharge (ESD). When using this product, be sure to follow antistatic procedures.



Disclaimer:

Innoscience reserves the right to make changes to the products or specifications described in this document at any time. All information in this document, including descriptions of product features and performance, is subject to change without notice. INNOIC ACCEPTSURBIT ACCEPTS NO LIABILITY ARISING OUT OF THE USE OF ANY EQUIPMENT OR CIRCUIT DESCRIBED HEREIN. The performance specifications and operating parameters of the products described in this article are determined in a stand-alone state and are not guaranteed to be performed in the same manner when installed in the customer's product. Samples are not suitable for extreme environmental conditions. We make no representations or warranties, express or implied, as to the accuracy or completeness of the statements, technical information and advice contained herein and expressly disclaim any liability for any direct