

# AN004

通用文档

低压 InnoGaN 并联设计指导



# 目录

1 并联的意义	1
2 InnoGaN LV 并联特性	2
2.1 VGS(th) 驱动阈值	2
2.2 导通电阻R <sub>DS (on)</sub>	3
2.3 跨导Gm	4
2.4 小结	5
3 GaN并联Layout设计	6
3.1 PCB layout设计关注点	6
3.1.1 共源电感	6
3.1.2 功率回路	7
3.1.3 驱动回路	9
3.2 并联GaN设计	9
3.2.1 单管拓扑GaN并联	9
3.2.2 半桥拓扑GaN并联	10
4 并联案例	11
4.1 半桥Buck 并联方案驱动设计	11
4.2 半桥Buck 并联方案PCB设计	12
5 实验数据	14
5.1 驱动信号测试	14
5.2 热测试	14
5.2.1 无风测试	15
5.2.2 风冷+散热器	15
5.3 小结	16
6 半桥多管并联方案推荐	17
历史版本	18



## 1 并联的意义

由于更高功率的需求不断增长,对具有更低导通电阻R<sub>DS (on)</sub>的开关管的需求强烈。在许多应用中,单个开关管已经不足以承载系统必要的电流,这就往往需要并联开关管,以降低导通损耗,降低工作温度并提高功率转换器的效率。由于需要在功率转换器中并联开关管,设计工程师面临着并联开关管之间不均流和功率耗散不平衡的问题,因为它们在导通和关断过程中并不完全同步。



### 2 InnoGaN LV 并联特性

针对InnoGaN并联,本文将从V<sub>GS(th)</sub> 、R<sub>DS (on)</sub> 和G<sub>m</sub> 三个维度来分析InnoGaN是否适用并联场景。

## 2.1 VGS(th) 驱动阈值

对于功率器件,阈值电压V<sub>GS(th)</sub>为施加栅极与源极使器件传导电流所需要的电压;这就意味着,当驱动电压低于阈值电压时,器件停止传导电流。对于GaN功率器件,阈值电压是当栅极下方的2DEG被栅极的电压完全耗尽时的电压值。对于多GaN并联时,需要考量V<sub>GS(th)</sub>与T<sub>i</sub>的关系。

通过仿真技术进行4管并联Buck场景仿真,分析不同阈值V<sub>GS(th)</sub>的开通和关断时分担系统电流。




图 1 开通过程电流分布




图 2 关断过程电流分布

通过仿真数据,可以看出当 $V_{GS(th)}$ 越小,在并联场景时,在开通和关断所分担系统的电流越大,导致 $V_{GS(th)}$ 小的器件开关损耗越大。






图 3 VGS(th)与TJ的关系

由上面的 $V_{GS(th)}$ 与 $T_J$  关系可以分析出Si的 $V_{GS(th)}$  与 $T_J$  影响明显,阈值越小的器件所承受的关断损耗变大,器件整体损耗增加,器件随着 $T_J$ 增加, $V_{GS(th)}$ 会变得更小,损耗更加大,加剧并联的不均流问题,不利于并联。而INN030FQ015A的 $V_{GS(th)}$ 与 $T_J$ 相对平稳,有利于并联场景。



图 4 并联时Si的V<sub>GS(th)</sub>与T<sub>J</sub>的关系

## 2.2 导通电阻R<sub>DS (on)</sub>

导通电阻R<sub>DS (on)</sub>是指组成器件的所有电阻之和。开关管在并联导通状态下,R<sub>DS (on)</sub>越小,通过的电流越大,R<sub>DS (on)</sub>越大,通过的电流越小。




图 5 R<sub>DS(on)</sub>与T<sub>J</sub>的关系



由上图可以看出, $R_{DS}$  (on) 与 $T_J$  的关系是正温度系数,即 $T_J$ 温度越高,其 $R_{DS}$  (on) 越大。并联器件 $T_J$ 较低时,器件 $R_{DS}$  (on) 较小。可以根据 $P=\frac{U^2}{RDS}$  (on),推算出 $T_J$ 较低,其导通损耗变大。器件损耗变大后, $T_J$  上升, $R_{DS}$  (on) 变大大,器件损耗降低,循环交替工作,最终导致系统稳定。




图 6 并联时GaN R<sub>DS(on)</sub>与T<sub>I</sub>的关系

#### 2.3 跨导Gm

跨导Gm, 描述电压控制电流的能力, 其表达式如下:

$$Gm = \frac{\Delta Id}{\Delta Vgs}$$

在同样的ΔVgs下, Gm 越大, 其沟道通过的电流越大。

通过仿真建立不同Gm 时在四管并联Buck开关模态时的电流分布,仿真结果如下:




图 7 不同Gm在开通时刻的电流分布




图 8 不同Gm在关断时刻的电流分布



通过仿真数据可以看出,在开通和关断时刻,Gm 越大,通过的器件的电流越大。在 并联的场景条件下,因为Gm 越大,其开通和关断分担的电流越大,其开关损耗越大;




图 9 INN030FQ015A不同温度下的传输特性

INN030FQ015A的数据可以计算出在25℃时Gm:71S,在125℃时Gm:42S;随着TJ慢慢升高,Gm慢慢降低。在并联场景,Gm大器件所分担的开通和关断电流变大,其开关损耗增加,器件整体损耗变大,器件的TJ升高,Gm降低,器件分担的开通和关断电流减少,损耗下降,循环交替工作,最终导致系统稳定。




图 10 GaN并联时Gm与Ti的关系

#### 2.4 小结

通过对InnoGaN的 $V_{GS(th)}$ 、 $R_{DS(on)}$ 和Gm 三个维度分析并联的可行性,经过理论分析,InnoGaN适合并联。针对并联,我们要如何去设计驱动电路和功率回路,保证GaN的并联可行性。



# 3 GaN并联Layout设计

## 3.1 PCB layout设计关注点

为了实现更高的功率应用,部分场景需要使用多个GaN并联。如何使多个GaN性能的表现的如一个GaN一样,本文将从共源电感、功率回路和驱动回路去实现多管并联的方案设计。




图 11 半桥功率电路示意图

#### 3.1.1 共源电感

共源电感(CSI)是栅极驱动回路和功率回路共用的回路电感(如图11中的CSI)




图 12 共源电感存在于回路中






图 13 共源电感的影响

在器件导通的过程中,di/dt的大小取决于驱动电路的驱动能力。由于有共源电感的存在,在开通过程中,漏极电流di/dt将在共源电感产生一个与栅极驱动电压相反的电压,从而减少用于栅极电容充电的电流,延长转换时间Tcr,增大开通损耗,降低效率。故在并联场景中需格外注意共源电感。

#### 3.1.2 功率回路

对于高频功率器件的布局,减少寄生电感非常重要。推荐PCB布局如下:

1、 瓷片电容靠近上管 GaN, 第一层采用功率回路,通过第二层构建最小的物理回路 尺寸,并具备磁场自消除功能,将功率回路中的寄生电感降低,有助于降低尖峰 电压和提高效率。




图 14 推荐PCB布局(1)俯视图






图 15 推荐PCB布局(1)横截面

2、 D和S端采用交错过孔,相反的电流的交错过孔可以减少磁能存储,有助于磁场消除,降低涡流和邻近效应,减少交流传导损耗。




图 16 推荐PCB布局(2)俯视图




图 17 推荐PCB布局(2)横截面



#### 3.1.3 驱动回路

参考《AN002-低压InnoGaN驱动设计指导》驱动设计方案,驱动电阻开通电阻R1、R2、R3,关断电阻R2、R3。Layout设计时R2、R3、C1、C2靠近Gate端,可以有效抑制因为驱动回路长而带来的振铃和高dV/dt引起的驱动回冲等问题。同时器件采用开尔文设计,将驱动回路与功率回路分离,有效减小CSI影响。




图 18 驱动电路设计示意图

### 3.2 并联GaN设计

#### 3.2.1 单管拓扑GaN并联

在单个开关器件中应用多个器件并联,它导致系统的结构复杂,需要考虑不同开关管各种电流路径。多个GaN并联应用对于PCB的对称性要求更加苛刻;




图 19 对称性布局示意图(适用高速开关应用)

为了符合对称的需求,并且使得GaN器件有效并联,如图18所示,功率回路对称、 CSI和栅极回路都是有效的并联GaN的关键因数。随着并联的GaN数量增加,使得整个电 路的布局无法实现完全对称。所以需要考虑寄生参数优先级。



- 1、 共源电感的对称;
- 2、 功率回路;
- 3、 栅极回路;

#### 3.2.2 半桥拓扑GaN并联

对于半桥应用中的并联方式,可以应用上面布局方法,但是由于一些限制的原因,这种方案在该并联的场景中有局限,对于系统来说,不是最优的方案。最佳方案推荐对称镜像方案,如下图。




图 20 半桥对称性布局示意图

该对称性方案实现拥有独立的功率回路,不但可以将系统的总寄生参数降低,同时保证系统寄生参数的一致性,提供寄生参数最佳平衡,为多GaN实现可靠并联方案。



## 4 并联案例

#### 4.1 半桥Buck 并联方案驱动设计

基于上面GaN特性的分析,半桥并联方案PCB采用图22对称镜像方案。系统采用INN030FQ015A4管并联,系统频率为300kHz。




图 21 驱动配置





图 22 对称镜像方案


在4管并联方案,驱动走线相对比较长,所以将R1/R2/R3/R4/R10/R11/R12/R13 电阻靠近GaN,它可以有效抑制因为驱动回路长带来的振铃问题。同时在GaN的GS之间配 置电容,在不牺牲驱动开关速度的条件下,可以并上电容可以抑制驱动Vgs震荡回冲等问 题。考虑驱动开通和关断速度不一致,增加R27/R28电阻来调整驱动的速度。



## 4.2 半桥Buck 并联方案PCB设计

PCB Layout 设计如下图:






Top层

第二层

图 23 4管并联Buck Layout布局1

由Top层可以看出,PCB采用与驱动IC为中点上下对称,同时保证左右对称,同时每 一组半桥配置一组高频电容,有效降低功率寄生参数。驱动回路通过通孔连接,降低共源 电感,同时保证驱动回路对称。此外,在第二层功率回路地与Top层形成高频环路,形成 最佳布局的基础。








图 24 4管并联Buck Layout布局2

第三层和Bottom层主要提供大电流路径和散热途径,保证足够的面积即可。



## 5 实验数据

实验验证板采用4管并联Buck方案,具体方案布局如下,T1/T2/T3/T4为Buck并联开关管,SR1/SR2/SR3/SR4为Buck并联续流管。



图 25 紧凑型4管并联Buck方案

#### 5.1 驱动信号测试




图 26 并联驱动Vgs对比

并联器件的Vgs转换几乎一致,证明这种对称方案有助于平衡寄生电感,进而提供更好的性能和均流性。

#### 5.2 热测试

本实验针对热测试,采用无风、有风、有散热等条件对比,确认系统的均热效果,确 认系统4管并联效果。并联温差小于10℃,判定并联效果良好;并联温差大于10℃,判定 并联效果一般。



#### 5.2.1 无风测试

测试条件: Vin:12V,Vout:5V,Fs:300kHz,对比25A/50A/70A等输出电流的并联的 GaN最高温度。测试时间30min稳定记录温度。




图 27 无风条件,不同负载下的热数据对比图

表 1 无风条件,不同负载下的热数据对比表

lout	T1(℃)	T2(℃)	T3(℃)	T4(°C)	温差(℃)	SR1(℃)	SR2(℃)	SR3(℃)	SR4(℃)	温差(℃)
25A	49.5	48.1	48.2	51.9	3.8	48.2	47.6	48.2	48.8	1.2
50A	79.5	77.5	77.6	82.9	5.4	78.5	77.1	78.6	78.5	1.5
70A	116.7	114.4	115.3	122.9	8.5	116	113.5	116.6	116.4	2.9

在无风测试条件下,在输出25A/50A/70A等负载下,对比并联均流,上管并联GaN温差8.5℃,下管并联GaN温差2.9℃@ 70A,并联效果良好。随着负载的增加,并联的温差越来越大,当功率变大后,需要增加散热措施保证并联效果。

#### 5.2.2 风冷+散热器

测试条件: Vin:12V,Vout:5V,Fs:300kHz,风冷3m/s,在Bottom层增加散热器,对比75A/100A/120A等输出电流的并联的GaN最高温度。测试时间30min稳定记录温度。






图 28 在Bottom层增加散热器和风冷条件下,不同负载下的热数据对比图

表 2 在Bottom层增加散热器和风冷条件下,不同负载下的热数据对比表

lout	T1(℃)	T2(℃)	T3(℃)	T4(℃)	温差(℃)	SR1(℃)	SR2(℃)	SR3(℃)	SR4(℃)	温差(℃)
75A	51.7	49	51.6	51.8	2.8	49.7	48.7	50	49.1	1.3
100A	67.6	62.8	66.4	66.7	4.8	65	62.6	65.2	63.3	2.6
120A	83	76.8	80.9	81.8	6.2	79.9	76.6	80.4	77.7	3.8

在有风和散热器条件下,对比输出75A/100A/120A的条件,上管并联温差6.2℃,下管并联温差3.8℃@ 120A,增强散热条件下,并联效果良好。

## 5.3 小结

从实验数据可以看出,GaN适合并联应用场景。对于多管并联,需要关注共源电感对称、功率回路对称和驱动回路对称。保证系统的寄生参数的一致性,才能有效保证GaN的可靠性。同时针对不同的功率,需要考虑系统的热措施,保证系统热稳定。



## 6 半桥多管并联方案推荐

多管并联的场景,需要从共源电感、功率回路、驱动回路设计,需要将PCB设计为对称结构,保证寄生参数的一致性,发挥出现更优的并联优势,提高系统的稳定可靠性。

推荐几款并联方案,示意图如下:




图 29 双管并联方案

图29中的左图和右图都能实现功率对称,驱动对称,其中左图的热相对于右图的比较集中,需要增加热处理能力。




图 30 多管并联推荐方案

上述提出针对2/4/6/8管并联,确保共源电感对称、功率回路对称、驱动回路对称等提出新的示意图。



## 历史版本

日期	版本	备注	作者
2023/9/16	1.0	第一版	AE 团队
2024/4/9	1.1	第三节逻辑优化	AE 团队



#### Note:

There is a dangerous voltage on the demo board, and exposure to high voltage may lead to safety problems such as injury or death.

Proper operating and safety procedures must be adhered to and used only for laboratory evaluation demonstrations and not directly to end-user equipment.



#### Reminder:

This product contains parts that are susceptible to electrostatic discharge (ESD). When using this product, be sure to follow antistatic procedures.



#### Disclaimer:

Innoscience reserves the right to make changes to the products or specifications described in this document at any time. All information in this document, including descriptions of product features and performance, is subject to change without notice. INNOIC ACCEPTSURBIT ACCEPTS NO LIABILITY ARISING OUT OF THE USE OF ANY EQUIPMENT OR CIRCUIT DESCRIBED HEREIN. The performance specifications and operating parameters of the products described in this article are determined in a stand-alone state and are not guaranteed to be performed in the same manner when installed in the customer's product. Samples are not suitable for extreme environmental conditions. We make no representations or warranties, express or implied, as to the accuracy or completeness of the statements, technical information and advice contained herein and expressly disclaim any liability for any direct or indirect loss or damage suffered by any person as a result thereof. This document serves as a guide only and does not convey any license under the intellectual property rights of Innoscience or any third party.