

VLSI Design for Manufacturability Final Project


110062222 李子賢

Method

我實作的是論文中的 Triple-Row 的動態規劃演算法，目標是在三列 cell 同時考慮下，盡量插入合法的 power staple (VDD/GND)，同時避免違反 Same-row constraint、Maximum displacement constraint、Staggering constraint、Alignment constraint 和 Staple balance constraint 等等。

Preprocessing

- 讀入 input，包括 chip 邊界、row 數、cell 型別 (含 pin)、cell 初始位置、最大可移動距離等。
- 把每列 cell 依照 x 座標排序，建立 original_site_cell_map，記錄每個 site 對應到的原始 cell ID。
- 把最後的結果生成 svg，方便我實做的時候 Debug。
 - o 藍色為 cell
 - o 紅色為 cell pin



Initial Placement

DP State Definition

每個動態規劃狀態 (MATRONode) 對應一個 site index i ，描述這個位置下三列 cell 的狀態：


- 每列記錄目前擺到第幾個 cell (s_1 、 s_2 、 s_3)，從這個 site 往前幾格放 (l_1 、 l_2 、 l_3)。
- 利用論文中介紹的 CompactKey，用 unordered_map 避免重複狀態。

Transition Logic

對每個狀態，嘗試下個 site ($i+1$) 要做什麼，包括：

- 不放 cell (全部 deferrable)
- 放 cell 到 row1、row2、row3 (單獨或同時)
- 這些都需要檢查是否合法 (有沒有撞到前一個 cell、會不會超出當前 cell 的 max_displacement)

轉移完後，檢查能不能插入 staple。如果插得進去，就看這次插的 case 是什麼 (共五種)



同時也會判斷會不會撞到當前 cell 的 pin、會不會造成 anti-parallel conflict，有的話就不允許轉移。

Backtracking

這三列的 DP 結束後，從最後一層狀態中找出 Profit 最大的那個，一路回 trace back 找出這三列的最優解，把 cell 的新位置更新掉，當作下三列的初始解。

持續執行上述步驟直到所有列都做完。

Additional Modifications


由於在某些 Testcase 中無法在執行時間限制內完成，當 Cell 數量很多時，我會把所有 Cell 的 Max Displacement 乘上某個 Ratio，來減少 DP 所生成的狀態，加快運算時間。以 Testcase 7 為例，我會把每個 Max Displacement * 0.5。

除此之外，我也沒有考慮 Cell 能夠 Flip 的情況，因此最後輸出全部都沒有 Flip。

Output

最後輸出所有 cell 的位置、插入的 staple 點。若 VDD/GND 數量差距太大 ($>1.1x$)，會把多的那一邊多出來的 staple 移除，讓整體 staple 分布比較平衡。

Testcase	Staple Count	Execution Time (s)	Memory Usage (GB)
0	1736	16	0.27
1	13250	77	0.53
2	7213	104	0.63
3	89523	286	0.68
4	60343	371	0.74
5	200189	520	0.86
6	211936	401	0.59
7	798960	511	0.72



Result