

1. 110062222 李子賢

2.

Configuration	Core Utilization	Clock Period	DRC violations	Slack	Chip Area (um^2)	Wire Length (um)
1 (default)	0.4	600	0	5.169	62888.348	187162.8200
2	0.4	400	5	-82.00	62888.348	221153.4160
3	0.7	600	4	8.600	37121.981	175988.9000
4	0.6	600	1	2.200	42877.797	185763.1880
5	0.55	600	0	7.285	46530.651	189299.7880
6	0.575	600	0	-56.900	44624.971	188668.1480
7	0.7	500	4	-5.8	37121.981	184453.7400
8	0.7	700	6	7.007	37121.981	175399.7120
9	0.6	700	1	22.523	42877.797	186077.9480
10	0.6	800	0	42.953	42877.797	186532.9280
11 (optDesign)	0.575	600	0	6.103	44624.971	188667.8600
12 (optDesign)	0.59	600	2	1.690	43567.124	186848.9120
13 (optDesign)	0.58	600	0	0.607	44291.723	187904.1200
14 (optDesign)	0.58	550	0	2.418	44291.723	187586.6240
15 (optDesign)	0.58	500	0	-0.021	44291.723	195743.3800
16 (optDesign)	0.58	510	3	-0.025	44291.723	191980.3600
17 (optDesign)	0.585	550	0	1.800	43898.547	186421.6960
18 (optDesign, ecoRoute)	0.585	525	0	0.111	43898.547	187735.2920

我發現 Core Utilization 5.9 的時候會一直有 DRC violations，即使用 ecoRoute 也救不了，我猜可能是空間不夠做 Routing，因此後面實驗都使用 0.58~0.585 來測試。另外在 5.75 附近的時候，Slack 會變負值，要用 optDesign 優化一下。

在確定 Core Utilization 的範圍之後，我開始慢慢減少 Clock Period，試著讓 Slack 的值越接近 0 越好，但是減少 Clock Period 有可能讓 Total Wire Length 更長 (第 17、18 組)。

3.

Clock Period

- Clock Period 越長可以讓 Slack 的值越大，但也代表資源沒有榨乾淨，但是太短又會造成一些 DRC violations 或是 $Slack < 0$ 的情況。
- 一般情況下 Clock Period 減少也會讓 Total Wire Length 變短 (第 1、2 組)，但變化不大的時候不一定 (第 17、18 組)。
- Clock Period 不會影響 Total Chip Area。

Core Utilization

- Core Utilization 代表 Standard Cells 能佔 Core Area 面積的比例，因此 Core Utilization 增加代表 Core Area 面積變小，最直接影響的就是 Total Chip Area 的減少。
- Core Utilization 變小會讓 Total Chip Area 變大，造成 Slack 變大 (第 8、9 組)。
- Core Utilization 變小會讓 Total Chip Area 變大，可能造成 Total Wire Length 也變大 (第 8、9 組)。

4. Well Tap Cell 最主要是防止 Latch-up 的發生。Latch-up 是在 CMOS 裡面中，有時候會產生寄生 PNPN 的結構，造成電路短路並產生超大的電流，可能讓 IC 過熱或燒毀。插入 Well Tap Cell 可以把 N-well 連接 VDD、P-Substrate 連接 VSS，讓產生的寄生電流流到適當的電壓端，避免 Latch-up 發生。

5.

Core Utilization	Clock Period	DRC violations	Slack time	Total area of chip	Total wire length
0.585	525	0	0.111	43898.547	187735.2920

雖然 Total Wire Length 會更長一些，但我認為 Clock Period 低一點 Quality 會更好，因此我選第 18 組而不是第 17 組。

6.

