

RISCV-CPU

概述

本次大作业我实现了一个五级流水的CPU，包括IF、ID、EX、MEM、WB五个阶段，以及实现了一个寄存器regfile模块、一个控制流水线停顿的ctrl模块和一个控制内存访问的mem_ctrl模块。

关于Hazard问题

流水线采用forwarding方法解决部分数据冒险问题，当前一条指令为load指令且与当前指令有RAW数据相关时forwarding方法失效，采用停顿流水线来解决此问题。

由于本次大作业指令与数据存在同一块内存中，因此必定会产生结构冒险，采用停顿方法解决。

关于控制冒险，把跳转指令计算是否跳转的部分提前至ID阶段进行，完美地避开了控制冒险。

完成情况

能够正确通过所有模拟测试，能够通过上板测试*。

遇到的问题

可能由于各种硬件软件问题，上板后需要先跑自己写的简单测试后才能通过所有测试（带有.in文件的测试似乎由于某些硬件软件问题无法上传至内存，但通过手动更改测试文件使之不需要.in文件后也能跑对测试）

其他

在内存控制模块中，先处理MEM阶段的内存操作，后读指令。

实现了一个直接映射的大小为8K的cache。

*注：通过上板测试需要一定操作，详见遇到的问题

