

早稲田大学

コンピュータアーキテクチャ A 実習用アセンブラ tas 説明書

木村啓二

2020 年 9 月（簡易 RISC-V 版）

2016 年 10 月（簡易 MIPS 版）

1. はじめに

本文章はコンピュータアーキテクチャ A の実習で用いる簡易 CPU シミュレータ (triscv) 用のアセンブラである tas の説明書である。本アセンブラは Python で記述された極めてシンプルなものであり、改変は容易である。

なお、本アセンブラの入力部は極めて簡易的なものである。コンパイラやアセンブラの入力ファイルを扱う一般的な方法は 3 年生設置科目「言語処理系」で取り扱う。

2. アセンブラの実行

ソースプログラムのファイル名を指定してアセンブラのコマンド `tas.py` を実行する。`tas.py` とソースプログラム “`sample.s`” が同一ディレクトリにある場合、このアセンブルは以下のようになる：

```
./tas.py sample.s
```

アセンブル結果の triscv 機械語が記述されたテキストファイルを `suffix` を `.dat` に置き換えたファイルとして出力する。命令は 0 番地から順に配置される。これを `memfile.dat` と名前を変更し tmips の verilog ファイルのあるディレクトリにコピーする。`testbench.v` のテストコードも適宜修正する。その後、iverilog によるコンパイルと vvp によるシミュレーションを実行する。

```
iverilog -s testbench -o testbench *.v
```

```
vvp testbench
```

`top.v` に記述されている “`memfile.dat`” をアセンブラが出力したファイル名としても良い。

3. アセンブラの文法

3.1. 定数

アセンブラのソースファイル中で定数を利用する場合、整数のみ使用することができる。整定数の表記方法として、10 進数と 16 進数を利用できる。16 進数の場合は先頭に “`0x`” をつける。10 進数の場合、先頭に “`-`” をつけて負数を表すこともできる。

例： `1234`, `-5678`, `0xabcd`

3.2. レジスタ

命令のオペランドにレジスタを利用する場合、2 種類の表記方法を利用できる。

一つは “`x`” に続けてレジスタ番号を整数値で記す方法であり、レジスタ番号を 0 から 31 の間で利用可能である。

例： `x0`, `x3`, `x5`

もう一つはレジスタの種別を表記する方法である。

例： `zero`, `t0`, `sp`

両者の対応関係は以下の通りである：

- `zero` / `x0` （値は 0 に固定）
- `ra` / `x1`
- `sp` / `x2`
- `gp` / `x3`
- `tp` / `x4`

- t0-t2 / x5-x7
- fp / x8
- s1 / x9
- a0-a7 / x10-x17
- s2-s11 / x18-x27
- t3-t6 / x28-x31

3.3. メモリオペランド

ロード命令やストア命令でアドレスを指定するために用いる。以下のフォーマットである。

“定数” (レジスタ)

レジスタ中の値に“定数”で指定された値を足し、結果をメモリ中のアドレスとして利用する。アドレスは4の倍数でなければならない。そうでない場合の結果は不定である。“定数”を10進数で表記する場合は負の数も扱える。“定数”は16ビットで表現できる値でなければならない。16ビットを超えた場合の動作は不定である。

例： 4(\$t0), -8(\$t1)

3.4. ラベル

アドレスを表す定数の代わりにラベルを利用することができる。ラベルは英字アルファベットで始まり英字アルファベットか数字の続きで表記される識別子である。

例： label, F001

3.5. 演算子

演算子として hi() と lo() を使える。hi() は整数あるいはラベルの値の上位 20 ビット、lo() は下位 12 ビットを抽出する。演算子の入れ子は許されない。

例： hi(0x12345678) (演算結果は 0x12345)

lo(F001) (結果は F001 と対応するアドレスの下位 12 ビット)

3.6. コメント

ソースファイル中、“;”以降はコメントとして扱われる。すなわち、アセンブラ内部では無視される。

3.7. 1 行の構成

ソースファイルの 1 行の構成は以下の通りである：

[ラベル:] [命令]

“[]”は省略可能であることを表す。

“ラベル:”により、“ラベル”に記載される識別子にその行に対応するアドレスを代入される。アドレスは RISC-V 命令ごとに 4 バイト増加する。

“命令”は疑似命令もしくは RISC-V 命令を記載する。

例：

```

        add t0, t1, t2

label1:  lw s2, -4(t0)

        .dw 1234

```

3.8. 疑似命令

ソースファイル中でアセンブラに指示を与える命令を疑似命令と呼ぶ。tas では疑似命令として .dw を利用できる。
.dw はその行に対応するアドレスで示された位置に指定された値を配置する。

例：

```

        .dw 0xabcd

label2:  .dw 1234    (RISC-V 命令から値の配置されたアドレスを label2 で参照できる)

```

3.9. サポートする RISC-V 命令

以下に、本アセンブラと triscv でサポートする命令を示す。

3.9.1. R 形式命令

オペランドとして 3 つのレジスタを持ち、最初のレジスタがディスティネーションレジスタ、残りの二つがソースレジスタとなる。

- add
加算
- sub
減算
- and
論理積
- or
論理和
- slt
比較。第 1 ソースレジスタが第 2 ソースレジスタより小さければディスティネーションレジスタに 1 を、そうでなければ 0 を代入する。

例： add t0, t1 t2 (t0 ← t1+t2)

3.9.2. I 形式命令

ソースオペランドの一つあるいは一部が即値（定数）となる命令。I 形式命令は、さらに算術・論理演算命令、分岐命令、メモリアクセス命令に分類できる。（メモリアクセス命令のうち、ストア命令は厳密には S 形式の命令。）

3.9.2.1. 算術・論理演算命令

3 つのオペランドを持ち、ディスティネーションと第 1 ソースオペランドがレジスタ、第 2 ソースオペランドが即値と

なる。

- addi
加算
- ori
論理和

例： addi t0, t1, 10
 lui \$t1, \$zero, hi(F001)
 ori t1, t1, lo(F001)

3.9.2.2. 分岐命令

2つのオペランドをレジスタとして持ち、これらの比較結果により第3オペランドの即値で示された命令に分岐する。第3オペランドは分岐命令からのオフセットに自動的に変換されエンコードされる。

- beq
二つのレジスタの値が一致していれば分岐する

例： beq t0, t1, LABEL

3.9.2.3. メモリアクセス命令（ロード命令・ストア命令）

第1オペランドはレジスタ、第2オペランドはメモリオペランドとなる。

- lw
ロード命令。32ビットの値をメモリオペランドで示されたアドレスからロードし、第1オペランドのレジスタに代入する。
- sw
ストア命令。レジスタ中の32ビットの値をメモリオペランドで示されたアドレスにストアする。

例：

lw t0, 0(t1)
sw t2, -4(sp)

3.9.3. U形式命令

オペランドとしてディスティネーションレジスタと一つの即値オペランドを持つ。即値オペランドは20ビットである。

- lui
即値をディスティネーションレジスタの上位20ビットに代入する。

3.9.4. J形式命令

オペランドとして即値を一つ持つ。この形式の命令はJ命令のみであり、即値で示されたアドレスにジャンプする。

即値は J 命令からのオフセットに自動的に変換されエンコードされる。(j 命令は本来は jal 命令であり、ディスティネーションレジスタを持つことができるが、本アセンブラではディスティネーションレジスタは暗黙のうちに x0 レジスタに固定されている。)

例： j LABEL